KR20140001768A - 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

접착 필름, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20140001768A
KR20140001768A KR1020130073542A KR20130073542A KR20140001768A KR 20140001768 A KR20140001768 A KR 20140001768A KR 1020130073542 A KR1020130073542 A KR 1020130073542A KR 20130073542 A KR20130073542 A KR 20130073542A KR 20140001768 A KR20140001768 A KR 20140001768A
Authority
KR
South Korea
Prior art keywords
semiconductor element
adhesive film
adherend
thickness
semiconductor
Prior art date
Application number
KR1020130073542A
Other languages
English (en)
Other versions
KR102097346B1 (ko
Inventor
유이치로 시시도
사다히토 미스미
겐지 오니시
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20140001768A publication Critical patent/KR20140001768A/ko
Application granted granted Critical
Publication of KR102097346B1 publication Critical patent/KR102097346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 고품질의 반도체 장치를 수율좋게 제조 가능한 접착 필름 및 이것을 사용하는 반도체 장치의 제조 방법, 및 그 제조 방법에 의해 얻어지는 반도체 장치를 제공한다.
피착체 위에 고정된 제1 반도체 소자를 포매하고, 또한 그 제1 반도체 소자와는 다른 제2 반도체 소자를 피착체에 고정하기 위한 접착 필름으로서, 상기 제1 반도체 소자의 두께 T1보다 두꺼운 두께 T를 갖고, 상기 피착체와 상기 제1 반도체 소자가 와이어본딩 접속되고 또한 상기 두께 T와 상기 두께 T1의 차가 40㎛ 이상 260㎛ 이하이거나, 또는 상기 피착체와 상기 제1 반도체 소자가 플립 칩 접속되고 또한 상기 두께 T와 상기 두께 T1의 차가 10㎛ 이상 200㎛ 이하인 접착 필름이다.

Description

접착 필름, 반도체 장치의 제조 방법 및 반도체 장치{ADHESIVE FILM, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 고기능화, 박형화, 소형화가 보다 한층 요구되고 있다. 그 한가지 방법으로서, 반도체 소자를 그 두께 방향으로 복수단으로 적층시켜서 반도체 소자의 고밀도 집적화를 도모하는 3차원 실장 기술이 개발되고 있다.
일반적인 3차원 실장 방법으로서는, 기판 등의 피착체 위에 반도체 소자를 고정하고, 이 최하단의 반도체 소자 위에 반도체 소자를 차례로 적층해 가는 수순이 채용되고 있다. 반도체 소자 사이 및 반도체 소자와 피착체 사이에서는, 본딩와이어(이하, 「와이어」라고 칭하는 경우가 있음)로 전기적 접속이 도모되고 있다. 또한, 반도체 소자의 고정에는 필름 형상 또는 액상의 접착제가 널리 이용되고 있다.
이러한 반도체 장치에서는, 복수의 반도체 소자의 개개의 작동의 제어나, 반도체 소자간의 통신의 제어 등을 목적으로 해서, 최상단의 반도체 소자 위에 제어용 반도체 소자(이하, 「컨트롤러」라고 칭하는 경우가 있음)가 배치된다(특허문헌 1).
일본 특허 공개 제2007-096071호 공보
컨트롤러도 하단의 반도체 소자와 마찬가지로, 와이어에 의해 피착체의 전기적 접속이 도모된다. 그러나, 반도체 소자의 적층 단수가 많아짐에 따라, 컨트롤러와 피착체의 거리가 길어져서, 전기적 접속에 필요한 와이어도 길어진다. 그 결과, 반도체 패키지의 통신 속도가 저하나 외부 요인(열이나 충격 등)에 의한 와이어 문제가 생겨서 반도체 패키지의 품질이 저하되거나, 와이어본딩 공정이 복잡해져서 반도체 장치 제조의 수율이 저하되거나 하는 경우가 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그 목적은 고품질의 반도체 장치를 수율좋게 제조 가능한 접착 필름 및 이를 사용하는 반도체 장치의 제조 방법, 및 그 제조 방법에 의해 얻어지는 반도체 장치를 제공하는 데 있다.
본원 발명자 등은 상기 종래의 문제점을 해결하기 위해, 반도체 장치의 각 소자의 배치나 접착 필름의 구조에 대해서 예의 검토하였다. 그 결과, 하기 구성으로 함으로써 상기 목적을 달성할 수 있는 것을 알아내고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은 피착체 위에 고정된 제1 반도체 소자를 포매하고, 또한 그 제1 반도체 소자와는 다른 제2 반도체 소자를 접착체에 고정하기 위한 접착 필름(이하, 「포매용 접착 필름」이라고 칭하는 경우가 있음)으로서,
상기 제1 반도체 소자의 두께 T1보다 두꺼운 두께 T를 갖고,
상기 피착체와 상기 제1 반도체 소자가 와이어본딩 접속되고 또한 상기 두께 T와 상기 두께 T1의 차가 40㎛ 이상 260㎛ 이하이거나 또는
상기 피착체와 상기 제1 반도체 소자가 플립 칩 접속되고 또한 상기 두께 T와 상기 두께 T1의 차가 10㎛ 이상 200㎛ 이하이다.
상기 접착 필름은 피착체 위에 고정된 컨트롤러 등의 제1 반도체 소자를 내부에 포매하고, 또한 그 제1 반도체 소자와는 다른 제2 반도체 소자를 피착체에 고정할 수 있다. 따라서, 상기 접착 필름을 사용하면, 제1 반도체 소자는 최하단의 접착체 위에 고정할 수 있으므로, 전기적 접속에 필요한 와이어의 길이를 단축하여, 반도체 패키지의 통신 속도의 저하를 방지함과 함께, 외부 요인에 의한 와이어 문제의 발생을 저감할 수 있다. 또한, 상기 접착 필름은 상기 제1 반도체 소자의 두께 T1보다 두꺼운 두께 T를 갖고 있으며, 상기 피착체와 상기 제1 반도체 소자를 와이어본딩 접속하는 경우에는 상기 두께 T와 상기 두께 T1의 차를 40㎛ 이상 260㎛ 이하로 하고, 또는 상기 피착체와 상기 제1 반도체 소자를 도전성 접착 조성물 또는 플립 칩 접속하는 경우에는 상기 두께 T와 상기 두께 T1의 차를 10㎛ 이상 200㎛ 이하로 하고 있으므로, 제1 반도체 소자의 피착체와의 접속 양식에 따라, 적절하게 제1 반도체 소자를 포매할 수 있다. 또한, 상기 접착 필름에 의해, 제1 반도체 소자와 피착체의 거리가 최단으로 되는 상태에서의 포매가 가능해지므로, 제1 반도체 소자와 피착체의 와이어본딩이 용이해지고, 이에 의해 반도체 장치의 제조의 수율을 향상시킬 수 있다. 또한, 피착체와 제1 반도체 소자를 플립 칩 접속하는 경우에는, 와이어본딩 공정 자체를 생략할 수 있어, 반도체 장치의 제조의 수율을 보다 향상시킬 수 있다.
상기 피착체와 상기 제1 반도체 소자가 와이어본딩 접속되는 경우, 상기 두께 T는 80㎛ 이상 300㎛ 이하인 것이 바람직하다. 또한, 상기 피착체와 상기 제1 반도체 소자가 플립 칩 접속되는 경우, 상기 두께 T는 50㎛ 이상 250㎛ 이하인 것이 바람직하다. 이와 같이 상기 접착 필름을 비교적 두껍게 함으로써, 일반적인 컨트롤러의 두께를 거의 커버할 수 있으며, 제1 반도체 소자의 그 접착 필름에의 포매를 용이하게 행할 수 있다.
상기 접착 필름의 120℃에 있어서의 용융 점도는 100㎩·S 이상 2000㎩·S 이하인 것이 바람직하다. 이에 의해, 상기 접착 필름에 의한 제2 반도체 소자의 피착체에의 고정 시에, 제1 반도체 소자의 그 접착 필름에의 포매를 보다 용이하게 행할 수 있다. 또한, 용융 점도의 측정 방법은 실시예의 기재에 따른다.
본 발명에는 적어도 1개의 제1 반도체 소자를 피착체 위에 고정하는 제1 고정 공정 및
상기 접착 필름에 의해, 상기 제1 반도체 소자를 포매하면서 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 상기 피착체에 고정하는 제2 고정 공정
을 포함하는 반도체 장치의 제조 방법도 포함된다.
상기 제조 방법에 따르면, 상기 접착 필름의 사용에 의해 컨트롤러 등의 제1 반도체 소자를 피착체 위에 고정하는 것이 가능해지므로, 전기적 접속에 필요한 와이어의 단축이 가능해지고, 이에 의해 반도체 패키지의 통신 속도의 저하가 방지 됨과 함께, 외부 요인에 의한 와이어 문제의 발생이 저감된 고품질의 반도체 장치를 제조할 수 있다. 또한, 상기 제조 방법에서는 상기 접착 필름의 사용에 의해, 제1 반도체 소자의 피착체 위에서의 포매가 가능해지므로, 제1 반도체 소자와 피착체의 와이어본딩이 용이해지고, 이에 의해 반도체 장치의 제조의 수율을 향상시킬 수 있다.
상기 제조 방법에서는, 상기 제1 고정 공정에 있어서, 제1 반도체 소자 고정용 제1 접착 필름에 의해 상기 제1 반도체 소자를 상기 피착체에 고정해도 된다. 이 경우, 상기 제1 반도체 소자와 상기 피착체를 본딩와이어에 의해 전기적으로 접속하는 와이어본딩 공정을 더 포함하는 것이 바람직하다.
상기 제조 방법에서는, 상기 제1 고정 공정에 있어서, 상기 제1 반도체 소자를 상기 피착체에 플립 칩 접속에 의해 고정할 수도 있다.
상기 제조 방법에 있어서, 상기 제2 반도체 소자 위에 상기 제2 반도체 소자와 동종 또는 이종의 제3 반도체 소자를 고정하는 제3 고정 공정을 더 포함함으로써, 반도체 소자의 다단 적층이 가능해져서, 고집적화된 반도체 장치를 제조할 수 있다.
본 발명에는, 상기 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치도 포함된다.
본 발명의 접착 필름에 따르면, 피착체 위에 고정된 제1 반도체 소자를 포매 가능하고, 또한 제1 반도체 소자의 상방에 제2 반도체 소자를 고정 가능하므로, 제1 반도체 소자와 피착체 사이의 전기적 접속에 필요한 와이어를 단축할 수 있다. 이에 의해, 반도체 장치의 통신 속도의 저하가 방지되어, 외부 요인에 의한 와이어 문제의 발생이 저감된 고품질의 반도체 장치를 제조 가능하고, 아울러 제1 반도체 소자에 대해서 와이어본딩을 행하는 경우에는 그 작업도 간편해지므로, 반도체 장치의 제조의 수율을 향상시킬 수 있다.
도 1a는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 1b는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 1c는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 1d는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 1e는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 2a는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 2b는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 2c는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
도 2d는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도.
[제1 실시 형태]
본 발명의 일 실시 형태인 제1 실시 형태에 대해서, 도면을 참조하면서 이하에 설명한다. 단, 도면의 일부 또는 전부에 있어서, 설명에 불필요한 부분은 생략하거나, 또한 설명을 용이하게 하기 위해 확대 또는 축소 등을 해서 도시한 부분이 있다. 제1 실시 형태에서는, 피착체와 제1 반도체 소자의 전기적 접속을 와이어본딩 접속에 의해 도모하는 형태를 설명한다. 우선, 접착 필름에 대해서 설명한 후, 그 접착 필름을 사용하는 반도체 장치의 제조 방법에 대해서 설명한다.
<접착 필름>
접착 필름의 구성은 특별히 한정되지 않고, 예를 들어 접착 필름의 단층만을 포함하여 이루어지는 접착 필름이나, 코어 재료의 편면 또는 양면에 접착 필름을 형성한 다층 구조의 접착 필름 등을 들 수 있다. 여기서, 상기 코어 재료로서는, 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다. 또한, 접착 필름과 다이싱 시트를 일체로 한 일체형 필름으로서 사용할 수도 있다.
접착 필름은 접착 기능을 갖는 층이며, 그 구성 재료로서는 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또한, 열가소성 수지 단독으로도 사용가능하다.
(열가소성 수지)
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌고무, 클로로프렌고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6 나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적게 내열성이 높아, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니고, 탄소수 30 이하, 특히 탄소수 4 ~ 18의 직쇄 또는 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 에이코실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것은 아니고, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 또는 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
(열경화성 수지)
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없고, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루올렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페니롤에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀수지와의 반응성이 풍부하여, 내열성 등이 우수하기 때문이다.
또한 상기 페놀수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중 에폭시기 1당량당 페놀 수지 중 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 ~ 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 실시 형태에 있어서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 접착 필름이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높으므로, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대해, 에폭시 수지와 페놀 수지의 혼합량이 10 ~ 200 중량부이다.
(가교제)
본 실시 형태의 접착 필름은 미리 어느 정도 가교를 시켜두기 위해, 제작 시에 있어서, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 종래 공지된 것을 채용할 수 있다. 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시에네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기 중합체 100 중량부에 대해, 통상 0.05 ~ 7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부보다 많으면, 접착력이 저하되므로 바람직하지 않다. 그 한편, 0.05 중량부 보다 적으면 응집력이 부족하므로 바람직하지 않다. 또한, 이러한 폴리이소시아네이트 화합물과 함께, 필요에 따라, 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 해도 된다.
(무기 충전제)
또한, 본 실시 형태의 접착 필름에는, 그 용도에 따라서 무기 충전제를 적절히 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 무기 충전제로서는, 예를 들어 실리카, 클레이, 석고, 탄산 칼슘, 황산 바륨, 산화 알루미나, 산화 베릴륨, 탄화 규소, 질화 규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 외 카본 등을 포함하여 이루어지는 다양한 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 실리카, 특히 용융 실리카가 적절하게 사용된다. 또한, 알루미늄, 구리, 은, 금, 니켈, 크롬, 주석, 아연 등을 포함하여 이루어지는 도전성 미립자를 첨가하여 도전성 접착 필름으로 함으로써, 정전기의 발생을 억제할 수 있다. 또한, 무기 충전제의 평균 입경은 0.1 ~ 80㎛의 범위 내인 것이 바람직하다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100 중량부에 대해 0 ~ 80 중량％로 설정하는 것이 바람직하다. 특히 바람직하게는 0 ~ 70 중량％이다.
(열경화 촉매)
접착 필름의 구성 재료로서 열경화 촉매를 사용해도 된다. 그 함유량으로서는, 유기 성분 100 중량부에 대해 0.01 ~ 1 중량부가 바람직하고, 0.05 ~ 0.5중량부가 보다 바람직하다. 함유량을 상기 하한 이상으로 함으로써, 다이 본딩 시에 있어서는 미반응이었던 에폭시기끼리를, 후공정에 있어서 중합시켜서, 그 미반응의 에폭시기를 저감 내지는 소실시킬 수 있다. 그 결과, 피착체 위에 반도체 소자를 접착 고정시켜 박리가 없는 반도체 장치의 제조가 가능해진다. 그 한편, 배합 비율을 상기 상한 이하로 함으로써, 경화 저해의 발생을 방지할 수 있다.
상기 열경화 촉매로서는 특별히 한정되지 않으며, 예를 들어 이미다졸계 화합물, 트리페닐포스핀계 화합물, 아민계 화합물, 트리페닐보란계 화합물, 트리할로겐보란계 화합물 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이미다졸계 화합물로서는, 2-메틸이미다졸(상품명;2MZ), 2-운데실이미다졸(상품명;C11Z), 2-헵타데실이미다졸(상품명;C17Z), 1,2-디메틸이미다졸(상품명;1.2DMZ), 2-에틸-4-메틸이미다졸(상품명;2E4MZ), 2-페닐이미다졸(상품명;2PZ), 2-페닐-4-메틸이미다졸(상품명;2P4MZ), 1-벤질-2-메틸이미다졸(상품명;1B2MZ), 1-벤질-2-페닐이미다졸(상품명;1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명;2MZ-CN), 1-시아노에틸-2-운데실이미다졸(상품명;C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트(상품명;2PZCNS-PW), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명;2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진(상품명;C11Z-A), 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명;2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물(상품명;2MA-OK), 2-페닐-4,5-디히드록시메틸이미다졸(상품명;2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명;2P4MHZ-PW) 등을 들 수 있다(모두 시꼬꾸가세(주) 제조).
상기 트리페닐포스핀계 화합물로서는 특별히 한정되지 않으며, 예를 들어 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐트릴포스핀 등의 트리오르가노포스핀, 테트라페닐포스포늄브로마이드(상품명;TPP-PB), 메틸트리페닐포스포늄(상품명;TPP-MB), 메틸트리페닐포스포늄클로라이드(상품명;TPP-MC), 메톡시메틸트리페닐포스포늄(상품명;TPP-MOC), 벤질트리페닐포스포늄클로라이드(상품명;TPP-ZC) 등을 들 수 있다(모두 호꼬가가꾸사 제조). 또한, 상기 트리페닐포스핀계 화합물로서는, 에폭시 수지에 대해 실질적으로 비용해성을 나타내는 것인 것이 바람직하다. 에폭시 수지에 대해 비용해성이면, 열경화가 과도하게 진행되는 것을 억제할 수 있다. 트리페닐포스핀 구조를 갖고, 또한 에폭시 수지에 대해 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예를 들어 메틸트리페닐포스포늄(상품명;TPP-MB) 등을 예시할 수 있다. 또한, 상기 「비용해성」이란, 트리페닐포스핀계 화합물을 포함하여 이루어지는 열경화 촉매가 에폭시 수지를 포함하여 이루어지는 용매에 대해 불용성인 것을 의미하며, 보다 상세하게는, 온도 10 ~ 40℃의 범위에 있어서 10 중량％ 이상 용해하지 않는 것을 의미한다.
상기 트리페닐보란계 화합물로서는 특별히 한정되지 않으며, 예를 들어 트리(p-메틸페닐)포스핀 등을 들 수 있다. 또한, 트리페닐보란계 화합물로서는, 또한 트리페닐포스핀 구조를 갖는 것도 포함된다. 해당 트리페닐포스핀 구조 및 트리페닐보란 구조를 갖는 화합물로서는 특별히 한정되지 않으며, 예를 들어 테트라페닐포스포늄테트라페닐보레이트(상품명;TPP-K), 테트라페닐포스포늄테트라-p-트리보레이트(상품명;TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트(상품명;TPP-ZK), 트리페닐포스핀트리페닐보란(상품명;TPP-S) 등을 들 수 있다(모두 호꼬가가꾸사 제조).
상기 아미노계 화합물로서는 특별히 한정되지 않으며, 예를 들어 모노에탄올아민트리플루오로보레이트(스텔라케미파(주) 제조), 디시안디아미드(나카라이테스크(주) 제조) 등을 들 수 있다.
상기 트리할로겐보란계 화합물로서는 특별히 한정되지 않으며, 예를 들어 트리클로로보란 등을 들 수 있다.
(다른 첨가제)
또한, 본 실시 형태의 접착 필름에는, 상기 무기 충전제 이외에, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온트랩제 등을 들 수 있다.
상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이온트랩제로서는, 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이들은, 단독으로, 또는 2종 이상을 병용할 수 있다.
상기 접착 필름의 120℃에 있어서의 용융 점도는, 제1 반도체 소자의 포매성을 갖는 한 특별히 한정되지는 않지만, 그 하한은 100㎩·S 이상이 바람직하고, 200㎩·S 이상이 보다 바람직하고, 500㎩·S 이상이 더욱 바람직하다. 한편, 상기 용융 점도의 상한은 2000㎩·S 이하가 바람직하고, 1500㎩·S 이하가 보다 바람직하고, 1000㎩·S 이하가 더욱 바람직하다. 이에 의해, 상기 접착 필름에 의한 제2 반도체 소자의 피착체에의 고정 시에, 제1 반도체 소자의 상기 접착 필름에의 포매를 보다 용이하게 행할 수 있다.
(접착 필름의 제조 방법)
본 실시 형태에 따른 접착 필름은 예를 들어 다음과 같이 해서 제작된다. 우선, 접착 필름 형성용 접착제 조성물을 조제하는 방법을 설명한다. 조제 방법으로서는 특별히 한정되지 않으며, 예를 들어 접착 필름의 항에서 설명한 열경화성 수지, 열가소성 수지, 다른 첨가제 등을 용기에 투입하여, 유기 용매에 용해시켜, 균일해지도록 교반함으로써 접착제 조성물 용액으로서 얻을 수 있다.
상기 유기 용매로서는, 접착 필름을 구성하는 성분을 균일하게 용해, 혼련 또는 분산할 수 있는 것이면 제한은 없으며, 종래 공지된 것을 사용할 수 있다. 이러한 용매로서는, 예를 들어 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 아세톤, 메틸에틸케톤, 시클로헥사논 등 케톤계 용매, 톨루엔, 크실렌 등을 들 수 있다. 건조 속도가 빠르고, 저렴하게 입수할 수 있기 때문에 메틸에틸케톤, 시클로헥사논 등을 사용하는 것이 바람직하다.
상기와 같이 해서 조제한 접착제 조성물 용액을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시킨다. 기재 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코트된 플라스틱 필름이나 종이 등이 사용 가능하다. 또한, 도포 방법으로서는 특별히 한정되지 않으며, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 ~ 160℃, 건조 시간 1 ~ 5분간의 범위 내에서 행해진다. 이에 의해, 본 실시 형태에 따른 접착 필름이 얻어진다.
<반도체 장치의 제조 방법>
본 실시 형태에 따른 반도체 장치의 제조 방법은, 제1 반도체 소자 고정용 제1 접착 필름에 의해 적어도 1개의 제1 반도체 소자를 상기 피착체에 고정하는 제1 고정 공정, 상기 제1 반도체 소자와 상기 피착체를 본딩와이어에 의해 전기적으로 접속하는 제1 와이어본딩 공정 및 상기 접착 필름에 의해, 상기 제1 반도체 소자를 포매하면서 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 상기 피착체에 고정하는 제2 고정 공정을 포함한다. 또한 본 실시 형태는, 상기 제2 반도체 소자 위에 그 제2 반도체 소자와 동종 또는 이종의 제3 반도체 소자를 고정하는 제3 고정 공정 및 상기 제2 반도체 소자와 상기 제3 반도체 소자를 본딩와이어에 의해 전기적으로 접속하는 제2 와이어본딩 공정을 포함한다. 도 1a 내지 도 1e는 각각 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
(제1 고정 공정)
도 1에 도시한 바와 같이, 제1 고정 공정에서는, 적어도 1개의 제1 반도체 소자(11)를 피착체(1) 위에 고정한다. 제1 반도체 소자(11)는 제1 접착 필름(21)을 통해 피착체(1)에 고정되어 있다. 도 1 중에서는 제1 반도체 소자(11)는 1개만 나타내지만, 목적으로 하는 반도체 장치의 사양에 따라서 2개, 3개, 4개 또는 5개 이상의 복수의 제1 반도체 소자(11)를 피착체(1)에 고정해도 된다.
(제1 반도체 소자)
제1 반도체 소자(11)로서는, 제2단째에 적층되는 반도체 소자(제2 반도체 소자(12);도 1c 참조)보다 평면에서 보아 치수가 작은 소자이면 특별히 한정되지 않고, 예를 들어 반도체 소자의 일종인 컨트롤러나 메모리칩이나 논리칩을 적절하게 사용할 수 있다. 컨트롤러는 적층되어 있는 각 반도체 소자의 작동을 제어하기 때문에, 일반적으로 다수의 와이어가 접속된다. 반도체 패키지의 통신 속도는 와이어 길이의 영향을 받는 바, 본 실시 형태에서는 제1 반도체 소자(11)가 피착체(1)에 고정되어 최하단에 위치하므로, 와이어 길이를 단축할 수 있으며, 이에 의해 반도체 소자의 적층수를 증가시켜도 반도체 패키지(반도체 장치)의 통신 속도의 저하를 억제할 수 있다.
제1 반도체 소자(11)의 두께는 특별히 한정되지는 않지만, 통상 100㎛ 이하인 경우가 많다. 또한, 최근 반도체 패키지의 박형화에 수반하여 75㎛ 이하, 나아가서는 50㎛ 이하인 제1 반도체 소자(11)도 사용되고 있다.
(피착체)
피착체(1)로서는, 기판이나 리드 프레임, 다른 반도체 소자 등을 들 수 있다. 기판으로서는, 프린트 배선 기판 등의 종래 공지된 기판을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42Alloy 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등을 포함하여 이루어지는 유기 기판을 사용할 수 있다. 그러나, 본 실시 형태는 이에 한정되는 것은 아니고, 반도체 소자를 마운트하여, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
(제1 접착 필름)
제1 접착 필름(21)으로서는, 상기 포매용 접착 필름을 사용해도 되고, 종래 공지된 반도체 소자 고정용 접착 필름을 사용해도 된다. 단, 포매용 접착 필름을 사용하는 경우, 제1 접착 필름(21)은 반도체 소자를 포매할 필요가 없기 때문에, 두께를 5㎛ 내지 60㎛ 정도로 얇게 해서 사용하면 된다.
(고정 방법)
도 1a에 도시한 바와 같이, 제1 반도체 소자(11)를 제1 접착 필름(21)을 개재하여 피착체(1)에 다이본드한다. 제1 반도체 소자(11)를 피착체(1) 위에 고정하는 방법으로서는, 예를 들어 피착체(1) 위에 제1 접착 필름(21)을 적층한 후, 이 제1 접착 필름(21) 위에 와이어본드면이 상측이 되도록 해서 제1 반도체 소자(11)를 적층하는 방법을 들 수 있다. 또한, 미리 제1 접착 필름(21)이 부착된 제1 반도체 소자(11)를 피착체(1) 위에 배치하여 적층해도 된다.
제1 접착 필름(21)은 반경화 상태이므로, 제1 접착 필름(21)의 피착체(1) 위로의 적재 후, 소정 조건 하에서의 열 처리를 행함으로써, 제1 접착 필름(21)을 열경화시켜서 제1 반도체 소자(11)를 피착체(1) 위에 고정시킨다. 열 처리를 행할 때의 온도는, 100 ~ 200℃에서 행하는 것이 바람직하고, 120℃ ~ 180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열 처리 시간은 0.25 ~ 10시간으로 행하는 것이 바람직하고, 0.5 ~ 8시간으로 행하는 것이 보다 바람직하다.
(제1 와이어본딩 공정)
제1 와이어본딩 공정은, 피개체(1)의 단자부(예를 들어 이너 리드)의 선단과 제1 반도체 소자(11) 위의 전극 패드(도시하지 않음)를 본딩와이어(31)로 전기적으로 접속하는 공정이다(도 1b 참조). 본딩와이어(31)로서는, 예를 들어 금선, 알루미늄선 또는 구리선 등이 사용된다. 와이어본딩을 행할 때의 온도는, 80 ~ 250℃, 바람직하게는 80 ~ 220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 수초 내지 수분간 행해진다. 결선은 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다.
(제2 고정 공정)
제2 고정 공정에서는, 포매용 접착 필름(22)에 의해, 상기 제1 반도체 소자(11)를 포매하면서 상기 제1 반도체 소자(11)와는 다른 제2 반도체 소자(12)를 상기 피착체(1)에 고정한다(도 1c 참조). 포매용 접착 필름(22)은, 상기 제1 반도체 소자(11)의 두께 T1보다 두꺼운 두께 T를 갖고 있다. 본 실시 형태에서는, 상기 피착체(1)와 상기 제1 반도체 소자(11)의 전기적 접속이 와이어본딩 접속에 의해 달성되기 때문에, 상기 두께 T와 상기 두께 T1의 차를 40㎛ 이상 260㎛ 이하로 하고 있다. 상기 두께 T와 상기 두께 T1의 차의 하한은 40㎛ 이상이면 특별히 한정되지는 않지만, 50㎛ 이상이 바람직하고, 60㎛ 이상이 보다 바람직하다. 또한, 상기 두께 T와 상기 두께 T1의 차의 상한은 260㎛ 이하이면 특별히 한정되지는 않지만, 200㎛ 이하가 바람직하고, 150㎛ 이하가 보다 바람직하다. 이에 의해, 반도체 장치 전체의 박형화를 도모하면서도, 제1 반도체 소자(11)와 제2 반도체 소자(12)의 접촉을 방지하면서 제1 반도체 소자(11) 전체를 포매용 접착 필름(22)의 내부에 포매할 수 있으며, 컨트롤러로서의 제1 반도체 소자(11)의 피착체(1) 위로의 고정(즉 와이어 길이가 최단으로 되는 최하단에서의 고정)을 가능하게 한다.
포매용 접착 필름(22)의 두께 T는 제1 반도체 소자(11)를 포매 가능하도록 제1 반도체 소자(11)의 두께 T1 및 와이어 돌출량을 고려하여 적절히 설정하면 되지만, 그 하한은 80㎛ 이상이 바람직하고, 100㎛ 이상이 보다 바람직하고, 120㎛ 이상이 더욱 바람직하다. 한편, 두께 T의 상한은 300㎛ 이하가 바람직하고, 200㎛ 이하가 보다 바람직하고, 150㎛ 이하가 더욱 바람직하다. 이와 같이 접착 필름을 비교적 두껍게 함으로써, 일반적인 컨트롤러의 두께를 거의 커버할 수 있으며, 제1 반도체 소자(11)의 포매용 접착 필름(22)에의 포매를 용이하게 행할 수 있다.
(제2 반도체 소자)
제2 반도체 소자(12)로서는 특별히 한정되지 않고 예를 들어 컨트롤러로서의 제1 반도체 소자(11)의 작동 제어를 받는 메모리 칩을 사용할 수 있다.
(고정 방법)
제2 반도체 소자(12)를 피착체(1) 위에 고정하는 방법으로서는, 제1 고정 공정과 마찬가지로, 예를 들어 피착체(1) 위에 포매용 접착 필름(22)을 적층한 후, 이 포매용 접착 필름(22) 위에 와이어본드면이 상측이 되도록 해서 제2 반도체 소자(12)를 적층하는 방법을 들 수 있다. 또한, 미리 포매용 접착 필름(22)이 부착된 제2 반도체 소자(12)를 피착체(1)에 배치하여 적층해도 된다.
제1 반도체 소자(11)의 포매용 접착 필름(22)에의 진입 및 포매를 용이하게 하기 위해서, 다이 본드 시에는 포매용 접착 필름(22)에 대한 가열 처리를 행해도 된다. 가열 온도로서는 포매용 접착 필름(22)이 연화되고, 또한 완전히 열경화하지 않는 온도이면 되고, 80℃ 이상 1500℃ 이하가 바람직하고, 100℃ 이상 130℃ 이하가 보다 바람직하다. 이때 0.1㎫ 이상 1.0㎫ 이하로 가압해도 된다.
포매용 접착 필름(22)은 반경화 상태이므로, 포매용 접착 필름(22)의 피착체(1) 위에의 적재 후, 소정 조건 하에서의 열 처리를 행함으로써, 포매용 접착 필름(22)을 열경화시켜서 제2 반도체 소자(12)를 피착체(1) 위에 고정시킨다. 열 처리를 행할 때의 온도는, 100 ~ 200℃로 행하는 것이 바람직하고, 120℃ ~ 180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열 처리 시간은 0.25 ~ 10시간으로 행하는 것이 바람직하고, 0.5 ~ 8시간으로 행하는 것이 보다 바람직하다.
이때, 열경화 후의 포매용 접착 필름(22)의 피착체(1)에 대한 전단 접착력은, 25 ~ 250℃에 있어서 0.1㎫ 이상인 것이 바람직하고, 0.2 ~ 10㎫인 것이 보다 바람직하다. 포매용 접착 필름(22)의 전단 접착력을 0.1㎫ 이상으로 하면, 제2 반도체 소자(12)에 대한 와이어본딩 공정에서의 초음파 진동이나 가열에 의해, 포매용 접착 필름(22)과 제2 반도체 소자(12) 또는 피착체(1)의 접착면에서의 전단 변형의 발생을 억제할 수 있다. 즉, 와이어본딩 시의 초음파 진동에 의해 제2 반도체 소자(12)가 움직이는 것을 억제하고, 이에 의해 와이어본딩의 성공율이 저하되는 것을 방지할 수 있다.
(제3 고정 공정)
제3 고정 공정에서는, 상기 제2 반도체 소자(12) 위에 상기 제2 반도체 소자와 동종 또는 이종의 제3 반도체 소자(13)를 고정한다(도 1d 참조). 제3 반도체 소자(13)는 제3 접착 필름(23)을 개재하여 제2 반도체 소자(12)에 고정되어 있다.
(제3 반도체 소자)
제3 반도체 소자(13)는 제2 반도체 소자(12)와 동종의 메모리 칩이나 제2 반도체 소자(12)와 이종의 메모리 칩이어도 된다. 제3 반도체 소자(13)의 두께도 목적으로 하는 반도체 장치의 사양에 따라서 적절히 설정할 수 있다.
(제3 접착 필름)
제3 접착 필름(23)으로서는, 제1 고정 공정에서의 제1 접착 필름(21)과 마찬가지의 것을 적절하게 사용할 수 있다. 제3 접착 필름(23)으로서 포매용 접착 필름(22)을 사용하는 경우에는, 다른 반도체 소자의 포매가 불필요하므로, 두께를 5㎛ 내지 60㎛ 정도로 얇게 해서 사용하면 된다.
(고정 방법)
도 1d에 도시한 바와 같이, 제3 반도체 소자(13)를, 제3 접착 필름(23)을 개재하여 제2 반도체 소자(12)에 다이 본드한다. 제3 반도체 소자(13)를 제2 반도체 소자(12) 위에 고정하는 방법으로서는, 예를 들어 제2 반도체 소자(12) 위에 제3 접착 필름(23)을 적층한 후, 이 제3 접착 필름(23) 위에 와이어본드면이 상측이 되도록 해서 제3 반도체 소자(13)를 적층하는 방법을 들 수 있다. 또한, 미리 제3 접착 필름(23)이 부착된 제3 반도체 소자(13)를 제2 반도체 소자(12) 위에 배치하여 적층해도 된다. 단, 후술하는 제2 반도체 소자(12)와 제3 반도체 소자(13) 사이에서의 와이어본딩을 위해서, 제2 반도체 소자(12)의 와이어본드면(상면)의 전극 패드를 피하도록 제3 반도체 소자(13)를 제2 반도체 소자(12)에 대해 비켜놓고 고정하는 경우가 있다. 이 경우, 제3 접착 필름(23)을 먼저 제2 반도체 소자(12)의 상면에 부착해 두면, 제3 접착 필름(23)의 제2 반도체 소자(12)의 상면으로부터 비어져 나온 부분(소위 오버행부)이 절곡되어 제2 반도체 소자(12)의 측면이나 포매용 접착 필름(22)의 측면에 부착되어, 예기치못한 문제가 발생할 우려가 있다. 따라서, 제3 고정 공정에서는, 미리 제3 접착 필름(23)을 제3 반도체 소자(13)에 부착해 두고, 이것을 제2 반도체 소자(12) 위에 배치하여 적층하는 것이 바람직하다.
제3 접착 필름(23)도 반경화 상태이므로, 제3 접착 필름(23)의 제2 반도체 소자(12) 상으로의 적재 후, 소정 조건 하에서의 열 처리를 행함으로써, 제3 접착 필름(23)을 열경화시켜서 제3 반도체 소자(13)를 제2 반도체 소자(12) 위에 고정시킨다. 또한, 제3 접착 필름(23)의 탄성률이나 프로세스 효율을 고려하여, 열 처리를 행하지 않고 제3 반도체 소자(13)를 고정시킬 수도 있다. 열 처리를 행할 때의 온도는, 100 ~ 200℃로 행하는 것이 바람직하고, 120℃ ~ 180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열 처리 시간은 0.25 ~ 10시간으로 행하는 것이 바람직하고, 0.5 ~ 8시간으로 행하는 것이 보다 바람직하다.
(제2 와이어본딩 공정)
제2 와이어본딩 공정은 제2 반도체 소자(12) 위의 전극 패드(도시하지 않음)와 제3 반도체 소자(13) 위의 전극 패드(도시하지 않음)를 본딩와이어(32)로 전기적으로 접속하는 공정이다(도 1e 참조). 와이어의 재료나 와이어본딩 조건은 제1 와이어본딩 공정과 마찬가지의 것을 적절하게 채용할 수 있다.
(반도체 장치)
이상의 공정에 의해, 3개의 반도체 소자가 소정의 접착 필름을 개재하여 다단 적층된 반도체 장치(10)를 제조할 수 있다. 또한, 제3 고정 공정 및 제2 와이어본딩 공정과 마찬가지의 수순을 반복함으로써, 4개 이상의 반도체 소자가 적층된 반도체 장치를 제조할 수 있다.
(밀봉 공정)
원하는 수의 반도체 소자를 적층한 후, 반도체 장치(10) 전체를 수지 밀봉하는 밀봉 공정을 행해도 된다. 밀봉 공정은 밀봉 수지에 의해 반도체 장치(10)를 밀봉하는 공정이다(도시하지 않음). 본 공정은 피착체(1)에 탑재된 반도체 소자나 본딩와이어를 보호하기 위해 행해진다. 본 공정은 예를 들어 밀봉용 수지를 금형으로 성형함으로써 행한다. 밀봉 수지로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉 시의 가열 온도는 통상 175℃에서 60 ~ 90초간 행해지지만, 본 실시 형태는 이에 한정되지 않고, 예를 들어 165 ~ 185℃에서 수분간 경화할 수 있다. 또한 본 공정에 있어서는 수지 밀봉 시에 가압해도 된다. 이 경우, 가압하는 압력은 1 ~ 15㎫인 것이 바람직하고, 3 ~ 10㎫인 것이 보다 바람직하다.
(후경화 공정)
본 실시 형태에 있어서는, 밀봉 공정 후에, 밀봉 수지를 후경화하는 후경화 공정을 행해도 된다. 본 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지를 완전히 경화시킨다. 본 공정에서의 가열 온도는, 밀봉 수지의 종류에 따라 다르지만, 예를 들어 165 ~ 185℃의 범위 내이며, 가열 시간은 0.5 ~ 8시간 정도이다. 밀봉 공정 또는 후경화 공정을 거침으로써 반도체 패키지를 제작할 수 있다.
[제2 실시 형태]
제1 실시 형태에서는, 제1 반도체 소자의 피착체에의 고정을 접착 필름에 의해 행하고, 양자간의 전기적 접속을 와이어본딩에 의해 도모하였지만, 제2 실시 형태에서는, 제1 반도체 소자에 설치된 돌기 전극을 사용한 플립 칩 접속에 의해 양자간의 고정 및 전기적 접속을 도모하고 있다. 따라서, 제2 실시 형태는 제1 고정 공정에서의 고정 양식만 제1 실시 형태와 다르므로, 이하에서는 주로 이 상위점에 대해서 설명한다.
(제1 고정 공정)
본 실시 형태에서는, 상기 제1 고정 공정에 있어서, 제1 반도체 소자(41)를 피착체(1)에 플립 칩 접속에 의해 고정한다(도 2a 참조). 플립 칩 접속에서는, 제1 반도체 소자(41)의 회로면이 피착체(1)와 대향하는 소위 페이스다운 실장으로 된다. 제1 반도체 소자(41)에는 범프 등의 돌기 전극(3)이 복수 설치되어 있고, 돌기 전극(3)과 피착체(1) 위의 전극(도시하지 않음)이 접속되어 있다. 또한, 피착체(1)와 제1 반도체 소자(41) 사이에는, 양자간의 열팽창률의 차의 완화나 양자간의 공간의 보호를 목적으로 해서, 언더필재(4)가 충전되어 있다.
접속 방법으로서는 특별히 한정되지 않고, 종래 공지된 플립 칩 본더에 의해 접속할 수 있다. 예를 들어, 제1 반도체 소자(41)에 형성되어 있는 범프 등의 돌기 전극(3)을, 피착체(1)의 접속 패드에 피착된 접합용 도전재(땜납 등)에 접촉시켜서 가압하면서 도전재를 용융시킴으로써, 제1 반도체 소자(41)와 피착체(1)의 전기적 도통을 확보하여, 제1 반도체 소자(41)를 피착체(1)에 고정시킬 수 있다(플립 칩 본딩). 일반적으로, 플립 칩 접속 시의 가열 조건으로서는 240 ~ 300℃이고, 가압 조건으로서는 0.5 ~ 490N이다.
돌기 전극(3)으로서 범프를 형성할 때의 재질로서는, 특별히 한정되지 않으며, 예를 들어 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
언더필재(4)로서는 종래 공지된 액상 또는 필름 형상의 언더필재를 사용할 수 있다.
(제2 고정 공정)
제2 고정 공정에서는, 제1 실시 형태와 마찬가지로, 포매용 접착 필름(22)에 의해, 상기 제1 반도체 소자(41)를 포매하면서 상기 제1 반도체 소자(41)와는 다른 제2 반도체 소자(12)를 상기 피착체(1)에 고정한다(도 2b 참조). 본 공정에서의 조건은 제1 실시 형태에서의 제2 고정 공정과 마찬가지이다.
포매용 접착 필름(22)은 상기 제1 반도체 소자(41)의 두께 T1보다 두꺼운 두께 T를 갖고 있다. 본 실시 형태에서는 상기 피착체(1)와 상기 제1 반도체 소자(41)가 플립 칩 접속되기 때문에, 상기 두께 T와 상기 두께 T1의 차를 10㎛ 이상 200㎛ 이하로 하고 있다. 상기 두께 T와 상기 두께 T1의 차의 하한은 10㎛ 이상이면 특별히 한정되지 않지만, 20㎛ 이상이 바람직하고, 30㎛ 이상이 보다 바람직하다. 또한, 상기 두께 T와 상기 두께 T1의 차의 상한은 200㎛ 이하이면 특별히 한정되지 않지만, 150㎛ 이하가 바람직하고, 100㎛ 이하가 보다 바람직하다. 이와 같은 구성에 의해, 반도체 장치 전체의 박형화를 도모하는 동시에, 제1 반도체 소자(41)와 제2 반도체 소자(12)의 접촉을 방지하면서 제1 반도체 소자(41) 전체를 포매용 접착 필름(22)의 내부에 포매할 수 있어, 컨트롤러로서의 제1 반도체 소자(41)의 피착체(1) 위로의 고정(즉 통신 경로 길이가 최단이 되는 최하단에서의 고정)을 가능하게 한다.
포매용 접착 필름(22)의 두께 T는 제1 반도체 소자(41)를 포매 가능하도록 제1 반도체 소자(41)의 두께 T1 및 돌기 전극의 높이를 고려하여 적절히 설정하면 되지만, 그 하한은 50㎛ 이상이 바람직하고, 60㎛ 이상이 보다 바람직하고, 70㎛ 이상이 더욱 바람직하다. 한편, 두께 T의 상한은 250㎛ 이하가 바람직하고, 200㎛ 이하가 보다 바람직하고, 150㎛ 이하가 더욱 바람직하다. 이와 같이 포매용 접착 필름(22)을 비교적 두껍게 함으로써, 일반적인 컨트롤러의 두께를 거의 커버할 수 있어, 제1 반도체 소자(41)의 포매용 접착 필름(22)에의 포매를 용이하게 행할 수 있다.
계속해서 제1 실시 형태와 마찬가지로, 제2 반도체 소자(12) 위에 그 제2 반도체 소자(12)와 동종 또는 이종의 제3 반도체 소자(13)를 고정하는 제3 고정 공정(도 2c 참조) 및 상기 제2 반도체 소자(12)와 상기 제3 반도체 소자(13)를 본딩와이어(32)에 의해 전기적으로 접속하는 제2 와이어본딩 공정(도 2d 참조)을 거침으로써, 컨트롤러가 최하단으로 적층되고, 그 상측에 반도체 소자가 복수단 적층된 반도체 장치(20)를 제작할 수 있다.
(그 외의 실시 형태)
피착체 위에 반도체 소자를 3차원 실장하는 경우, 반도체 소자의 회로가 형성되는 면측에는, 버퍼 코트막이 형성되어 있어도 된다. 해당 버퍼 코트막으로서는, 예를 들어 질화 규소막이나 폴리이미드 수지 등의 내열 수지로 이루어지는 것을 들 수 있다.
각 실시 형태에 있어서는, 제2 반도체 소자 이후의 반도체 소자를 적층할 때마다 와이어본딩 공정을 행하는 형태에 대해서 설명했지만, 복수의 반도체 소자를 적층시킨 후에, 일괄해서 와이어본딩 공정을 행하는 것도 가능하다. 또한, 제1 반도체 소자에 대해서는 포매용 접착 필름에 의해 포매되므로, 일괄 와이어본딩의 대상으로 할 수는 없다.
플립 칩 접속의 형태로서는, 제2 실시 형태에서 설명한 돌기 전극으로서의 범프에 의한 접속에 한정되지 않고, 도전성 접착제 조성물에 의한 접속이나, 범프와 도전성 접착제 조성물을 조합한 돌기 구조에 의한 접속 등도 채용할 수 있다. 또한, 본 발명에서는, 제1 반도체 소자의 회로면이 피착체와 대향하여 접속되는 페이스다운 실장이 되는 한, 돌기 전극이나 돌기 구조 등의 접속 양식의 차이에 상관없이 플립 칩 접속이라고 칭하기로 한다. 도전성 접착제 조성물로서는, 에폭시 수지 등의 열경화성 수지에 금, 은, 구리 등의 도전성 필러를 혼합시킨 종래 공지된 도전성 페이스트 등을 사용할 수 있다. 도전성 접착제 조성물을 사용하는 경우, 피착체에의 제1 반도체 소자의 탑재 후, 80 ~ 150℃에서 0.5 ~ 10시간 정도 열경화 처리함으로써 제1 반도체 소자를 고정할 수 있다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 그들에만 한정하는 취지는 아니며, 단순한 설명예에 불과하다.
(실시예 1 내지 8 및 비교예 1 내지 5)
표 1에 나타낸 비율로 아크릴 수지, 에폭시 수지 A, 에폭시 수지 B, 페놀 수지, 실리카 및 열경화 촉매를 메틸에틸케톤에 용해하여 농도 40 ~ 50중량％의 접착제 조성물을 조제하였다.
이 접착제 조성물을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하여 이루어지는 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시킴으로써, 각각 하기 표 1에 나타내는 두께를 갖는 접착 필름을 제작하였다.
Figure pat00001
또한, 상기 표 1 중 약호 및 성분의 상세는 이하와 같다.
아크릴 수지 : 나가세켐텍스사 제조 SG-70L
에폭시 수지 A : 도또가세이가부시끼가이샤 제조 KI-3000
에폭시 수지 B : 미쯔비시가가꾸가부시끼가이샤 제조 JER 828
페놀 수지 : 메이와가세이가부시끼가이샤 제조 MEH-7851SS
실리카 : 아도마텍스가부시끼가이샤 제조 SE-2050MC
열경화 촉매 : 호꼬가가꾸가부시끼가이샤 제조 TPP-K
(용융 점도의 측정)
각 실시예 및 비교예에서 제작한 열경화 전의 각 접착 필름에 대해서, 각각 120℃에 있어서의 용융 점도를 측정하였다. 즉, 레오미터(HAAKE사 제조, RS-1)를 사용해서 패러렐 플레이트법에 의해 측정하였다. 각 실시예 또는 비교예에서 제작한 접착 필름으로부터 0.1g의 시료를 채취하고, 이것을 미리 120℃로 가열되어 있는 플레이트에 넣었다. 이어서, 측정 개시부터 300초 후의 값을 용융 점도로 하였다. 플레이트간의 갭은 0.1㎜로 하였다. 결과를 하기 표 2에 나타낸다.
(반도체 장치의 제작)
실시예 1의 조성의 접착 필름을 두께 10㎛로 제작하고, 컨트롤러칩용 접착 필름으로 하였다. 각각 온도 40℃의 조건 하에서, 한변이 2㎜인 사각형, 두께 50㎛의 컨트롤러 칩에 부착하였다. 또한, 접착 필름을 개재하여 반도체 칩을 BGA 기판에 접착하였다. 그 때의 조건은, 온도 120℃, 압력 0.1㎫, 1초로 하였다. 또한, 컨트롤러칩이 접착된 BGA 기판을, 건조기로 130℃, 4시간 열 처리하고, 접착 필름을 열경화시켰다.
계속해서, 와이어본더((주)신가와, 상품명 「UTC-1000」)를 사용해서 이하의 조건으로 컨트롤러칩에 대해 와이어본딩을 행하였다.
(와이어본딩 조건)
Temp. : 175℃
Au-wire : 23㎛
S-LEVEL : 50㎛
S-SPEED : 10㎜/s
TIME : 15ms
US-POWER : 100
FORCE : 20gf
S-FORCE : 15gf
와이어 피치 : 100㎛
와이어루프 하이트 : 30㎛
계속해서, 각 실시예 및 비교예에서 제작한 각 접착 필름을 각각 온도 40℃의 조건 하에서, 한변이 10㎜인 사각형, 두께 100㎛의 반도체 칩에 부착하였다. 또한, 각 접착 필름에 의해 컨트롤러 칩을 포매하면서, 반도체 칩을 BGA 기판에 접착하였다. 그 때의 조건은, 120℃, 압력 0.1㎫, 2초로 하였다. 또한, 반도체 칩을 접착한 BGA 기판을, 건조기로 130℃, 4시간 열 처리하여, 접착 필름을 열경화시켜서, 반도체 장치를 제작하였다.
접착 필름의 두께 T(㎛)와 컨트롤러칩의 두께 T1(㎛)의 차를 하기 표 2에 나타낸다. 또한, 제작한 반도체 장치를 절단하고, 절단면을 광학 현미경(200배)을 사용해서 관찰하고, 컨트롤러 칩에 문제가 발생하지 않고 반도체 칩이 고정되어 있는 경우를 「○」, 컨트롤러 칩의 변형 또는 파괴가 확인된 경우를 「×」로 해서 평가하였다. 결과를 하기 표 2에 나타낸다.
Figure pat00002
실시예에 따른 접착 필름을 사용해서 제작한 반도체 장치에서는, 컨트롤러 칩의 포매 및 반도체 칩의 고정이 양호하게 행해지고 있었다. 한편, 비교예의 접착 필름을 사용해서 제작한 반도체 장치에서는, 접착 필름이 얇게 컨트롤러 칩과 반도체 칩의 갭이 작았기 때문인지, 컨트롤러 칩의 변형 또는 파괴가 확인되었다. 또한, 본 실시예에서는 컨트롤러 칩과 BGA 기판의 전기적 접속을 와이어본딩에 의해 달성하고 있기는 하지만, 플립 칩 접속에 의한 고정으로도 마찬가지 결과가 얻어진다고 추측된다.
1 : 피착체
3 : 돌기 전극
4 : 언더필재
10, 20 : 반도체 장치
11 : 제1 반도체 소자
12 : 제2 반도체 소자
13 : 제3 반도체 소자
21 : 제1 접착 필름
22 : 접착 필름
23 : 제3 접착 필름
31, 32 : 본딩와이어
T : 접착 필름의 두께
T1 : 제1 반도체 소자의 두께

Claims (10)

  1. 피착체 위에 고정된 제1 반도체 소자를 포매하고, 또한 그 제1 반도체 소자와는 다른 제2 반도체 소자를 피착체에 고정하기 위한 접착 필름으로서,
    상기 제1 반도체 소자의 두께 T1보다 두꺼운 두께 T를 갖고,
    상기 피착체와 상기 제1 반도체 소자가 와이어본딩 접속되고 또한 상기 두께 T와 상기 두께 T1의 차가 40㎛ 이상 260㎛ 이하이거나, 또는
    상기 피착체와 상기 제1 반도체 소자가 플립 칩 접속되고 또한 상기 두께 T와 상기 두께 T1의 차가 10㎛ 이상 200㎛ 이하인 접착 필름.
  2. 제1항에 있어서,
    상기 피착체와 상기 제1 반도체 소자가 와이어본딩 접속되고 또한 상기 두께 T가 80㎛ 이상 300㎛ 이하인 접착 필름.
  3. 제1항에 있어서,
    상기 피착체와 상기 제1 반도체 소자가 플립 칩 접속되고 또한 상기 두께 T가 50㎛ 이상 250㎛이하인 접착 필름.
  4. 제1항에 있어서,
    120℃에 있어서의 용융 점도가 100㎩·S 이상 2000㎩·S 이하인 접착 필름.
  5. 적어도 1개의 제1 반도체 소자를 피착체 위에 고정하는 제1 고정 공정, 및
    제1항 내지 제4항 중 어느 한 항에 기재된 접착 필름에 의해, 상기 제1 반도체 소자를 포매하면서 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 상기 피착체에 고정하는 제2 고정 공정
    을 포함하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 고정 공정에 있어서, 제1 반도체 소자 고정용 제1 접착 필름에 의해 상기 제1 반도체 소자를 상기 피착체에 고정하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제1 반도체 소자와 상기 피착체를 본딩와이어에 의해 전기적으로 접속하는 와이어본딩 공정을 더 포함하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 제1 고정 공정에 있어서, 상기 제1 반도체 소자를 상기 피착체에 플립 칩 접속에 의해 고정하는 반도체 장치의 제조 방법.
  9. 제5항에 있어서,
    상기 제2 반도체 소자 위에 상기 제2 반도체 소자와 동종 또는 이종의 제3 반도체 소자를 고정하는 제3 고정 공정을 더 포함하는 반도체 장치의 제조 방법.
  10. 제5항에 기재된 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치.
KR1020130073542A 2012-06-28 2013-06-26 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치 KR102097346B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-145722 2012-06-28
JP2012145722A JP5425975B2 (ja) 2012-06-28 2012-06-28 接着フィルム、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20140001768A true KR20140001768A (ko) 2014-01-07
KR102097346B1 KR102097346B1 (ko) 2020-04-06

Family

ID=49777274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130073542A KR102097346B1 (ko) 2012-06-28 2013-06-26 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US9105754B2 (ko)
JP (1) JP5425975B2 (ko)
KR (1) KR102097346B1 (ko)
CN (1) CN103515276B (ko)
TW (1) TWI614863B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11021634B2 (en) 2015-09-23 2021-06-01 Lg Chem, Ltd. Adhesive film, preparation method of semiconductor device, and semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170071268A (ko) * 2015-12-15 2017-06-23 삼성전자주식회사 정전식 센서
DE102017219324A1 (de) 2017-10-27 2019-05-02 Gs Yuasa International Ltd. Batteriezelle und Verfahren zum Herstellen einer solchen
DE102017219316A1 (de) 2017-10-27 2019-05-02 Robert Bosch Gmbh Batteriezelle und Verfahren zum Herstellen einer solchen
KR20200128051A (ko) * 2018-03-08 2020-11-11 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치의 제조 방법 및 필름형 접착제
KR20220008168A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096071A (ja) 2005-09-29 2007-04-12 Toshiba Corp 半導体メモリカード
KR20080080458A (ko) * 2007-03-01 2008-09-04 닛토덴코 가부시키가이샤 열경화형 다이 본딩 필름
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
KR20110040733A (ko) * 2009-10-14 2011-04-20 닛토덴코 가부시키가이샤 열경화형 다이 본드 필름

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
US7332797B2 (en) * 2003-06-30 2008-02-19 Intel Corporation Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
US8293847B2 (en) 2006-08-04 2012-10-23 Hitachi Chemical Co., Ltd. Film-like adhesive, adhesive sheet, and semiconductor device using same
JP5003090B2 (ja) 2006-10-06 2012-08-15 住友ベークライト株式会社 接着フィルムおよびこれを用いた半導体装置
JP5133598B2 (ja) * 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート
JP5113627B2 (ja) * 2007-06-12 2013-01-09 日本電波工業株式会社 電子部品及びその製造方法
JP5044299B2 (ja) 2007-06-19 2012-10-10 積水化学工業株式会社 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ
JP4950777B2 (ja) 2007-06-20 2012-06-13 積水化学工業株式会社 接着シート、ダイシングダイボンディングテープ及び半導体装置の製造方法
JP2009049400A (ja) 2007-07-25 2009-03-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP2009267321A (ja) 2008-04-04 2009-11-12 Hitachi Chem Co Ltd 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
JP5428423B2 (ja) 2008-04-21 2014-02-26 日立化成株式会社 半導体装置及びフィルム状接着剤
JP5445455B2 (ja) 2008-08-04 2014-03-19 日立化成株式会社 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置
JP2010059387A (ja) 2008-08-04 2010-03-18 Hitachi Chem Co Ltd 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置
JP5544780B2 (ja) 2008-08-07 2014-07-09 日立化成株式会社 ダイボンディングフィルム及びそれを用いた半導体装置
JP2010114433A (ja) 2008-10-07 2010-05-20 Hitachi Chem Co Ltd ダイボンディングフィルム及びこれを用いた半導体装置
JP5390209B2 (ja) 2009-02-04 2014-01-15 日東電工株式会社 熱硬化型ダイボンドフィルム
JP5561949B2 (ja) 2009-04-08 2014-07-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP5499564B2 (ja) 2009-08-20 2014-05-21 日立化成株式会社 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置
JP2011042730A (ja) 2009-08-20 2011-03-03 Hitachi Chem Co Ltd 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置
JP5668336B2 (ja) 2010-06-28 2015-02-12 王子ホールディングス株式会社 透光性両面粘着シート、それを備えた透明導電積層シート、及びディスプレイ
JP2012094586A (ja) 2010-10-25 2012-05-17 Hitachi Chem Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096071A (ja) 2005-09-29 2007-04-12 Toshiba Corp 半導体メモリカード
KR20080080458A (ko) * 2007-03-01 2008-09-04 닛토덴코 가부시키가이샤 열경화형 다이 본딩 필름
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
KR20110040733A (ko) * 2009-10-14 2011-04-20 닛토덴코 가부시키가이샤 열경화형 다이 본드 필름

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11021634B2 (en) 2015-09-23 2021-06-01 Lg Chem, Ltd. Adhesive film, preparation method of semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
CN103515276B (zh) 2017-10-03
TWI614863B (zh) 2018-02-11
JP2014011257A (ja) 2014-01-20
US20140001654A1 (en) 2014-01-02
CN103515276A (zh) 2014-01-15
JP5425975B2 (ja) 2014-02-26
US9105754B2 (en) 2015-08-11
KR102097346B1 (ko) 2020-04-06
TW201407735A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
KR102190194B1 (ko) 접착 필름, 다이싱·다이본딩 필름, 반도체 장치의 제조 방법 및 반도체 장치
US11021634B2 (en) Adhesive film, preparation method of semiconductor device, and semiconductor device
KR102097346B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
TWI664684B (zh) 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置
KR102344987B1 (ko) 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20140127760A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5715680B1 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
JP2015120836A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR20180065924A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR102310226B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP2015122425A (ja) 半導体装置の製造方法、半導体装置、包埋用接着フィルム、及びダイシング・ダイボンドフィルム
CN113795560A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
JP6312422B2 (ja) ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6193926B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR20170111548A (ko) 반도체 장치
JP5715681B1 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
JP2015122427A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant