JP5044299B2 - 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ - Google Patents

半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ Download PDF

Info

Publication number
JP5044299B2
JP5044299B2 JP2007161392A JP2007161392A JP5044299B2 JP 5044299 B2 JP5044299 B2 JP 5044299B2 JP 2007161392 A JP2007161392 A JP 2007161392A JP 2007161392 A JP2007161392 A JP 2007161392A JP 5044299 B2 JP5044299 B2 JP 5044299B2
Authority
JP
Japan
Prior art keywords
adhesive tape
semiconductor chip
tape
adhesive
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007161392A
Other languages
English (en)
Other versions
JP2009004433A (ja
Inventor
功治 渡部
義之 竹部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2007161392A priority Critical patent/JP5044299B2/ja
Publication of JP2009004433A publication Critical patent/JP2009004433A/ja
Application granted granted Critical
Publication of JP5044299B2 publication Critical patent/JP5044299B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体チップ上に、接着テープを介して他の半導体チップが接着された半導体チップ積層体の製造方法に関し、より詳細には、下方の半導体チップの上面にボンディングワイヤーが接続されており、該ボンディングワイヤーの一部が接着テープ内に埋め込まれるように接着テープが積層される半導体チップ積層体の製造方法、並びにその製造方法に用いられる接着テープ及びダイシングダイボンディングテープに関する。
複数の半導体チップが、接着剤層を介して積層された半導体チップ積層体が広く知られている。この種の半導体チップ積層体として、下方の半導体チップの上面に設けられた電極にボンディングワイヤーが接続されており、該ボンディングワイヤーの一部が接着剤層に埋め込まれた半導体チップ積層体が提案されている。
ボンディングワイヤーの一部が接着剤層に埋め込まれた半導体チップ積層体の製造方法の一例として、下記の特許文献１，２には、ボンディングワイヤーが上面の電極に接続されている第１の半導体チップ上に、下面に接着剤層が設けられた第２の半導体チップを接着剤層側から積層する方法が開示されている。ここでは、第１の半導体チップ上に第２の半導体チップを積層する際に、ボンディングワイヤーの一部が接着剤層に埋め込まれている。ボンディングワイヤーの一部が埋め込まれた後に、接着剤層が硬化されて半導体装置が構成されている。
特開２００５−３２７７８９号公報 特開２００７−０３５８６５号公報
特許文献１では、第２の半導体チップの積層時における接着剤層の溶融粘度は、１００〜２００Ｐａ・ｓに設定されている。他方、特許文献２では、第２の半導体チップの積層時における接着剤層の溶融粘度は、１〜５０ｋＰａ・ｓに設定されていた。
このように、接着剤層の流動性を規定するために、粘度という測定手法が広く用いられていた。しかしながら、接着剤層の溶融粘度にあまり差異がないにもかかわらず、例えば接着剤層の生産ロットによっては、あるいは接着剤層の経時変化の度合いなどによっては、該接着剤層内にボンディングワイヤーの一部が埋め込まれたときに、ワイヤーが押し倒されたり、隣接するワイヤー同士が接触されて、ワイヤーの接続不良が生じたり、さらに、接着剤層内のワイヤーの周囲に空隙が形成されることが、生産上問題になっていた。
本発明の目的は、上述した従来技術の現状に鑑み、半導体チップの上面に接続されたボンディングワイヤーの一部が接着テープ内に埋め込まれたときに、接着テープ内のワイヤーの周囲における空隙の形成を抑制することを可能とする半導体チップ積層体の製造方法、並びにその製造方法に用いられる接着テープ及びダイシングダイボンディングテープを提供することにある。
第１の発明は、第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、ボンディングワイヤーが上面に接続されている第１の半導体チップと、第２の半導体チップと、接着テープとを用意する工程と、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に接着テープを加熱し、第１の半導体チップの上面に、接着テープをボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層する工程と、接着テープの上面に、第２の半導体チップを積層する工程とを備えることを特徴とする。
第２の発明は、第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、ボンディングワイヤーが上面に接続されている第１の半導体チップを用意する工程と、接着テープが下面に貼付されている第２の半導体チップとを用意する工程と、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に接着テープを加熱し、第１の半導体チップの上面に、第２の半導体チップを接着テープ側から、ボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層する工程とを備えることを特徴とする。
第２の発明に係る半導体チップ積層体のある特定の局面では、接着テープが下面に貼付されている第２の半導体チップを用意する工程が、接着テープと、接着テープの片面に直接または間接に積層されたダイシングテープとを有するダイシングダイボンディングテープを用意する工程と、ダイシングダイボンディングテープの接着テープに、半導体ウェーハを貼付する工程と、ダイシングダイボンディングテープが貼付された半導体ウェーハを接着テープごとダイシングし、個々の第２の半導体チップに分割する工程と、ダイシング後に、接着テープが下面に貼付された状態で第２の半導体チップを取り出す工程とを備えている。
本発明に係る半導体チップ積層体の別の特定の局面では、略同一の形状を有する第１の半導体チップ及び第２の半導体チップが用いられる。
本発明に係る接着テープは、本発明の半導体チップ積層体の製造方法に用いられ、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする。
本発明に係る接着テープのある特定の局面では、接着テープは、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、エポキシ樹脂と高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察される。
本発明に係る接着テープの他の特定の局面では、高分子ポリマーは、エポキシ基と反応可能な官能基を有する。
本発明に係るダイシングダイボンディングテープは、本発明の半導体チップ積層体の製造方法に用いられ、接着テープと、接着テープの片面に直接または間接に積層されたダイシングテープとを有し、接着テープは、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする。
本発明のある特定の局面では、ダイシングダイボンディングテープは、接着テープの片面に積層された非粘着基材テープをさらに有し、非粘着基材テープの接着テープが積層されている面とは反対側の面にダイシングテープが積層されている。
本発明に係るダイシングダイボンディングテープの他の特定の局面では、接着テープは、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、エポキシ樹脂と高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察される。
本発明に係るダイシングダイボンディングテープの他の特定の局面では、高分子ポリマーは、エポキシ基と反応可能な官能基を有する。
第１の発明に係る半導体チップ積層体の製造方法では、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に接着テープを加熱し、ボンディングワイヤーが接続された第１の半導体チップ上に、接着テープをボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層するので、接着テープ内のワイヤーの周囲に空隙が生じるのを抑制することができる。また、ボンディングワイヤーが押し倒されたり、ワイヤー同士が接触されることを抑制することができる。よって、ボンディングワイヤーの接続不良が生じ難い。
第２の発明に係る半導体チップ積層体の製造方法では、第２の半導体チップの下面に貼付された接着テープを、接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に加熱し、ボンディングワイヤーが接続された第１の半導体チップ上に、第２の半導体チップを接着テープ側から、ボンディングワイヤーの一部が接着テープ内に埋め込まれるように積層するので、接着テープ内のワイヤーの周囲に空隙が生じるのを抑制することができる。また、ボンディングワイヤーが押し倒されたり、ワイヤー同士が接触されることを抑制することができる。
本発明に係る接着テープでは、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であるので、半導体チップ積層体を製造すると、接着テープ内のワイヤーの周囲における空隙の形成を抑制することができる。
本発明に係るダイシングダイボンディングテープは、接着テープと、接着テープの片面に直接または間接に積層されたダイシングテープとを有し、接着テープは、ボンディングワイヤーの一部が接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であるので、接着テープが下面に貼付されている第２の半導体チップを製造するのに用いることができ、該第２の半導体チップを用いて半導体チップ積層体を製造すると、接着テープ内のワイヤーの周囲における空隙の形成を抑制することができる。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図１〜３を用いて、本発明の一実施形態に係る半導体チップ積層体の製造方法を以下説明する。
図１に示すように、先ず、第１の半導体チップ１と、第２の半導体チップ２と、接着テープ３とを用意する。
上記第１，第２の半導体チップ１，２は、通常シリコン系半導体などの適宜の半導体材料により構成されている。第１，第２の半導体チップ１，２は、略同一の形状を有する。第１，第２の半導体チップ１，２が略同一の形状を有すると、同一チップでの高集積が可能となり、低コスト化することができる。第１，第２の半導体チップ１，２の形状は、適宜変更することができる。第１，第２の半導体チップ１，２の厚みは、特に限定されないが、例えば５０〜１５０μｍ程度である。
第１の半導体チップ１は、接着剤層５を介して、基板４の上面４ａに接合されている。基板４の厚みは、特に限定されないが、例えば０．１５〜０．４ｍｍ程度である。
第１の半導体チップ１の上面１ａの外周縁近傍には、外部と電気的な接続を果たすための電気接続端子が６ａ，６ｂが設けられている。第１の半導体チップ１の上面１ａに設けられた電気接続端子６ａ，６ｂに、ボンディングワイヤー７ａ，７ｂの一端が接続されている。ボンディングワイヤー７ａ，７ｂの他端は、基板４の上面４ａに設けられた電気接続端子８ａ，８ｂに接続されている。図示しないが、第１の半導体チップ１の上面１ａには、複数のボンディングワイヤー７ａ，７ｂが接続されている。
上記接着テープ３は、例えば硬化性化合物を含む硬化性樹脂組成物を用いて構成される。硬化性樹脂組成物は、硬化性化合物と、高分子ポリマーと、硬化剤とを含有することが好ましい。
上記硬化性化合物としては、特に限定されず、付加重合、重縮合、重付加、付加縮合、開環重合反応により硬化する化合物を用いることができる。具体的には、例えばユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の熱硬化性化合物を用いることができる。なかでも、半導体チップの接合信頼性及び接合強度が高められることから、エポキシ樹脂、アクリル樹脂が好ましく、イミド骨格を有するエポキシ樹脂がより好ましい。
上記エポキシ樹脂としては特に限定されず、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等のような芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、及び、これらの水添加物等が挙げられる。なかでも、耐熱性が高められることから、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂が好ましい。
上記ナフタレン型エポキシ樹脂の市販品としては、例えば大日本インキ化学工業社製のＨＰ−４０３２、ＨＰ−４０３２Ｄ、ＨＰ−４７００、ＨＰ−４７０１等が挙げられる。上記フルオレン型エポキシ樹脂の市販品としては、例えばナガセケムテックス社製のＥＸ−１０１０、ＥＸ−１０１１、ＥＸ−１０１２、ＥＸ−１０２０、ＥＸ−１０３０、ＥＸ−１０４０、ＥＸ−１０５０、ＥＸ−１０５１、ＥＸ−１０６０等が挙げられる。
上記ナフタレン型エポキシ樹脂又はフルオレン型エポキシ樹脂としては、軟化点が６０℃以下のものが好ましく用いられる。軟化点が６０℃以下のものを用いると、粘度を下げるために硬化性樹脂組成物中に希釈剤等の液状成分を多く配合しなくてもよくなり、硬化時及び硬化後に揮発成分の含有量を少なくすることができる。上記ナフタレン型エポキシ樹脂又はフルオレン型エポキシ樹脂として、軟化点が４０℃以下のものがより好ましく用いられ、軟化点が２０℃以下のものが更に好ましく用いられる。上記市販品のなかでは、ＨＰ−４０３２、ＨＰ−４０３２Ｄ、ＥＸ−１０２０が好ましく用いられる。
上記ナフタレン型エポキシ樹脂及び／又はフルオレン型エポキシ樹脂を用いる場合、その配合量としては、硬化性樹脂組成物１００重量％中、４０重量％以上であることが好ましい。ナフタレン型エポキシ樹脂及び／又はフルオレン型エポキシ樹脂が４０重量％未満であると、耐熱性に劣ることがある。ナフタレン型エポキシ樹脂及び／又はフルオレン型エポキシ樹脂のより好ましい下限は６０重量％、また、好ましい上限は９０重量％である。
上記エポキシ樹脂としては、ＮＢＲ、ＣＴＢＮ、ポリブタジエン、アクリルゴム等のゴム成分を有するゴム変性エポキシ樹脂、可撓性エポキシ樹脂等が好ましく用いられる。これらのエポキシ樹脂を用いた場合には、硬化後の柔軟性を高めることができる。
上記硬化性化合物の吸湿率の好ましい下限は１．１％、好ましい上限は１．５％である。吸湿率が１．１〜１．５％の範囲にある硬化性化合物としては、例えばナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等が挙げられる。
上記硬化剤としては、従来公知の硬化剤を適宜選択して用いることができ、特に限定されないが、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの硬化剤は、単独で用いてもよく、２種以上を併用してもよい。
上記硬化剤の配合量としては特に限定されないが、硬化性化合物の官能基と当量反応する硬化剤を用いる場合、硬化性化合物の官能基量に対して９０〜１１０当量であることが好ましい。また、触媒として機能する硬化剤を用いる場合、硬化性化合物１００重量部に対して、硬化剤の好ましい下限は１重量部、好ましい上限は２０重量部である。
硬化速度や硬化物の物性等を調整することができるため、硬化性樹脂組成物は、硬化性化合物と硬化剤とに加えて硬化促進剤を含有してもよい。
上記硬化促進剤としては、特に限定されず、例えばイミダゾール系硬化促進剤、３級アミン系硬化促進剤が挙げられる。なかでも、硬化速度や硬化物の物性等を調整するために反応系を制御しやすいことから、イミダゾール系硬化促進剤が好ましく用いられる。これらの硬化促進剤は単独で用いられてもよく、２種以上が併用されてもよい。
上記イミダゾール系硬化促進剤としては、特に限定されず、例えば、イミダゾールの１位をシアノエチル基で保護した１−シアノエチル−２−フェニルイミダゾールや、イソシアヌル酸で塩基性基を保護したもの（四国化学工業社製、商品名「２ＭＡ−ＯＫ」）等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、２種以上を併用してもよい。
上記硬化促進剤の配合量としては特に限定されず、硬化性化合物１００重量部に対して、１〜１０重量部が好ましい。
上記硬化剤及び／又は硬化促進剤の融点は、１２０℃以上が好ましい。融点が１２０℃以上であると、硬化性樹脂組成物を加熱した際にゲル化するのを抑制することができる。硬化剤及び硬化促進剤のうちいずれか一方は、粉体であることが好ましい。
融点が１２０℃以上である上記硬化剤としては、例えば、５−（２，５−ジオキソテトラヒドロ−３−フェラニル）−３−メチル−３−シクロヘキセン−１，２−ジカルボン酸無水物、ＴＤ−２０９０等のフェノールノボラック樹脂、ＫＨ−６０２１等のビスフェノールＡノボラック樹脂、ＫＡ−１１６５等のオルソクレゾールノボラック樹脂、ＥＨ−３６３６ＡＳ、ＥＨ−３８４２、ＥＨ−３７８０、ＥＨ−４３３９Ｓ、ＥＨ−４３４６Ｓ（以上、旭電化工業社製）等のジシアンジアミドが挙げられる。また、融点が１２０℃以上の材質で被覆されたマイクロカプセル型硬化剤も好適に用いることができる。
融点が１２０℃以上である上記硬化促進剤としては、例えば、２ＭＺ，２ＭＺ−Ｐ、２ＰＺ，２ＰＺ−ＰＷ、２Ｐ４ＭＺ、Ｃ１１Ｚ−ＣＮＳ、２ＰＺ−ＣＮＳ、２ＰＺＣＮＳ−ＰＷ、２ＭＺ−Ａ、２ＭＺＡ−ＰＷ、Ｃ１１Ｚ−Ａ、２Ｅ４ＭＺ−Ａ、２ＭＡ−ＯＫ、２ＭＡＯＫ−ＰＷ、２ＰＺ−ＯＫ、２ＭＺ−ＯＫ、２ＰＨＺ、２ＰＨＺ−ＰＷ、２Ｐ４ＭＨＺ、２Ｐ４ＭＨＺ−ＰＷ、２Ｅ４ＭＺ・ＢＩＳ、ＶＴ，ＶＴ−ＯＫ、ＭＡＶＴ、ＭＡＶＴ−ＯＫ（以上、四国化成工業社製）等が挙げられる。特に、１３０℃までは安定であり、かつ１３５〜２００℃で活性化する硬化促進剤が好ましい。上述したもののなかでは、２ＭＡ−ＯＫ、２ＭＡＯＫ−ＰＷが好ましい。これらの硬化促進剤を用いた場合、貯蔵安定性が高められ、熱に対する安定性及び速硬化性の両立が可能となる。
上記硬化性化合物としてエポキシ樹脂を用い、かつ、上記硬化剤と硬化促進剤とを併用する場合、硬化剤の配合量はエポキシ基に対して理論的に必要な当量以下とすることが好ましい。硬化剤の配合量が理論的に必要な当量を超えると、硬化後に水分によって塩素イオンが溶出しやすくなることがある。即ち、硬化剤が過剰であると、例えば、硬化性樹脂組成物の硬化物から熱水で溶出成分を抽出した際に、抽出水のｐＨが４〜５程度となるため、エポキシ樹脂から多量の塩素イオンが溶出することがある。従って、硬化性樹脂組成物の硬化物１ｇを、１００℃の純水１０ｇで２時間浸した後の純水のｐＨが６〜８であることが好ましく、ｐＨが６．５〜７．５であることがより好ましい。
上記高分子ポリマーとしては特に限定されないが、例えば、酢酸ビニル系樹脂、エチレン−酢酸ビニル系共重合体、アクリル系樹脂、ポリビニルブチラール樹脂等のポリビニルアセタール系樹脂、スチレン系樹脂、飽和ポリエステル系樹脂、熱可塑性ウレタン系樹脂、ポリアミド系樹脂、熱可塑性ポリイミド系樹脂、ケトン系樹脂、ノルボルネン系樹脂、スチレン−ブタジエン系ブロック共重合体等が挙げられる。これらの樹脂は、単独で用いられても良いし、２種類以上が併用されても良い。なかでも、上記硬化性化合物と反応可能な官能基を有する高分子ポリマーが好ましく用いられる。
上記硬化性化合物がエポキシ樹脂である場合に、エポキシ基と反応可能な官能基を有する高分子ポリマーがより好ましく用いられる。硬化性化合物と反応可能な高分子ポリマーを含むと、熱によってひずみが生じる際の接合信頼性を高めることができる。
上記硬化性化合物と反応可能な官能基を有する高分子ポリマーとしては、例えばアミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子ポリマーが挙げられる。なかでも、エポキシ基を有する高分子ポリマーが好ましい。エポキシ基を有する高分子ポリマーを用いることで、硬化性樹脂組成物の硬化物は優れた可撓性を発現し、接着テープと半導体チップとの接合信頼性を高めることができる。
上記エポキシ基を有する高分子ポリマーとしては、末端及び／又は側鎖（ペンダント位）にエポキシ基を有する高分子ポリマーであればよく、特に限定されないが、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、硬化物の機械的強度や耐熱性が高められるため、エポキシ基含有アクリル樹脂が好適に用いられる。これらのエポキシ基を有する高分子ポリマーは、単独で用いてもよく、２種以上を併用してもよい。
上記硬化性化合物と反応可能な官能基を有する高分子ポリマーの重量平均分子量の好ましい下限は１万である。重量平均分子量が１万未満であると、硬化物の可撓性が十分に高められないことがある。上記エポキシ基を有する高分子ポリマーを用いる場合に、特にエポキシ基含有アクリル樹脂を用いる場合に、高分子ポリマーの重量平均分子量は１万以上であることがより好ましい。
上記硬化性化合物と反応可能な官能基を有する高分子ポリマーとして、上記エポキシ基を有する高分子ポリマー、特にエポキシ基含有アクリル樹脂を用いる場合、エポキシ当量の好ましい下限は２００、好ましい上限は１０００である。エポキシ当量が２００未満であると、可撓性が充分に高められないことがあり、逆に１０００を超えると、硬化性樹脂組成物の硬化物の機械的強度や耐熱性に劣ることがある。
上記高分子ポリマーの配合量としては、硬化性化合物１００重量部に対して、１０〜２００重量部が好ましい。より好ましくは１５〜１００重量部である。高分子ポリマーが少なすぎると、溶融粘度が低すぎる場合があり、多すぎると、溶融粘度が高くなりすぎることがある。
上記高分子ポリマーとして、水添ＮＢＲ樹脂も好適に用いることができる。高分子ポリマーが水添ＮＢＲ樹脂である場合、エポキシ基と反応可能な官能基としては、カルボキシル基が好ましい。
接着テープ３が、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有する場合に、上記エポキシ樹脂と上記高分子ポリマーとが未硬化状態で完全に相溶していることが好ましい。完全に相溶している場合、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが確認される。尚、本明細書において単一の発熱ピークとは、高分子量ポリマーと、硬化剤を含むエポキシ樹脂とが、完全に相溶していることを意味する。
上記エポキシ樹脂と高分子ポリマーとが未硬化状態で完全に相溶している場合には、目視では比較的透明なシートであるように観察され、ヘーズ値の測定においてはかなり低い値となる。
上記エポキシ樹脂と高分子ポリマーとが未硬化状態で完全に相溶していることにより、系全体での可塑化効果が大きくなり、加熱時に高い流動性を示すこととなり、ワイヤーボンディングの周囲における空隙の形成をより一層抑制することができる。
エポキシ樹脂と、高分子ポリマーとが未硬化状態で完全相溶しておらず、海島構造をとる場合には、硬化後に海島構造が消失した場合であっても、ポリマーの可塑化効果が不十分であり、加熱時の流動性が不足し、ワイヤーの周囲に空隙が形成され易い。
上記硬化性樹脂組成物は、希釈剤を含有してもよい。希釈剤を含むと、粘度を低くすることができる。希釈剤としては、エポキシ基を有するものが好ましく、１分子中のエポキシ基数の好ましい下限は２、好ましい上限は４である。エポキシ基数が２未満であると、硬化後に耐熱性に劣ることがあり、エポキシ基数が４を超えると、硬化によるひずみが発生したり、未硬化のエポキシ基が残存したりし、接合強度の低下、繰り返しの熱応力による接合不良が発生することがある。エポキシ基数の好ましい上限は３である。
また、上記希釈剤として、芳香環及び／又はジシクロペンタジエン構造を有する化合物が好ましく用いられる。
上記希釈剤は、１２０℃での重量減少量及び１５０℃での重量減少量が１％以下であることが好ましい。重量減少量が１％を超えると、硬化中や硬化後に未反応物が揮発してしまい、半導体チップ積層体の生産性に劣ったり、半導体チップ等に悪影響を与えることがある。
また、上記希釈剤は、硬化性化合物よりも硬化開始温度が低く、硬化速度が大きいものが好ましく用いられる。
上記希釈剤の配合量としては、硬化性樹脂組成物１００重量％に対して、好ましい下限は１重量％、好ましい上限は２０重量％である。希釈剤の配合量が１〜２０重量％の範囲外であると、硬化性樹脂組成物の粘度を十分に低減することができないことがある。
適度なチキソトロピー性を発現するために、硬化性樹脂組成物は、チキソトロピー付与剤を含有することが好ましい。チキソトロピー付与剤としては特に限定されず、例えば、金属微粒子、炭酸カルシウム、ヒュームドシリカ、酸化アルミニウム、窒化硼素、窒化アルミニウム、硼酸アルミ等の無機微粒子等を用いることができる。なかでも、ヒュームドシリカが好ましい。
上記チキソトロピー付与剤として、必要に応じて表面処理を行ったものを用いることができ、特に表面に疎水基を有する粒子を用いることが好ましい。具体的には、例えば表面を疎水化したヒュームドシリカ等が好ましく用いられる。
上記チキソトロピー付与剤として、粒子状のものを用いる場合、平均粒子径の好ましい上限は１μｍである。粒子径が１μｍを超えると、適度なチキソトロピー性を発現できないことがある。
上記チキソトロピー付与剤の配合量としては特に限定されないが、硬化性樹脂組成物１００重量％中、好ましい下限は０．５重量％、好ましい上限は２０重量％である。特に、表面処理を行った粒子以外のチキソトロピー付与剤を用いる場合に、チキソトロピー付与剤を０．５〜２０重量％含むことが好ましい。チキソトロピー付与剤が０．５重量％未満であると、適度なチキソトロピー性が得られず、２０重量％を超えると、半導体チップの接合信頼性が低下することがある。チキソトロピー付与剤の配合量のより好ましい下限は０．１重量％、より好ましい上限は１０重量％である。
上記第１，第２の半導体チップ１，２と、接着テープ３とを用意した後、接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となるように接着テープ３を加熱する。すなわち、接着テープ３にボンディングワイヤー７ａ，７ｂの一部を埋め込む際に、接着テープ３の溶融粘度は３００〜３０００Ｐａ・ｓとされ、かつ位相差は４５°以上とされる。上記溶融粘度は、例えばＥ型粘度計を用いて測定することができる。
次に、図２に示すように、接着テープ３の溶融温度及び位相差が上記範囲となるように接着テープ３を加熱した後、第１の半導体チップ１の上面１ａに、接着テープ３をボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれるように積層する。これにより、電気接続端子６ａ，６ｂと、ボンディングワイヤー７ａ，７ｂとの接続部分が接着テープ３内に埋め込まれる。このとき、溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となるように接着テープ３が加熱されているので、接着テープ３内のワイヤー７ａ，７ｂの周囲に空隙が形成され難い。また、半導体チップ１の上面１ａに接続されたボンディングワイヤー７ａ，７ｂが押し倒されたり、ワイヤー７ａ，７ｂ同士が接触されることを抑制することができる。よって、ボンディングワイヤー７ａ，７ｂの接続不良が生じ難い。
接着テープ３の上記溶融粘度が３００Ｐａ・ｓ未満であると、粘度が低すぎて、接着テープ３が所望とする範囲を超えて、例えば半導体チップ間からはみだし易くなり、３０００Ｐａ・ｓを超えると、接着テープ３内に埋め込まれたボンディングワイヤー７ａ，７ｂの周囲に接着テープ３が充分に充填されず、ワイヤー７ａ，７ｂの周囲に空隙が生じ易くなり、またボンディングワイヤー７ａ，７ｂが押し倒されたり、ワイヤー７ａ，７ｂ同士が接触され易くなる。接着テープ３にボンディングワイヤー７ａ，７ｂの一部を埋め込む際の接着テープ３の溶融粘度は４００〜２０００Ｐａ・ｓが好ましく、４００〜１０００Ｐａ・ｓが更に好ましい。
ボンディングワイヤー７ａ，７ｂの一部を接着テープ３内に埋め込む際の接着テープ３の位相差が４５°未満であると、接着テープ３内に埋め込まれたボンディングワイヤー７ａ，７ｂの周囲に接着テープ３が十分に充填されず、ワイヤー７ａ，７ｂの周囲に空隙が生じることがある。
ところで、高分子を含むフィルムでは、分子の絡み合いがかなり激しく、一般に液体で用いられる静的な、定状流の粘度測定は困難であり、現在は動的な粘弾性測定が一般的に行われている。この動的粘弾性測定での位相差とは、粘弾性体をある一定の周波数で動的粘弾性測定したときに、掛けた応力のサイン波に対して発生する応力の位相のずれのことである。
完全弾性体であるときには、この位相のずれは０°であり、完全粘性体（ニュートン流体）であるときには９０°の位相のずれが存在する。一定の圧力で押されているときの変形（流動）については、当然回復不能な粘性に大きく依存するが、従来の粘弾性体の流動特性ではこの粘性項を示す尺度として粘度（粘度＝Ｇ’’／ω）を用いることが多かった。
しかし特に短時間（数秒レベル）の加圧時の流動においては、粘度のみの制御によっては、ワイヤーボンディング埋め込み性を所望のレベルに調整することは困難であった。本発明者は、短時間で行われるボンディング時の流動性の指標として、弾性項と粘性項の比率を現す位相差を粘度とともに用い、該位相差と粘度とを制御することにより、良好なワイヤーボンディング埋め込み性が得られることを見出したのである。
すなわち、短時間で行われるボンディング時の流動性は、粘度と位相差の両方により支配されていることがわかった。
上記接着テープ３は、溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように加熱されるが、このときの接着テープ３の温度、すなわちボンディングワイヤー７ａ，７ｂの一部を埋め込む際の温度は、７０〜２００℃が好ましい。より好ましくは８０〜１５０℃である。この温度が高すぎると、流動性が高すぎて、チップ側面から染み出すことがあり、温度が低すぎると、十分な流動性を示さず、ワイヤーボンディング周辺の埋め込みが不十分となることがある。
上述のように、上記ボンディングワイヤー７ａ，７ｂの一部を埋め込む際の温度は、７０〜２００℃が好ましく、８０〜１５０℃がより好ましいが、該温度範囲において接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓの範囲にあることが好ましい。
次に、図３に示すように、接着テープ３の上面３ａに、第２の半導体チップ２を積層する。第２の半導体チップ２は、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれた直後、接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上であるときに、積層されることが好ましい。
しかる後、接着テープ３を硬化させる。接着テープ３が硬化されると、図４に示す半導体装置１１を得ることができる。半導体装置１１では、半導体チップ積層体１２が基板４上に搭載されている。半導体チップ積層体１２では、第１，第２の半導体チップ１，２が硬化された接着テープ３Ａを介して接着され、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれている。
次に、図５〜８を用いて、本発明の他の実施形態に係る半導体チップ積層体の製造方法を以下説明する。
図５に示すように、先ず、上述のボンディングワイヤー７ａ，７ｂの一端が、上面１ａに設けられた電気接続端子６ａ，６ｂに接続されている第１の半導体チップ１を用意する。さらに、接着テープ３が下面２ｂに貼付されている第２の半導体チップ２Ａを用意する。
上記接着テープ３が下面２ｂに貼付されている第２の半導体チップ２Ａは、例えば図６に示すダイシングダイボンディングテープ２１を用いて得ることができる。
図６に示すように、ダイシングダイボンディングテープ２１は、離型フィルム２２上に、接着テープ３Ｂと、非粘着基材テープ２３と、ダイシングテープ２４とが、この順で積層されて構成されている。接着テープ３Ｂの片面に非粘着基材テープ２３が積層されており、非粘着基材テープ２３の接着テープが積層されている一方面２３ａとは反対側の他方面２３ｂにダイシングテープ２４が積層されている。ダイシングテープ２４は、接着テープ３Ｂの片面に、非粘着基材テープ２３を介して間接的に積層されている。なお、非粘着基材テープ２３は必ずしも用いられている必要はなく、ダイシングテープ２４は接着テープ３Ｂの片面に直接積層されていてもよい。
ダイシングテープ２４は、基材２４ａと基材２４ａの片面に塗布された粘着剤２４ｂとを有する。ダイシングテープ２４は、粘着剤２４ｂ側から非粘着基材テープ２３に貼付されている。
上記離型フィルム２２は、接着テープ３Ｂの半導体チップが貼付される面を保護する目的で用いられている。
上記離型フィルム２２としては、特に限定されないが、ポリエチレンテレフタレートフィルム等のポリエステル系フィルム、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリビニルアセテートフィルム等のポリオレフィン系フィルム、ポリ塩化ビニルフィルム、ポリイミドフィルムなどのプラスチックフィルム等の片面をシリコンなどで離型処理したものが挙げられる。なかでも、平滑性、厚み精度などに優れているため、ポリエチレンテレフタレートフィルムなどの合成樹脂フィルムが好適に用いられる。
上記接着テープ３Ｂは、切断されて接着テープ３を構成するための接着テープである。接着テープ３Ｂは、上述の接着テープ３を構成する硬化性樹脂組成物を離型フィルム２２の上面にホットメルト塗工やキャスト塗工等の公知の塗工方法により塗工することで作製することができる。
上記非粘着基材テープ２３は、ダイシングが行われた後に、接着テープ３付き半導体チップ２Ａのピックアップ性を高めるために用いられている。非粘着基材テープ２３は、粘着性を有しない基材テープである。
上記非粘着基材テープ２３としては、特に限定されないが、ポリエチレンテレフタレートフィルム等のポリエステル系フィルム、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリビニルアセテートフィルム等のポリオレフィン系フィルム、ポリ塩化ビニルフィルム、ポリイミドフィルムなどのプラスチックフィルムや、ＬＤＰＥフィルム、ＬＤＰＥ＋ＬＬフィルム、ＬＤＰＥ＋ＨＤＰＥフィルム、ＬＤＰＥ＋ＨＤＰＥ＋ＬＬフィルム、ＬＬＤＰＥフィルム等が挙げられる。
上記ダイシングテープ２４は、ダイシングが行われた後に、エキスパンド性を高めるために、あるいは接着テープ３付き半導体チップ２のピックアップ性を高めるために用いられている。上記ダイシングテープ２４は、上述のように基材２４ａと基材２４ａの片面に粘着剤が塗布された粘着剤２４ｂとを有する。
上記基材２４ａとしては、特に限定されないが、ポリエチレンテレフタレートフィルム等のポリエステル系フィルム、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリビニルアセテートフィルム等のポリオレフィン系フィルム、ポリ塩化ビニルフィルム、ポリイミドフィルムなどのプラスチックフィルム等が挙げられる。なかでも、エキスパンド性に優れ、環境負荷が小さいため、ポリオレフィン系フィルムが好適に用いられる。
上記粘着剤２４ｂは、特に限定されないが、アクリル系、特殊合成ゴム系、合成樹脂系、ゴム系などの粘着剤が挙げられる。なかでも、感圧タイプとしてアクリル系の粘着剤が再剥離性、コスト面に優れているため好適に用いられる。
接着テープ３付き半導体チップ２Ａを得る際には、図７（ａ）に示すように、例えば、ステージ５１上に第２の半導体チップ２となる半導体ウェーハ５２を載置する。そして、ダイシングダイボンディングテープ２１の離型フィルム２２を剥離し、接着テープ３Ｂを露出させ、露出した接着テープ３Ｂに半導体ウェーハ２６を貼付する。ここでは、ダイシングテープ２４は、接着テープ３Ｂ及び非粘着基材テープ２３の外周縁よりも超えるように延ばされている延長部２４ｃを有し、該延長部２４ｃの粘着剤２４ｂが、ダイシングリング５３に貼付されている。
次に、図７（ｂ）に示すように、接着テープ３Ｂに半導体ウェーハ５２が接合されたダイシングテープ２１を取り出し、裏返して、半導体ウェーハ５２が上方となるように、別のステージ５４上に載置する。
しかる後、図７（ｂ）に矢印Ｘを付して示す方向、すなわち半導体ウェーハ５２側から、半導体ウェーハ５２を接着テープ３Ｂごとダイシングすることにより、個々の第２の半導体チップ２Ａに分割する。ダイシングにより、接着テープ３Ｂは切断され、個々の接着テープ３に分割される。
ダイシング後に、接着テープ３が下面１ａに貼付された状態で第２の半導体チップ２Ａを非粘着基材テープ２３から剥離し、取り出す。これにより、図５に示す接着テープ３が下面２ａに貼付されている第２の半導体チップ２Ａを得ることができる。
図８に示すように、第１，第２の半導体チップ１，２Ａを用意した後、接着テープ３の溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように接着テープ３を加熱する。しかる後、第１の半導体チップ１の上面１ａに、第２の半導体チップ２Ａを接着テープ３側から、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれるように積層する。このとき、溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように接着テープ３が加熱されているので、接着テープ３内のワイヤー７ａ，７ｂの周囲に空隙が生じ難い。さらに、半導体チップ１の上面１ａに接続されたボンディングワイヤー７ａ，７ｂが押し倒されたり、ワイヤー７ａ，７ｂ同士が接触されることを抑制することができる。よって、ボンディングワイヤー７ａ，７ｂの接続不良が生じ難い。
しかる後、接着テープ３を硬化させる。接着テープ３が硬化されると、図４に示した半導体装置１１を得ることができる。
図９に、本発明の半導体チップ積層体の製造方法により得られた半導体チップ積層体の変形例を正面断面図で示す。
図９に示す半導体装置３１は、図４に示す半導体装置１１の半導体チップ２の上面２ｂに、硬化された接着テープ３Ａを介して、他の半導体チップ３２が積層された構造を有する。
半導体チップ２の上面２ｂの外周縁近傍には、外部と電気的な接続を果たすための電気接続端子が３３ａ，３３ｂが設けられている。半導体チップ２の上面２ｂに設けられた電気接続端子３３ａ，３３ｂに、ボンディングワイヤー３４ａ，３４ｂの一端が接続されている。ボンディングワイヤー３４ａ，３４ｂの他端は、基板４の上面４ａに設けられた電気接続端子３５ａ，３５ｂに接続されている。
上記半導体装置３１は、接着テープ３を溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように加熱した後、半導体チップ２の上面２ｂに、ボンディングワイヤー３４ａ，３４ｂの一部が接着テープ３内に埋め込まれるように積層し、さらに半導体チップ３２を積層することにより得ることができる。
さらに、接着テープ３が下面３２ａに貼付された半導体チップ３２を用意し、接着テープ３を溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相角が４５°以上となるように加熱した後、半導体チップ２の上面２ｂに、半導体チップ３２を接着テープ３側から、ボンディングワイヤー７ａ，７ｂの一部が接着テープ３内に埋め込まれるように積層することにより得ることができる。
よって、上述の半導体チップ積層体の製造方法によれば、２または３以上の複数の半導体チップが積層された半導体チップ積層体を得ることができる。また、複数の半導体チップの積層体が積層された場合でも、ボンディングワイヤーの接続不良や、ボンディングワイヤーの周囲における空隙の形成を抑制することができる。
以下実施例を掲げて本発明を更に詳しく説明するが、本発明はこれら実施例のみに限定されるものではない。
（接着テープの作製）
下記表１に示す各成分を配合し、ホモディスパーにて攪拌を行い、アプリケーターを用いて、離型処理を行ったＰＥＴフィルム上に、６０μｍの厚みになるように塗工した。しかる後、１１０℃のオーブン中で３分間加熱乾燥を行い、接着テープＡ及び接着テープＢ（厚み６０μｍ）を得た。
Figure 0005044299
得られた接着テープＡ及び接着テープＢを２３℃になるまで放置した。以下、２３℃になるまで放置され、経時変化する前の接着テープＡ及び接着テープＢを、それぞれ接着テープＡ０及び接着テープＢ０と表記する。
また、得られた接着テープＡを１０℃で９０日間、２３℃で３０日間、及び４０℃で３日間それぞれ放置したものを用意した。以下、１０℃で９０日経時変化させたものを接着テープＡ１０、２３℃で３０日間経時変化させたものを接着テープＡ２３、４０℃で３日間経時変化させたものを接着テープＡ４０と表記する。
（実施例１）
基板上に第１の半導体チップ（８ｃｍ×８ｃｍ）を、ＬＥ５０００（リンテック社製）を介在させて接着し、第１の半導体チップが上面に積層された基板を得た。この第１の半導体チップの上面に設けられたボンディングパット上に、ＵＴＣ−２０００（新川社製）を用いて、金ワイヤー（２５μｍ、田中貴金属社製）の一端を接続した。接続された金ワイヤーの第１の半導体チップ上面からの高さは５０μｍであった。
また、接着テープＡ３を第２の半導体チップ（８ｃｍ×８ｃｍ）の下面に貼付し、接着テープＡ３が下面に貼付されている第２の半導体チップを用意した。
接着テープＡ３を１００℃に加熱し、ｂｅｓｔｅｍ−０２（キャノンマシーナリー社製）を用いて、５Ｎ，２秒の条件で、第１の半導体チップの上面に、接着テープＡ３が下面に貼付されている第２の半導体チップをボンディングワイヤーの一部が接着テープＡ３内に埋め込まれるように積層した。しかる後、１７０℃で３０分間養生させ、半導体チップ積層体を得た。
（実施例２〜８及び比較例１〜１７）
接着テープの種類、及び／又は接着テープＡ３が下面に貼付されている第２の半導体チップをボンディングワイヤーの一部が接着テープＡ３内に埋め込まれるように積層する際の接着テープの加熱温度を、下記表２に示すようにしたこと以外は実施例１と同様にして、半導体チップ積層体を得た。
（評価）
（１）溶融粘度及び位相差の測定
硬化前の接着テープＡ０，接着テープＡ１０，接着テープＡ２３，接着テープＡ４０及び接着テープＢ０を、それぞれ複数枚熱ラミネーターで積層し、約６００μｍの厚みの各積層体を得た。
この積層体を、昇温速度５℃／分で３５℃から２００℃まで昇温しながら、周波数１ｒａｄ／秒でコーンプレート剪断時における溶融粘度及び位相差を測定した。８０℃、９０℃、１００℃、１１０℃及び１２０℃における溶融粘度及び位相差の測定結果を下記の表２に示した。
（２）接着テープの未硬化状態でのＤＳＣ測定
接着テープＡ０，接着テープＡ１０，接着テープＡ２３，接着テープＡ４０及び接着テープＢ０をアルミパンの中に１０ｍｇはかりとり、これを密封した後、ＤＳＣ６２００（セイコーインスツルメンツ社製）にて、昇温速度３℃／分で、未硬化状態でのＤＳＣ測定を行った。−４０〜１００℃の温度領域において、変曲点の数を読み取り、単一の発熱ピークが観察されるか否かを評価した。
（３）ワイヤーボンディング埋め込み性（流動性）の評価
各半導体チップ積層体を樹脂に埋め、ワイヤー部分の断面研磨を行った評価サンプルを作製し、接着テープ内のワイヤーの間、及びワイヤーの下側における空隙の有無を評価した。全く空隙がない場合を「○」、一部空隙がある場合を「△」、全てのワイヤーの周囲に空隙がある場合を「×」とし、結果を下記表２に示す。
Figure 0005044299
本発明の一実施形態に係る半導体チップ積層体の製造方法に用いられる第１，第２の半導体チップ及びボンディングワイヤー埋め込み用接着クテープを示す正面断面図。 本発明の一実施形態に係る半導体チップ積層体の製造方法を説明するための図であり、第１の半導体チップの上面に、接着テープを積層したときの状態を示す正面断面図。 本発明の一実施形態に係る半導体チップ積層体の製造方法を説明するための図であり、接着テープの上面に第２の半導体チップを積層したときの状態を示す正面断面図。 本発明の一実施形態に係る半導体チップ積層体の製造方法により得られた半導体チップ積層体を示す正面断面図。 本発明の他の実施形態に係る半導体チップ積層体の製造方法に用いられる第１の半導体チップ、及び接着テープが下面に貼付された第２の半導体チップを示す部分切欠正面断面図。 接着テープが下面に貼付された第２の半導体チップを得るのに用いられるダイシングダイボンディングテープを示す部分切欠正面断面図。 （ａ）及び（ｂ）は、本発明の他の実施形態に係る半導体チップ積層体の製造方法において、接着テープが下面に貼付されている第２の半導体チップを得る各工程を説明するための部分切欠正面断面図。 本発明の他の実施形態に係る半導体チップ積層体の製造方法を説明するための図であり、第１の半導体チップの上面に、第２の半導体チップを接着テープ側から積層したときの状態を示す正面断面図。 本発明に係る半導体チップ積層体の製造方法により得られた半導体チップ積層体の変形例を示す正面断面図。
符号の説明
１…第１の半導体チップ
１ａ…上面
２…第２の半導体チップ
２Ａ…第２の半導体チップ
２ａ…下面
２ｂ…上面
３…接着テープ
３ａ…上面
３Ａ…硬化された接着テープ
３Ｂ…接着テープ
４…基板
４ａ…上面
５…接着剤層
６ａ，６ｂ…電気接続端子
７ａ，７ｂ…ボンディングワイヤー
８ａ，８ｂ…電気接続端子
１１…半導体装置
１２…半導体チップ積層体
２１…ダイシングダイボンディングテープ
２２…離型フィルム
２３…非粘着基材テープ
２３ａ…一方面
２３ｂ…他方面
２４…ダイシングテープ
２４ａ…基材
２４ｂ…粘着剤
２４ｃ…延長部
３１…半導体装置
３２…半導体チップ
３２ａ…下面
３３ａ，３３ｂ…電気接続端子
３４ａ，３４ｂ…ボンディングワイヤー
３５ａ，３５ｂ…電気接続端子
５１…ステージ
５２…半導体ウェーハ
５３…ダイシングリング
５４…ステージ

Claims (12)

  1. 第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、
    ボンディングワイヤーが上面に接続されている第１の半導体チップと、第２の半導体チップと、接着テープとを用意する工程と、
    前記接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に前記接着テープを加熱し、前記第１の半導体チップの上面に、前記接着テープを前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれるように積層する工程と、
    前記接着テープの上面に、第２の半導体チップを積層する工程とを備えることを特徴とする、半導体チップ積層体の製造方法。
  2. 前記第１の半導体チップと、前記第２の半導体チップとが略同一の形状を有する、請求項１に記載の半導体チップ積層体の製造方法。
  3. 第１，第２の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、
    ボンディングワイヤーが上面に接続されている第１の半導体チップを用意する工程と、接着テープが下面に貼付されている第２の半導体チップとを用意する工程と、
    前記接着テープの溶融粘度が３００〜３０００Ｐａ・ｓ、かつ位相差が４５°以上となる温度に前記接着テープを加熱し、前記第１の半導体チップの上面に、前記第２の半導体チップを前記接着テープ側から、前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれるように積層する工程とを備えることを特徴とする、半導体チップ積層体の製造方法。
  4. 前記接着テープが下面に貼付されている第２の半導体チップを用意する工程が、
    前記接着テープと、前記接着テープの片面に直接または間接に積層されたダイシングテープとを有するダイシングダイボンディングテープを用意する工程と、
    前記ダイシングダイボンディングテープの前記接着テープに、半導体ウェーハを貼付する工程と、
    ダイシングダイボンディングテープが貼付された半導体ウェーハを前記接着テープごとダイシングし、個々の第２の半導体チップに分割する工程と、
    ダイシング後に、前記接着テープが下面に貼付された状態で前記第２の半導体チップを取り出す工程とを備えることを特徴とする、請求項３に記載の半導体チップの製造方法。
  5. 前記第１の半導体チップと、前記第２の半導体チップとが略同一の形状を有する、請求項３または４に記載の半導体チップ積層体の製造方法。
  6. 請求項１〜５のいずれか１項に記載の半導体チップ積層体の製造方法に用いられる接着テープであって、
    前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする、接着テープ。
  7. エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、前記エポキシ樹脂と前記高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察されることを特徴とする、請求項６に記載の接着テープ。
  8. 前記高分子ポリマーが、エポキシ基と反応可能な官能基を有する、請求項６または７に記載の接着テープ。
  9. 請求項３〜５のいずれか１項に記載の半導体チップ積層体の製造方法に用いられるダイシングダイボンディングテープであって、
    接着テープと、前記接着テープの片面に直接または間接に積層されたダイシングテープとを有し、
    前記接着テープは、前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれる際の温度における溶融粘度が３００〜３０００Ｐａ・ｓであり、かつ位相差が４５°以上であることを特徴とする、ダイシングダイボンディングテープ。
  10. 前記接着テープの片面に積層された非粘着基材テープをさらに有し、前記非粘着基材テープの前記接着テープが積層されている面とは反対側の面に前記ダイシングテープが積層されている、請求項９に記載のダイシングダイボンディングテープ。
  11. 前記接着テープが、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、前記エポキシ樹脂と前記高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのＤＳＣ測定において、−４０〜１００℃の温度領域に単一の発熱ピークが観察されることを特徴とする、請求項９または１０に記載のダイシングダイボンディングテープ。
  12. 前記高分子ポリマーが、エポキシ基と反応可能な官能基を有する、請求項１１に記載のダイシングダイボンディングテープ。
JP2007161392A 2007-06-19 2007-06-19 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ Active JP5044299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007161392A JP5044299B2 (ja) 2007-06-19 2007-06-19 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161392A JP5044299B2 (ja) 2007-06-19 2007-06-19 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ

Publications (2)

Publication Number Publication Date
JP2009004433A JP2009004433A (ja) 2009-01-08
JP5044299B2 true JP5044299B2 (ja) 2012-10-10

Family

ID=40320529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161392A Active JP5044299B2 (ja) 2007-06-19 2007-06-19 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ

Country Status (1)

Country Link
JP (1) JP5044299B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5115096B2 (ja) * 2007-08-22 2013-01-09 住友ベークライト株式会社 接着フィルム
JP5612998B2 (ja) * 2010-10-06 2014-10-22 積水化学工業株式会社 ダイシング−ダイボンディングテープ
KR101309811B1 (ko) 2010-10-08 2013-10-14 제일모직주식회사 반도체 패키지용 접착 필름
JP5613002B2 (ja) * 2010-10-14 2014-10-22 積水化学工業株式会社 ダイシング−ダイボンディングテープ
JP5972539B2 (ja) * 2011-08-10 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5425975B2 (ja) 2012-06-28 2014-02-26 日東電工株式会社 接着フィルム、半導体装置の製造方法及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3637545B2 (ja) * 1995-06-06 2005-04-13 大日本インキ化学工業株式会社 カプセル型トナーの製法
JP2004043763A (ja) * 2001-08-27 2004-02-12 Hitachi Chem Co Ltd 接着シート並びに半導体装置及びその製造方法
US6869650B2 (en) * 2002-06-11 2005-03-22 Hewlett-Packard Development Company, L.P. Images printed on porous media and coated with a thermal transfer overcoat
JP4594777B2 (ja) * 2005-03-28 2010-12-08 株式会社東芝 積層型電子部品の製造方法

Also Published As

Publication number Publication date
JP2009004433A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
JP6135202B2 (ja) 半導体装置及び半導体装置の製造方法
KR101045262B1 (ko) 스텔스 다이싱용 반도체용 접착 조성물 및 이를 이용한 접착 필름
JP5736899B2 (ja) フィルム状接着剤、接着シート及び半導体装置
KR101856914B1 (ko) 필름상 접착제, 필름상 접착제를 사용한 반도체 패키지 및 그 제조 방법
JP6133542B2 (ja) フィルム状接着剤、接着シート及び半導体装置
JP5428423B2 (ja) 半導体装置及びフィルム状接着剤
WO2005117093A1 (ja) 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
KR100831153B1 (ko) 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름
JP5924145B2 (ja) フィルム状接着剤、接着シート、及び半導体装置の製造方法
KR20080093078A (ko) 접착시트 및 그 제조방법, 및, 반도체장치의 제조방법 및 반도체장치
JP4950777B2 (ja) 接着シート、ダイシングダイボンディングテープ及び半導体装置の製造方法
JP5044299B2 (ja) 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ
JP4339927B2 (ja) 半導体チップの積層方法
JP2008303386A (ja) 接着シート及びその製造方法並びに接着シートを用いた半導体装置の製造方法及び半導体装置
JP6191799B1 (ja) 半導体装置、半導体装置の製造方法及びフィルム状接着剤
JP2008133330A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
TW201739874A (zh) 非導電性粘結膜用組合物及包含其的非導電性粘結膜
JP2005307037A (ja) フィルム状エポキシ樹脂組成物
TWI774916B (zh) 半導體裝置的製造方法、膜狀接著劑及接著片
JP5303326B2 (ja) 接着フィルム、ダイシング−ダイボンディングテープ及び半導体装置の製造方法
JP6443521B2 (ja) フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP6191800B1 (ja) フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP2018016673A (ja) 接着シート、及び半導体装置の製造方法。
JP4556472B2 (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
KR102661683B1 (ko) 접착제 조성물, 필름상 접착제, 접착 시트, 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120713

R151 Written notification of patent or utility model registration

Ref document number: 5044299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3