TW202025870A - 電路板及其製作方法 - Google Patents
電路板及其製作方法 Download PDFInfo
- Publication number
- TW202025870A TW202025870A TW108116813A TW108116813A TW202025870A TW 202025870 A TW202025870 A TW 202025870A TW 108116813 A TW108116813 A TW 108116813A TW 108116813 A TW108116813 A TW 108116813A TW 202025870 A TW202025870 A TW 202025870A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive circuit
- insulating layer
- circuit layer
- conductive
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本發明提供一種電路板製作方法,包括:提供一載板,形成第一種子層;在第一種子層上形成第一導電線路層;在第一導電線路層及第一種子層上形成熱塑性聚醯亞胺第一絕緣層;在第一絕緣層上形成第一貫通孔;在第一絕緣層、第一貫通孔及位於第一貫通孔底部的第一導電線路層上形成第二種子層;形成位於第一絕緣層上的第二導電線路層及位於第一貫通孔中的第一導電部;去除位於第二導電線路層之間的第二種子層;在第二導電線路層及第二種子層形成熱塑性聚醯亞胺第二絕緣層;去除載板;去除第一種子層。本發明還提供一種電路板。
Description
本發明涉及一種電路板及其製作方法。
隨著電子產品向著小型化、輕薄化發展,電路板也逐漸要求高度集成化。電路板向著多層及細線路的方向發展。傳統的減成法由於側蝕等因素的影響,會使線路形成梯形結構,通過減成法制成的線路寬度極限在50微米左右。而加成法由於會殘留金屬,其製成的線路寬度極限在20微米。此外,傳統方法製成的電路板由於載板的限制,其彎曲幅度有限,限制了電路板的進一步發展。
有鑑於此,有必要提供一種電路板及其製作方法以解決上述問題。
一種電路板製作方法,其包括以下步驟:提供一載板,在所述載板表面形成第一種子層;在所述第一種子層上形成第一導電線路層;在所述第一導電線路層的表面及所述第一種子層的表面形成一層第一絕緣層,所述第一絕緣層的材質為熱塑性聚醯亞胺;在所述第一絕緣層上形成第一貫通孔;在所述第一絕緣層表面、所述第一貫通孔的孔壁及位於所述第一貫通孔底部的第一導電線路層上形成第二種子層;在所述第二種子層上電鍍形成位於所述第一絕緣層上的第二導電線路層及位於所述第一貫通孔中的第一導電部;去除位於所述第二導電線路層之間的第二種子層;在所述第二導電線路層的表面及所述第二種子層的表面形成一層第二絕緣層,所述第二絕緣層的材質為熱塑性聚醯亞胺;去除所述載板;去除所述第一種子層。
進一步地,在去除所述第一種子層之後,還包括步驟:在所述第一導電線路層部分表面形成防焊層,使述第一導電線路層未被所述防焊層覆蓋的部位形成電性接觸墊。
進一步地,在所述第一導電線路層部分表面形成防焊層之後,還包括步驟:對所述電性接觸墊進行表面處理形成表面處理層。
進一步地,通過化學或物理方法形成該表面處理層,其中該表面處理層的種類選擇自石墨、金、鎳金、鎳鈀金、錫、銀與有機保焊膜其中之一或其組合。
進一步地,在形成所述第二絕緣層之後及去除所述載板之前,還包括步驟:在所述第二絕緣層上形成第二貫通孔;在所述第二絕緣層表面、所述第二貫通孔的孔壁及位於所述第二貫通孔底部的第二導電線路層上形成第三種子層;在所述第三種子層上電鍍形成位於所述第二絕緣層上的第三導電線路層及位於所述第二貫通孔中的第二導電部;蝕刻去除位於所述第三導電線路層之間的第三種子層;及在所述第三導電線路層的表面及所述第三種子層的表面形成第三絕緣層,所述第三絕緣層的材質為熱塑性聚醯亞胺。
進一步地,形成所述第一導電線路層的方法包括步驟:在所述第一種子層的表面壓合一層幹膜,並且對幹膜進行曝光顯影以形成第一光致抗蝕劑圖形層,所述第一光致抗蝕劑圖形層包括有第一間隙,在所述第一間隙的位置進行電鍍形成所述第一導電線路層,及去除所述第一光致抗蝕劑圖形層。
一種電路板,包括絕緣層及埋設於所述絕緣層中的第一導電線路層、第二導電線路層及第二種子層,所述第一導電線路層的一側從所述絕緣層露出,所述第一導電線路層與第二導電線路層通過第一貫通孔電性連通,所述第二種子層與所述第二導電線路層電性連接並位於所述第二導電線路層朝向所述第一導電線路層的一側,所述絕緣層的材質為熱塑性聚醯亞胺。
進一步地,所述電路板還包括埋設於所述絕緣層中的第三導電線路層及第三種子層,所述第三導電線路層位於所述第二導電線路層背離所述第一導電線路層的一側,所述第三種子層與所述第三導電線路層電性連接並位於所述第三導電線路層朝向所述第二導電線路層的一側,所述第三導電線路層與所述第二導電線路層通過第二貫通孔電性連通。
進一步地,所述第一導電線路層從所述絕緣層露出的一側部分覆蓋有防焊層,所述第一導電線路層未被所述防焊層覆蓋的部分形成電性接觸墊。
進一步地,所述電性接觸墊上設有表面處理層。
相較於現有技術, 本發明的電路板製作方法通過在第一導電線路層的表面形成一層第一絕緣層,再在形成一層第一絕緣層的表面形成第二種子層。通過本方法制得的電路板的可以達到L/S(線路寬度/間距)≤10/10um。絕緣層只採用了熱塑性聚醯亞胺,使絕緣層厚度較低(小於15微米),因此彎曲性能更好,剛性可低於3Gpa。且熱塑性聚醯亞胺的耐熱性遠好於一般膠材,有利於後續焊接等制程。熱塑性聚醯亞胺具有較低的玻璃化轉化點(Tg)及可金屬化官能團的優點。此外,由於採用熱塑性聚醯亞胺,沒有使用膠體,使其離子遷移率大於10000000歐姆。
下面將結合本發明實施方式中的附圖,對本發明實施方式中的技術方案進行清楚、完整地描述,顯然,所描述的實施方式僅是本發明一部分實施方式,而不是全部的實施方式。基於本發明中的實施方式,本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其它實施方式,都屬於本發明保護的範圍。
需要說明的是,當一個元件被認為是“連接”另一個元件,它可以是直接連接到另一個元件或者可能同時存在居中元件。
除非另有定義,本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體實施方式的目的,不是旨在限制本發明。本文所使用的術語“及/或”包括一個或複數相關的所列項目的任意的和所有的組合。
下面結合附圖,對本發明的一些實施方式作詳細說明。在不衝突的情況下,下述的實施例及實施例中的特徵可以相互組合。
請參見圖1至圖22,本發明一較佳實施方式的電路板製作方法包括以下步驟:
S101,請參見圖1與圖2,提供一載板10,在所述載板10表面形成第一種子層13。
在本實施方式中,所述載板10包括基材層11及設於所述基材層11上的離型膜12。
所述第一種子層13形成於所述離型膜12背離所述基材層的一側。所述第一種子層13可以通過濺鍍工藝或化學鍍工藝形成。所述第一種子層13的金屬可以為鈦、鎳、釩、銅、鋁、鋁合金、鎢、鎢合金、鉻、鉻合金、銀或金等。
所述基材層11可選自但不僅限於聚醯亞胺(polyimide,PI)、液晶聚合物(liquid crystal polymer,LCP)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)等中的一種。
所述離型膜12在後續步驟中用於使所述載板10與所述第一種子層13容易分離。
所述第一種子層13可以通過如下方法形成:首先,將基材層11通過乙醇溶液超聲清洗,可以理解本步驟還可以省略。之後,將基材層11放入氫氧化鉀溶液中超聲浸泡以對其表面進行改性,使基材層11表面結合鉀離子,浸泡時間優選為5分鐘,溫度優選為50攝氏度。之後,將基材層11放入硫酸銅溶液中浸泡,以將鉀離子置換為銅離子,時間優選為5分鐘。之後將基材層11放入二甲基胺硼烷(DMAB)中浸泡,以使其表面生產銅結晶層,時間優選為5分鐘,溫度優選為40攝氏度。在之後,通過化學鍍或電鍍的方式在基材層11表面生成第一種子層13。
S102,請參見圖3至圖5,在所述第一種子層13上形成第一導電線路層20。
形成第一導電線路層20的方法包括以下步驟:
首先,請參閱圖3,在所述第一種子層13的表面壓合一層幹膜,並且對幹膜進行曝光顯影以形成第一光致抗蝕劑圖形層14,所述第一光致抗蝕劑圖形層14包括有第一間隙140。
其次,請參閱圖4,在所述第一間隙140的位置進行電鍍形成所述第一導電線路層20。
再次,請參閱圖5,去除所述第一光致抗蝕劑圖形層14。
S103,請參見圖6,在所述第一導電線路層20的表面及所述第一種子層13的表面形成一層第一絕緣層40,所述第一絕緣層40的材質為熱塑性聚醯亞胺(Thermoplastic Polyimide,TPI)。
在本實施方式中,所述第一絕緣層40通過塗布的方式形成。
S104,請參見圖7,在所述第一絕緣層40上形成第一貫通孔41。
所述第一貫通孔41貫穿所述第一絕緣層40延伸至所述第一導電線路層20。在本實施例中,所述第一貫通孔41採用鐳射燒蝕的方式形成。在其他實施例中,第一貫通孔41也可以採用機械鑽孔的方式形成。所述第一貫通孔41的個數可以為一個,也可以為多個。
S105,請參見圖8,在所述第一絕緣層40表面、所述第一貫通孔41的孔壁及位於所述第一貫通孔41底部的第一導電線路層20上形成第二種子層42。
所述第二種子層42可以通過濺鍍工藝或化學鍍工藝形成。所述第二種子層42的金屬可以為鈦、鎳、釩、銅、鋁、鋁合金、鎢、鎢合金、鉻、鉻合金、銀或金等。
所述第二種子層42的形成方法可以與所述第一種子層13的形成方法相同。
S106,請參見圖9與圖10,在所述第二種子層42上電鍍形成位於所述第一絕緣層40上的第二導電線路層50及位於所述第一貫通孔41中的第一導電部411。
所述第二導電線路層50及所述第一導電部411通過如下步驟形成:
首先,請參閱圖9,在所述第二種子層42的表面壓合一層幹膜,並且對幹膜進行曝光顯影以形成第二光致抗蝕劑圖形層43,所述第二光致抗蝕劑圖形層43包括有第二間隙430。
其次,請參閱圖10,在所述第二間隙430的位置進行電鍍形成所述第二導電線路層50及所述第一導電部411。電鍍後,所述第一貫通孔41形成導電孔。
再次,去除所述第二光致抗蝕劑圖形層43。
S107,請參見圖11,蝕刻去除位於所述第二導電線路層50之間的第二種子層42。
S108,請參見圖12,在所述第二導電線路層50的表面及所述第二種子層42的表面形成一層第二絕緣層60,所述第二絕緣層60的材質為熱塑性聚醯亞胺。
S109,請參見圖13,在所述第二絕緣層60上形成第二貫通孔61。
所述第二貫通孔61貫穿所述第二絕緣層60延伸至所述第二導電線路層50。在本實施例中,所述第二貫通孔61採用鐳射燒蝕的方式形成。在其他實施例中,第二貫通孔61也可以採用機械鑽孔的方式形成。所述第二貫通孔61的個數可以為一個,也可以為多個。
S110,請參見圖14,在所述第二絕緣層60表面、所述第二貫通孔61的孔壁及位於所述第二貫通孔61底部的第二導電線路層50上形成第三種子層62。
S111,請參見圖15及圖16,在所述第三種子層62上電鍍形成位於所述第二絕緣層60上的第三導電線路層70及位於所述第二貫通孔61中的第二導電部611。
所述第三導電線路層70及所述第二導電部611通過如下步驟形成:
首先,請參閱圖15,在所述第三種子層62的表面壓合一層幹膜,並且對幹膜進行曝光顯影以形成第三光致抗蝕劑圖形層63,所述第三光致抗蝕劑圖形層63包括有第三間隙630。
其次,請參閱圖16,在所述第三間隙630的位置進行電鍍形成所述第三導電線路層70。電鍍後,所述第二貫通孔61形成導電孔。
再次,去除所述第三光致抗蝕劑圖形層63。
S112,請參見圖17,蝕刻去除位於所述第三導電線路層70之間的第三種子層62。
S113,請參見圖18,在所述第三導電線路層70的表面及所述第三種子層62的表面形成一層第三絕緣層80,所述第三絕緣層80的材質為熱塑性聚醯亞胺。
S114,請參見圖19,去除所述載板10。
通過去除所述離型膜12將所述基材層11與所述第一導電線路層20分離,所述第一種子層13與所述第一導電線路層20相連接。
S115,請參見圖20,蝕刻去除所述第一種子層13。
S116,請參見圖21,在所述第一導電線路層20部分表面形成防焊層90,所述第一導電線路層20未被所述防焊層90覆蓋的部位形成電性接觸墊201。
本實施例中,使用液態感光防焊油墨製作所述防焊層90,具體步驟為:在所述第一導電線路層20的表面區域及其之間區域印刷液態感光防焊油墨;預烘烤使該液態感光防焊油墨表面預固化;通過選擇性UV曝光使該液態感光防焊油墨部分區域發生交聯反應;通過顯影流程將該液態感光防焊油墨的未發生交聯反應的區域去除,以露出所述電性接觸墊201;最後,加熱固化該液態感光防焊油墨,從而形成所述防焊層90。
在其它實施例中,還可以採用塗布的方式形成所述防焊層90。
S117,請參見圖22,對所述電性接觸墊201進行表面處理形成表面處理層202以保護所述電性接觸墊201。
本實施例中,通過化學或物理方法形成該表面處理層202,其中所述表面處理層202的種類可以選擇自石墨、金、鎳金、鎳鈀金、錫、銀與有機保焊膜其中之一或其組合。當然,所述表面處理層202也可以省略。
在本實施方式中,所製成的電路板為三層電路板,但不限於此,可以理解,在其他實施方式中,可以以相同的方法製作兩層、四層或其他層數的電路板。
可以理解,在其他實施方式中,可以在載板10兩側各形成一層第一種子層13,之後在所述載板10的兩側分別製作導電線路層,以提高加工效率。
本發明的電路板製作方法通過在第一導電線路層20的表面形成一層第一絕緣層40,再在形成一層第一絕緣層40的表面形成第二種子層42及位於第二種子層42上的第二導電線路層50。通過本方法制得的電路板的可以達到L/S(線路寬度/間距)≤10/10um。
絕緣層只採用了熱塑性聚醯亞胺,使絕緣層厚度較低(小於15微米),因此彎曲性能更好,剛性可低於3Gpa。此外,由於採用熱塑性聚醯亞胺,沒有使用膠體,使其離子遷移率大於10000000歐姆。
請參閱圖22,本發明一較佳實施方式的電路板100包括絕緣層101及埋設於所述絕緣層101中的第一導電線路層20與第二導電線路層50。所述第一導電線路層20與第二導電線路層50通過第一導電部411電性連通。所述絕緣層101的材質為熱塑性聚醯亞胺。
在本實施方式中,所述電路板100還包括埋設於所述絕緣層101中的第三導電線路層70。所述第三導電線路層70位於所述第二導電線路層50背離所述第一導電線路層20的一側。所述第三導電線路層70與所述第二導電線路層50通過所述第二導電部611電性連通。
所述第一導電線路層20的一側從所述絕緣層101露出。所述第一導電線路層20從所述絕緣層101露出的一側覆蓋有防焊層90,所述第一導電線路層20未被所述防焊層90覆蓋的部分形成電性接觸墊201。所述電性接觸墊201上還設有表面處理層202。
所述第二導電線路層50朝向所述第一導電線路層20的一側連接一層第二種子層42。所述第三導電線路層70朝向所述第二導電線路層50的一側連接一層第三種子層62。
所述絕緣層101包括包覆所述第一導電線路層20的第一絕緣層40、包覆所述第二導電線路層50的第二絕緣層60及包覆所述第三導電線路層70的第三絕緣層80。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,舉凡熟悉本案技藝之人士,在爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之如申請專利範圍內。
100:電路板
101:絕緣層
10:載板
11:基材層
12:離型膜
13:種子層
14:光致抗蝕劑圖形層
140:第一間隙
20:第一導電線路層
201:電性接觸墊
202:表面處理層
40:第一絕緣層
41:第一貫通孔
411:第一導電部
42:第二種子層
43:第二光致抗蝕劑圖形層
430:第二間隙
50:第二導電線路層
60:第二絕緣層
61:第二貫通孔
611:第二導電部
62:第三種子層
63:第三光致抗蝕劑圖形層
630:第三間隙
70:第三導電線路層
80:第三絕緣層
90:防焊層
圖1系本發明一實施方式的載板的剖視圖
圖2系圖1中形成第一種子層後的剖視圖。
圖3系圖2中形成第一光致抗蝕劑圖形層後的剖視圖。
圖4系圖3中形成第一導電線路層後的剖視圖。
圖5系圖4中去除第一光致抗蝕劑圖形層後的剖視圖。
圖6系圖5中形成第一絕緣層後的剖視圖。
圖7系圖6中形成第一貫通孔後的剖視圖。
圖8系圖7中形成第二種子層後的剖視圖。
圖9系圖8中形成第二光致抗蝕劑圖形層後的剖視圖。
圖10系圖9中形成第二導電線路層後的剖視圖。
圖11系圖10中蝕刻去除位於第二導電線路層之間的第二種子層後的剖視圖。
圖12系圖11中形成第二絕緣層後的剖視圖。
圖13系圖12中形成第二貫通孔後的剖視圖。
圖14系圖13中形成第三種子層後的剖視圖。
圖15系圖14中形成第三光致抗蝕劑圖形層後的剖視圖。
圖16系圖15中形成第三導電線路層後的剖視圖。
圖17系圖16中去除位於第三導電線路層之間的第三種子層後的剖視圖。
圖18系圖17中形成第三絕緣層後的剖視圖。
圖19系圖18中去除載板後的剖視圖。
圖20系圖19中去除位第一種子層後的剖視圖。
圖21系圖20中形成防焊層後的剖視圖。
圖22系本發明實施方式提供的電路板的剖視圖。
無
100:電路板
101:絕緣層
20:第一導電線路層
201:電性接觸墊
202:表面處理層
40:第一絕緣層
41:第一貫通孔
411:第一導電部
42:第二種子層
50:第二導電線路層
60:第二絕緣層
61:第二貫通孔
611:第二導電部
62:第三種子層
70:第三導電線路層
80:第三絕緣層
90:防焊層
Claims (10)
- 一種電路板製作方法,其包括以下步驟: 提供一載板,在所述載板表面形成第一種子層; 在所述第一種子層上形成第一導電線路層; 在所述第一導電線路層的表面及所述第一種子層的表面形成一層第一絕緣層,所述第一絕緣層的材質為熱塑性聚醯亞胺; 在所述第一絕緣層上形成第一貫通孔; 在所述第一絕緣層表面、所述第一貫通孔的孔壁及位於所述第一貫通孔底部的第一導電線路層上形成第二種子層; 在所述第二種子層上電鍍形成位於所述第一絕緣層上的第二導電線路層及位於所述第一貫通孔中的第一導電部; 去除位於所述第二導電線路層之間的第二種子層; 在所述第二導電線路層的表面及所述第二種子層的表面形成一層第二絕緣層,所述第二絕緣層的材質為熱塑性聚醯亞胺; 去除所述載板; 去除所述第一種子層。
- 如申請專利範圍第1項所述之電路板製作方法,其中在去除所述第一種子層之後,還包括步驟:在所述第一導電線路層部分表面形成防焊層,使所述第一導電線路層未被所述防焊層覆蓋的部位形成電性接觸墊。
- 如申請專利範圍第2項所述之電路板製作方法,其中在所述第一導電線路層部分表面形成防焊層之後,還包括步驟:對所述電性接觸墊進行表面處理形成表面處理層。
- 如申請專利範圍第3項所述之電路板製作方法,其中通過化學或物理方法形成該表面處理層,其中該表面處理層的種類選擇自石墨、金、鎳金、鎳鈀金、錫、銀與有機保焊膜其中之一或其組合。
- 如申請專利範圍第1項所述之電路板製作方法,其中在形成所述第二絕緣層之後及去除所述載板之前,還包括步驟:在所述第二絕緣層上形成第二貫通孔;在所述第二絕緣層表面、所述第二貫通孔的孔壁及位於所述第二貫通孔底部的第二導電線路層上形成第三種子層;在所述第三種子層上電鍍形成位於所述第二絕緣層上的第三導電線路層及位於所述第二貫通孔中的第二導電部;蝕刻去除位於所述第三導電線路層之間的第三種子層;及在所述第三導電線路層的表面及所述第三種子層的表面形成第三絕緣層,所述第三絕緣層的材質為熱塑性聚醯亞胺。
- 如申請專利範圍第1項所述之電路板製作方法,其中形成所述第一導電線路層的方法包括步驟:在所述第一種子層的表面壓合一層幹膜,並且對幹膜進行曝光顯影以形成第一光致抗蝕劑圖形層,所述第一光致抗蝕劑圖形層包括有第一間隙,在所述第一間隙的位置進行電鍍形成所述第一導電線路層,及去除所述第一光致抗蝕劑圖形層。
- 一種電路板,其改良在於:包括絕緣層及埋設於所述絕緣層中的第一導電線路層、第二導電線路層及第二種子層,所述第一導電線路層的一側從所述絕緣層露出,所述第一導電線路層與第二導電線路層通過第一導電部電性連通,所述第二種子層與所述第二導電線路層電性連接並位於所述第二導電線路層朝向所述第一導電線路層的一側,所述絕緣層的材質為熱塑性聚醯亞胺。
- 如申請專利範圍第7項所述之電路板,其中所述電路板還包括埋設於所述絕緣層中的第三導電線路層及第三種子層,所述第三導電線路層位於所述第二導電線路層背離所述第一導電線路層的一側,所述第三種子層與所述第三導電線路層電性連接並位於所述第三導電線路層朝向所述第二導電線路層的一側,所述第三導電線路層與所述第二導電線路層通過第二導電部電性連通。
- 如申請專利範圍第7項所述之電路板,其中所述第一導電線路層從所述絕緣層露出的一側部分覆蓋有防焊層,所述第一導電線路層未被所述防焊層覆蓋的部分形成電性接觸墊。
- 如申請專利範圍第9項所述之電路板,其中所述電性接觸墊上設有表面處理層。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811557899.1A CN111343802B (zh) | 2018-12-19 | 2018-12-19 | 电路板及其制作方法 |
CN201811557899.1 | 2018-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202025870A true TW202025870A (zh) | 2020-07-01 |
TWI710292B TWI710292B (zh) | 2020-11-11 |
Family
ID=71185242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108116813A TWI710292B (zh) | 2018-12-19 | 2019-05-15 | 電路板及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111343802B (zh) |
TW (1) | TWI710292B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI782651B (zh) * | 2021-06-25 | 2022-11-01 | 大陸商宏啟勝精密電子(秦皇島)有限公司 | 電路板及其製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5214139B2 (ja) * | 2006-12-04 | 2013-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP4862682B2 (ja) * | 2007-02-19 | 2012-01-25 | パナソニック株式会社 | プリント配線基板及びその製造方法 |
CN101360385A (zh) * | 2007-07-30 | 2009-02-04 | 三星电机株式会社 | 印刷电路板及其制造方法 |
SG11201405931PA (en) * | 2012-03-26 | 2014-10-30 | Advanpack Solutions Pte Ltd | Multi-layer substrate for semiconductor packaging |
JP6484133B2 (ja) * | 2015-07-09 | 2019-03-13 | 日東電工株式会社 | 配線回路基板の製造方法 |
-
2018
- 2018-12-19 CN CN201811557899.1A patent/CN111343802B/zh active Active
-
2019
- 2019-05-15 TW TW108116813A patent/TWI710292B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI782651B (zh) * | 2021-06-25 | 2022-11-01 | 大陸商宏啟勝精密電子(秦皇島)有限公司 | 電路板及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111343802A (zh) | 2020-06-26 |
CN111343802B (zh) | 2022-02-22 |
TWI710292B (zh) | 2020-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6996976B2 (ja) | プリント回路基板のための高速インターコネクト | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
CN111837210B (zh) | 布线基板及其制造方法 | |
TWI429361B (zh) | 配線電路基板的製造方法 | |
TWI454191B (zh) | 柔性電路板及其製作方法 | |
TWI710292B (zh) | 電路板及其製作方法 | |
TWI524441B (zh) | 電路板及其製造方法 | |
TWI656819B (zh) | 柔性電路板製作方法 | |
JP2006100631A (ja) | 配線基板及びその製造方法 | |
JP5175779B2 (ja) | 配線回路基板の製造方法 | |
JP7426560B2 (ja) | メッキ用パターン版及び配線基板の製造方法 | |
US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
US9986642B2 (en) | Method for manufacturing printed wiring board and printed wiring board | |
CN110876239B (zh) | 电路板及其制作方法 | |
WO2020144959A1 (ja) | メッキ用パターン版及び配線基板の製造方法 | |
KR20140039921A (ko) | 인쇄회로기판의 제조 방법 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JP2001196746A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2003008204A (ja) | 両面プリント配線板の製造方法 | |
JP2008166464A (ja) | 配線基板及びその製造方法 | |
JP5101074B2 (ja) | 電子相互接続の製作方法 | |
TW201946074A (zh) | 配線基板之製造方法 | |
JP2014197568A (ja) | 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置 | |
JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
KR20160057244A (ko) | 회로기판 및 그 제조방법 |