JP4862682B2 - プリント配線基板及びその製造方法 - Google Patents

プリント配線基板及びその製造方法 Download PDF

Info

Publication number
JP4862682B2
JP4862682B2 JP2007037548A JP2007037548A JP4862682B2 JP 4862682 B2 JP4862682 B2 JP 4862682B2 JP 2007037548 A JP2007037548 A JP 2007037548A JP 2007037548 A JP2007037548 A JP 2007037548A JP 4862682 B2 JP4862682 B2 JP 4862682B2
Authority
JP
Japan
Prior art keywords
conductive layer
wiring board
printed wiring
layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007037548A
Other languages
English (en)
Other versions
JP2008205070A (ja
Inventor
綾子 岩澤
俊夫 須川
禎志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007037548A priority Critical patent/JP4862682B2/ja
Publication of JP2008205070A publication Critical patent/JP2008205070A/ja
Application granted granted Critical
Publication of JP4862682B2 publication Critical patent/JP4862682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板とその製造方法に関し、特に層間接続用のビアホールへの導体形成の際に、導体厚を厚くすることなくビアホール内を均一な厚さで覆うもしくはビアホール内を充填することで、ファインパターン形成に有利で且つ信頼性に優れたプリント配線板及びその製造方法に関するものである。
近年、電子機器の小型化・高速化・高機能化に伴い、プリント配線板に対しても高密度化・多層化・多機能化が要求されてきている。特にビア・ランドの小径化、パターンのファイン化等に関する技術開発は加速しており、従来のスルーホール多層基板に代わる基板として、小型化・高速化・高機能化を実現するビルドアップ配線基板の需要が高まっている。
ビルドアップ配線基板の一般的な製造方法は、ベースとなるコア基板の表層にビルドアップ層として絶縁層を形成し、そこにレーザ等により小径の穴加工を施した後、めっきにより層間接続と表層配線パターンの形成を繰り返す工程からなる(例えば非特許文献1参照)。
そこで表層の導体を形成する方法として、抑制剤及び促進剤を添加した硫酸銅、硫酸、塩素イオンを主成分とするめっき液により均一な厚みでビアホールを覆うコンフォーマルビアめっき、もしくはビアホール内を充填するビアフィリングめっきが広く用いられている(例えば特許文献1参照)。
高木 清著 「ビルドアップ多層プリント配線板技術」日刊工業新聞社出版 特開2002−164656号公報
しかしながら、前記従来の構成では、ビアホールを有するプリント配線基板において、そのビアホール内に均一な厚さで導体を形成しようとした場合、ビアホール開口部の導体厚は表層導体厚よりも薄くなる傾向があり、ビア接続信頼性に影響を及ぼすことが予想される。一方、開口部の導体厚を所望の厚さに設定すると、表層導体厚は開口部導体厚以上に厚くなってしまう。また、ビアホール内を導体で完全充填しようとした場合、特にビアホール径が大きく絶縁層厚みが大きい程、充填に要する時間は増加し、その分表層の導体厚も厚くなるためパターン形成の際のサイドエッチングの影響が大きく、パターン幅が細ってしまうことで所望のパターン形状が得られないといった課題を有していた。従来、ファインパターン形成を実現させるために表層導体厚が厚い場合においては、機械研磨もしくは化学研磨等で表層導体厚を薄くする工程が必要となっていた。
本発明は、前記従来の課題を解決するもので、表層導体の表面にマスク層を形成すると同時にビアホール側壁面の絶縁層部にのみ第3の導電層を形成した後、導電層表面及びビアホール内壁面全体を覆うように形成される第4の導電層をめっき形成するので、表層導体厚を厚くすることなくビアホール開口部の導体厚を所望の厚さに形成することが可能となるため、ビア接続信頼性に優れ、且つファインパターン形成に適したプリント配線板を提供することを目的としている。
前記従来の課題を解決するために、本発明は、第1の導電層と第2の導電層に挟まれた絶縁層に前記第1の導電層表面が露出するように穴加工を施した有底の穴内を導電体によって接続したビアホールを有するプリント配線基板において、前記絶縁層のビアホール側壁面にのみ形成される第3の導電層と、前記第2の導電層表面及び前記ビアホール内壁面全体を覆うように形成される第4の導電層を有することを特徴とするプリント配線基板であるので、表層導体厚を厚くすることなくビアホール開口部の導体厚を所望の厚さに形成することを可能としたものである。
本発明のプリント配線基板及びその製造方法によって、第1の導電層へのマスク層の形成とビアホール側壁面の絶縁層部への第3の導電層を選択的に形成し、その後導電層表面及びビアホール内壁面全体を覆うように形成される第4の導電層をめっき形成するので、表層導体厚を厚くすることなくビアホール開口部の導体厚を所望の厚さに形成することが可能となり、ビア接続信頼性に優れ、且つファインパターン形成にも有利である。
(実施の形態1)
以下本発明の実施の形態1について図面を参照しながら説明する。
図1は、本発明の実施の形態1における配線基板の断面図である。図1に示すように、本実施の形態のプリント配線基板は、第1の導電層1と第2の導電層2に挟まれた絶縁層3に第1の導電層1が露出するように形成された有底の穴5に対し、穴5の側壁面6へ、第3の導電層8が第1の導電層1及び第2の導電層2よりも厚く形成されている。第3の導電層8の形成によりビア側壁面6の導体厚が増したビアホール9に対し、内壁面全体及び第2の導電層2の表面を均一な厚さで覆うように第4の導電層10が形成された構造である。
次に本発明の実施の形態1におけるプリント配線基板の製造方法の具体的な実施の形態について図2(a)〜(h)を参照しながら説明する。
まず、図2(a)に示す様に、絶縁層3が第1の導電層1及び第2の導電層2で挟まれた両面基板を作製する。両面基板は第1の導電層1及び第2の導電層2である銅箔で絶縁層3を挟んで積層し、真空プレスにて加熱・加圧して両面銅張積層板(a)を形成することができる。本実施の形態では絶縁層3にガラスエポキシ基材を、第1の導電層1及び第2の導電層2には銅箔を使用している。絶縁層3は例えばエポキシ樹脂などの熱硬化性樹脂、もしくは感光性樹脂、或いは有機繊維、無機繊維の少なくとも1種類の繊維と樹脂の複合材料、或いは樹脂に無機フィラーを入れたものでもよい。
次に図2(b)に示す様に、第1の導電層1を底とする穴5を形成する位置において第2の導電層2に開口部4を形成する。ここでは、第2の導電層2の表面にドライフィルムレジストをラミネートなどにより形成し、所望の開口部のパターンが描かれているマスクを通して紫外線露光により画像を焼きつけた後、現像にて開口部のレジストを剥離し、最後に現像で銅箔が露出した開口部4を塩化第2鉄、塩化第2銅、過酸化水素などによるエッチング液でエッチングする。開口部4は穴5の径と同じかもしくはそれより大きくなるように形成する。この時、同時に第2の導電層2と同様の方法で第1の導電層1にも所望の配線パターンを形成できる。
次に図2(c)に示すように、図2(b)で露出させた絶縁層3上から、第1の導電層1を底とする穴5を、炭酸ガスレーザで形成するが、YAGレーザやエキシマレーザによっても行うことができる。
その後第3の導電層8を無電解銅めっきで形成するための前処理を行う。以下前処理工程について説明する。レーザ加工後の穴の側壁面6及び第1の導電層1上の樹脂残渣を除去するためのデスミア処理を行う。デスミア処理は、エチレングリコールモノブチルエーテルなどグリコールエーテル系の溶剤及び水酸化ナトリウムの溶液により樹脂の分子鎖を切り易くした後、過マンガン酸カリウム及び水酸化ナトリウムの溶液でその樹脂成分をエッチングし、最後に酸で中和する3工程から成る。デスミアはOプラズマ、CFプラズマなどによるものでもよい。
次に脱脂工程にて基板表面の油脂や金属酸化物の除去を行い、その後過硫酸ナトリウムと硫酸もしくは過酸化水素と硫酸の溶液で第1の導電層1及び第2の導電層2の表面をソフトエッチングする。このソフトエッチング工程により、デスミアで完全に除去できなかったビアホール9の底部の樹脂を銅ごと除去して銅表面を露出させることができる。
次に基板表面にパラジウム、スズのコロイド溶液からなる溶液で触媒を付与した後、スズを除去し、金属パラジウムを析出させて無電解銅めっきを行うための核付けを行う。一般に樹脂に吸着するパラジウム量は銅上の吸着量の10倍程度である。従って本製造プロセスにおいて無電解銅めっきの銅箔上への析出は起こりにくい。
前処理終了後、無電解銅めっき工程において、図2(d)に示すように銅の酸化膜であるマスク層7を形成すると同時に、図2(e)に示すように、穴の側壁面6にのみ第3の導電層8である無電解銅めっき層を、第1の導電層1及び第2の導電層2よりも厚く形成する。無電解銅めっきでは例えば、銅の供給源として硫酸銅を、還元剤としてホルムアルデヒドなどを、還元剤の機能を高めるためのアルカリ剤として水酸化ナトリウムなどを、その他に添加剤、安定剤などを加えた液を使用する。無電解銅めっきは金属パラジウムを核とし自己触媒的に反応を開始する。この時、めっきの析出は金属パラジウム量が多い穴の側壁面6からスタートし反応が進むが、前述のように第2の導電層2上においては金属パラジウムの吸着量が少ないために、穴の側壁面6に比べ反応が遅く銅の析出は極めて遅い。この無電解銅めっきでは、めっき液中のホルムアルデヒドが還元剤となりこれがギ酸に酸化される時に放出する電子により銅が還元析出する。
ここで、金属パラジウムの活性を抑え、銅とパラジウムの置換反応による第2の導電層2表面への銅の析出よりも第2の導電層2の酸化スピードの方が上回るようにホルムアルデヒド濃度を低く設定することにより、第2の導電層2には銅の酸化膜であるマスク層7を形成させて銅の析出を抑制しながら、且つ穴の側壁面6にのみ無電解銅めっきを厚く析出させることが可能となる。これにより、ビアホール9の体積は第3の導電層8である無電解銅めっき層形成前の穴5と比較し大きく減少している。
次に図2(f)のように、後述の電解銅めっきの前処理として硫酸で酸活性を行うと同時に、前述の無電解銅めっき工程で形成され表面に露出した銅の酸化膜であるマスク層7を除去する。
次に、エチレングリコールモノブチルエーテルに代表されるポリエーテル化合物からなる抑制剤、SPSに代表される有機系硫黄化合物からなる促進剤などを添加した電解銅めっき液(硫酸銅70g/L 硫酸200g/L 塩素イオン50mg/L)により、少なくとも第1の導電層1または第2の導電層2または第3の導電層8のいずれかを給電層としてビアホール9内を接続して、電解めっきにより図2(g)のように第4の導電層10を形成する。
無電解銅めっき工程で図2(e)の様に、第3の導電層8を厚付けすることにより、ビアホール9の体積は第3の導電層8の形成前の穴5に比べ大きく減少しており、穴の側壁面6が十分に厚く形成されているので、第2の導電層2上への第4の導電層10を薄く形成しても十分な接続信頼性が得られる。また、第2の導電層2上の導電層厚を薄く形成できることにより、ファインパターン形成には有利となる。
次に、図2(h)に示すように、導電層表面にドライフィルムレジストをラミネートなどにより形成し、所望のパターンが描かれているマスクを通して紫外線露光により画像を焼きつけた後、現像にてパターン部以外のレジストを剥離し、最後に現像で露出した第4の導電層10及び第2の導電層2を塩化第2鉄、塩化第2銅、過酸化水素などによるエッチング液でエッチングすることで図2(h)に示すような配線パターン11を形成することで、プリント配線基板が完成する。
以上のように、本実施の形態によれば、表層導体厚を厚くすることなくビアホール内の導体厚を所望の厚さに形成することが可能となり、ビア接続信頼性に優れ、且つファインパターン形成可能なプリント配線板を得ることができる。
(実施の形態2)
本発明の実施の形態2におけるプリント配線基板の製造方法の具体的な実施の形態について、図3を参照しながら説明する。なお、実施の形態1と同一の構成を有するものについては同一の符号を付し、その説明を省略する。
まず図3(a)において、絶縁層3が第1の導電層1及び第2の導電層2で挟まれた両面銅張積層板を作製する。次に図3(b)において、第1の導電層1を底とする穴5を、第2の導電層2である銅箔の上から直接レーザなどで形成することもできる。例えばYAGレーザで加工する場合は、第1の導電層1を貫通しない程度のエネルギーでそのまま加工可能であるが、炭酸ガスレーザで加工する場合は、炭酸ガスレーザの光を吸収できるような表面処理、例えば黒化処理などを行うことによってレーザ加工が可能となる。また、第2の導電層2をレーザ加工が可能な厚さ(例えば2〜10μm)にまでエッチングする方がより好ましい。また、炭酸ガスレーザの場合、図3(b)のように、レーザ加工の際にビアホール周辺の銅が溶融し盛り上がることで、後述のめっき工程において析出性を低下させる要因となるために、例えば過酸化水素及び硫酸からなるエッチング液によりビアホール周辺部の溶融部12のみを、図3(c)に示すように選択的にエッチングするか、機械研磨などによりこれを除去する。以下、第3の導電層8を無電解銅めっきで形成するための前処理工程及び図3(d)〜(h)は実施の形態1の図2(d)〜(h)と同様の工程によってプリント配線板を完成させる。
以上のように、本実施の形態によれば、銅箔の上から直接レーザ加工で穴を形成する方法であっても、ビア接続信頼性に優れ、且つファインパターン形成可能なプリント配線板を得ることができる。
(実施の形態3)
以下本発明の実施の形態3について図面を参照しながら説明する。なお、実施の形態1と同一の構成を有するものについては同一の符号を付し、その説明を省略する。
図4は、本発明の実施の形態3における配線基板の断面図である。図4に示すように、本実施の形態3のプリント配線基板は、第1の導電層1と第2の導電層2に挟まれた絶縁層3に第1の導電層1が露出するように形成された有底の穴5に対し、第3の導電層8が第1の導電層1及び第2の導電層2よりも厚く形成されており、更に第4の導電層10で充填形成されたビア、すなわちフィルドビア構造を有する両面配線板である。
以上のように第3の導電層8形成において、第2の導電層2及び穴5底部の第1の導電層1には銅の酸化膜であるマスク層7を、穴の側壁面6には第1の導電層1及び第2の導電層2よりも厚く無電解銅めっき層8を選択形成することを特徴としており、ここで電解銅めっきにてビアホール9内に第4の導電層10を充填形成するが、本実施の形態では無電解銅めっき層である第3の導電層8の形成により、ビア側壁面の導体厚が増したビアホール9に対して充填形成を行うことで、通常よりも短時間で充填が可能になる。すなわち表層である第2の導電層2へのめっき厚は薄くすることが可能であり、このように表層を薄く形成した場合でもビアホールが充填されていることで接続信頼性に優れ、且つ表層の第4の導電層10が薄いことでファインパターン形成に適した両面配線基板を実現することができる。
本発明の実施の形態3におけるプリント配線基板の製造方法の具体的な実施の形態について図5(a)〜(h)を参照しながら説明する。
図5(a)〜(f)については、実施の形態1で説明した図2の(a)〜(f)と同様であるため、説明を省略する。図5(f)以降、エチレングリコールモノブチルエーテルに代表されるポリエーテル化合物からなる抑制剤、SPSに代表される有機系硫黄化合物からなる促進剤などを添加し、且つ硫酸銅濃度が高く硫酸濃度が低いビアフィリング用の電解銅めっき液(硫酸銅200g/L 硫酸50g/L 塩素イオン50mg/L)を使用し、図5(g)に示す様に、ビアホール9内を充填すると同時に第2の導電層2上への第4の導電層10の形成を行うことができる。
その後、図2(h)と同様に導電層表面にドライフィルムレジストをラミネートなどにより形成し、所望のパターンが描かれているマスクを通して紫外線露光により画像を焼きつけた後、現像にてパターン部以外のレジストを剥離し、最後に現像で露出した第4の導電層10及び第2の導電層2を塩化第2鉄、塩化第2銅、過酸化水素などによるエッチング液でエッチングすることで、図5(h)に示すような配線パターン11を形成し、両面プリント配線基板を完成させる。
本実施の形態では、ビアホール上にも部品を実装することが可能となるため、高密度化が可能である上に配線の自由度も大きくなる。通常ビアホール内部を完全充填しようとした場合、表層のめっき厚も厚くなってしまいファインパターン形成には不利となるが本実施の形態では穴の側壁面6に無電解めっきを厚付けし、充填に必要な穴の体積を小さくしておくことで表層めっき厚を厚くすることなく充填可能となることを特徴としている。
(実施の形態4)
以下本発明の実施の形態4について図面を参照しながら説明する。
図6は、本発明の実施の形態4における配線基板の断面図である。図6に示すように、本実施の形態のプリント配線基板は、例えば、コア基板21に対し、そのコア基板の少なくとも一方の面に絶縁層22と第5の導電層23である銅箔が積層され、コア基板の表層の導電層20が露出するように形成された有底の穴25に対し、第6の導電層28が第5の導電層23よりも厚く形成されており、第7の導電層30により穴の側壁面26全体及び第5の導電層23表面を均一な厚さで覆うように形成されたビアを有する構造である。図6においては両面銅張積層板をコア基板としているが、コア基板としては実施の形態1及び実施の形態2に示したような両面板、あるいはめっきや銅箔などにより配線パターンが形成され従来からプリント配線基板の製造に用いられている多層プリント配線基板、フレキシブルプリント配線基板や全層IVH構造の例えばALIVH基板などであってもよい。
以上のように、両面板もしくは多層板をコア基板としてその上に実施の形態1に示した構造を積層した多層配線基板とすることで配線密度の高い基板を実現可能となる。
次に、本発明の実施の形態4におけるプリント配線基板の製造方法の具体的な実施の形態について図7(a)〜(g)を参照しながら説明する。
図7(a)に示すように、例えば、実施の形態1及び実施の形態2に示したような両面板、あるいはめっきや銅箔などにより配線パターンが形成され、従来からプリント配線基板の製造に用いられている多層プリント配線基板、フレキシブルプリント配線基板や全層IVH構造の例えばALIVH基板などをコア基板21とし、このコア基板の少なくとも一方の面に絶縁層22と第5の導電層23、あるいは樹脂付き銅箔を積層し真空プレスで加熱・加圧し成型する。この時、絶縁層22は例えばエポキシ樹脂などの熱硬化性樹脂、もしくは感光性樹脂、或いは有機繊維、無機繊維の少なくとも1種類の繊維と樹脂の複合材料、或いは樹脂に無機フィラーを入れたものなどである。
その後、図7(b)〜(f)は実施の形態1に示した図2(b)〜(h)と同様であるため詳細な説明は省略する。図7(b)穴25の開口部24を形成、図7(c)レーザによる穴25の形成、無電解銅めっきの前処理を行い、図7(d)無電解銅めっきによるマスク層27形成及び穴の側壁面26への無電解銅めっきにより、第6の導電層28の厚付け形成、図7(e)マスク層27除去を行い、図7(f)抑制剤、促進剤を添加した通常の電解銅めっき液(硫酸銅70g/L 硫酸200g/L 塩素イオン50mg/L)によりビアホール29内に電解銅めっきにて、第7の導電層30の形成を行う。最後に図7(g)配線パターン31形成を行い、多層プリント配線基板が完成する。
以上のように、本実施の形態によれば、両面板もしくは多層板をコア基板としてその上に実施の形態1に示した構造を積層した多層配線基板とすることで配線密度の高い基板を実現可能となる。
(実施の形態5)
以下本発明の実施の形態5について図面を参照しながら説明する。
図8は、本発明の実施の形態5における配線基板の断面図である。図8に示すように、本実施の形態のプリント配線基板は、例えば、コア基板21に対し、そのコア基板の少なくとも一方の面に絶縁層22と第5の導電層23である銅箔が積層され、コア基板の表層の導電層20が露出するように形成された有底の穴25に対し、第6の導電層28が第5の導電層23よりも厚く形成されており、第7の導電層30により第5の導電層23表面を覆い、ビアが充填形成されている、すなわちフィルドビア構造を有する多層配線基板である。
図8においては両面銅張積層板をコア基板としているが、コア基板としては実施の形態3に示したような両面板、あるいはめっきや銅箔などにより配線パターンが形成され従来からプリント配線基板の製造に用いられている多層プリント配線基板、フレキシブルプリント配線基板や全層IVH構造の例えばALIVH基板などであってもよい。
以上のように、両面板もしくは多層板をコア基板としてその上に実施の形態3に示したフィルドビア構造を有する基板を積層した多層配線基板とすることで、実施の形態4に示した多層配線基板よりも更に配線密度の高い基板を実現可能となる。
次に、本発明の実施の形態5におけるプリント配線基板の製造方法の具体的な実施の形態について、図9(a)〜(g)を参照しながら説明する。
図9(a)〜(e)については、実施の形態4で説明した図7(a)〜(e)と同様であるため、詳細な説明は省略する。
図9(a)に示すように、例えば、実施の形態1及び実施の形態2に示したような両面板、あるいはめっきや銅箔などにより配線パターンが形成され、従来からプリント配線基板の製造に用いられている多層プリント配線基板、フレキシブルプリント配線基板や全層IVH構造の例えばALIVH基板などをコア基板21とし、このコア基板の少なくとも一方の面に絶縁層22と第5の導電層23、あるいは樹脂付き銅箔を積層し真空プレスで加熱・加圧し成型する。この時、絶縁層22は例えばエポキシ樹脂などの熱硬化性樹脂、もしくは感光性樹脂、或いは有機繊維、無機繊維の少なくとも1種類の繊維と樹脂の複合材料、或いは樹脂に無機フィラーを入れたものなどである。
その後、図9(b)穴25の開口部24を形成、図9(c)レーザによる穴25の形成、無電解銅めっきの前処理を行い、図9(d)無電解銅めっきによるマスク層27形成及び穴の側壁面26への無電解銅めっきにより第6の導電層28の厚付け形成、図9(e)マスク層27除去を行う。次にエチレングリコールモノブチルエーテルに代表されるポリエーテル化合物からなる抑制剤、SPSに代表される有機系硫黄化合物からなる促進剤などを添加し、且つ硫酸銅濃度が高く硫酸濃度が低いビアフィリング用の電解銅めっき液(硫酸銅200g/L 硫酸50g/L 塩素イオン50mg/L)を使用し、図9(f)に示す様に、穴25内を充填すると同時に第5の導電層23上への第7の導電層30の形成を行った後、図9(g)に示すように配線パターン31を形成し完成となる。
以上のように、本実施の形態によれば、両面板もしくは多層板をコア基板としてその上に実施の形態3に示したフィルドビア構造を有する基板を積層した多層配線基板とすることで実施の形態4に示した多層配線基板よりも更に配線密度の高い基板が実現可能となる。
本発明にかかる多層プリント配線基板の層間接続構造は高い接続信頼性を得ることができるため、微細な配線パターンや半導体実装等のより高い信頼性基準を満足する必要のある半導体パッケージや小型モジュール部品等の実装基板に関する用途に適用できる。
本発明の実施の形態1におけるプリント配線板を示す断面図 本発明の実施の形態1におけるプリント配線板の製造方法を示す工程断面図 本発明の実施の形態2におけるプリント配線板の製造方法を示す工程断面図 本発明の実施の形態3におけるプリント配線板を示す断面図 本発明の実施の形態3におけるプリント配線板の製造方法を示す工程断面図 本発明の実施の形態4におけるプリント配線板を示す断面図 本発明の実施の形態4におけるプリント配線板の製造方法を示す工程断面図 本発明の実施の形態5におけるプリント配線板を示す断面図 本発明の実施の形態5におけるプリント配線板の製造方法を示す工程断面図
符号の説明
1 第1の導電層
2 第2の導電層
3 絶縁層
4 開口部
5 穴
6 穴の側壁面
7 マスク層
8 第3の導電層
9 ビアホール
10 第4の導電層
11 配線パターン
12 レーザ加工に伴う銅箔溶融部
20 コア基板表層の配線パターン
21 コア基板
22 絶縁層
23 第5の導電層
24 開口部
25 穴
26 穴の側壁面
27 マスク層
28 第6の導電層
29 ビアホール
30 第7の導電層
31 表層配線パターン

Claims (9)

  1. 第1の導電層と第2の導電層に挟まれた絶縁層に前記第1の導電層表面が露出するように穴加工を施した有底の穴内を導電体によって接続したビアホールを有するプリント配線基板において、前記絶縁層のビアホール側壁面にのみ形成される第3の導電層と、前記第2の導電層表面及び前記ビアホール内壁面全体を覆うように形成される第4の導電層を有することを特徴とするプリント配線基板。
  2. 第3の導電層は、前記ビアホール内壁面の絶縁層に形成され、かつ第1及び第2の導電層よりも厚く形成されることを特徴とする請求項1記載のプリント配線基板。
  3. 第4の導電層は、第2の導電層表面及びビアホール内壁面全体に均一な厚さで覆われるように形成されることを特徴とする請求項1または請求項2に記載のプリント配線基板。
  4. 第4の導電層は、第2の導電層表面を覆い、且つビアホール内に充填形成されることを特徴とする請求項1または請求項2に記載のプリント配線基板。
  5. 第1の導電層と第2の導電層に挟まれた絶縁層に第1の導電層表面が露出するように穴加工を施し、有底の穴内を導電体によって接続するようにビアホールを形成する工程と、前記第2の導電層表面にマスク層を形成する工程と、前記ビアホール内に選択的に第3の導電層を形成する工程と、前記マスク層を除去する工程と、前記ビアホール内および前記第2の導電層の表面に第4の導電層を形成する工程を備えることを特徴としたプリント配線基板の製造方法。
  6. 第3の導電層を無電解めっきで形成することを特徴とした請求項5記載のプリント配線基板の製造方法。
  7. 第2の導電層表面へのマスク層形成と絶縁層のビアホール側壁面への第3の導電層の選択的形成とを同一の工程で行うことを特徴とする請求項5または請求項6に記載のプリント配線基板の製造方法。
  8. 前記第2の導電層表面に形成されたマスク層を、第2の導電層を酸化させることで得られることを特徴とした請求項5〜7のいずれか一つに記載のプリント配線基板の製造方法。
  9. 少なくとも第1の導電層または第2の導電層または第3の導電層のいずれかを給電層として、第4の導電層を電解めっきにて形成することを特徴としたプリント配線基板の製造方法。
JP2007037548A 2007-02-19 2007-02-19 プリント配線基板及びその製造方法 Expired - Fee Related JP4862682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007037548A JP4862682B2 (ja) 2007-02-19 2007-02-19 プリント配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037548A JP4862682B2 (ja) 2007-02-19 2007-02-19 プリント配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008205070A JP2008205070A (ja) 2008-09-04
JP4862682B2 true JP4862682B2 (ja) 2012-01-25

Family

ID=39782290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037548A Expired - Fee Related JP4862682B2 (ja) 2007-02-19 2007-02-19 プリント配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4862682B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436252B2 (en) 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN105813404B (zh) * 2014-12-31 2018-07-06 先丰通讯股份有限公司 电路板的孔内加工方法及其所制成的电路板导光元件
CN111343802B (zh) * 2018-12-19 2022-02-22 庆鼎精密电子(淮安)有限公司 电路板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135940A (ja) * 1997-10-31 1999-05-21 Nippon Avionics Co Ltd プリント配線板の製造方法
JP4353589B2 (ja) * 1999-07-09 2009-10-28 株式会社Adeka 難燃性エポキシ樹脂組成物
JP2002185137A (ja) * 2000-12-11 2002-06-28 Toyota Industries Corp 多層配線基板の製造方法
JP2005197615A (ja) * 2004-01-09 2005-07-21 Hitachi Aic Inc プリント配線板およびそれを使用した実装体

Also Published As

Publication number Publication date
JP2008205070A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP2007042666A (ja) プリント配線板及びその製造方法
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2009260204A (ja) プリント基板およびその製造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
JP5066427B2 (ja) プリント配線板の製造方法
JP2009283671A (ja) プリント配線板の製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP4862682B2 (ja) プリント配線基板及びその製造方法
CN102308679B (zh) 多层印刷布线板的制造方法
JP3942535B2 (ja) 多層配線基板の製造方法
JP2002043753A (ja) 多層プリント配線板の製造方法
JP2010205801A (ja) 配線基板の製造方法
JP2001094252A (ja) 多層プリント配線板の製造方法
JP5298740B2 (ja) 多層回路基板の製造方法
JP5040346B2 (ja) プリント配線板の製造方法
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
JP5416724B2 (ja) 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法
JP2002134918A (ja) 多層プリント配線板の製造方法
JP5369950B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2004319994A (ja) プリント配線板の製造方法
JPH098458A (ja) プリント配線板及びその製造方法
JP4838977B2 (ja) 回路基板及び回路基板の製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP6226537B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees