JP5416724B2 - 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法 - Google Patents

複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法 Download PDF

Info

Publication number
JP5416724B2
JP5416724B2 JP2011014373A JP2011014373A JP5416724B2 JP 5416724 B2 JP5416724 B2 JP 5416724B2 JP 2011014373 A JP2011014373 A JP 2011014373A JP 2011014373 A JP2011014373 A JP 2011014373A JP 5416724 B2 JP5416724 B2 JP 5416724B2
Authority
JP
Japan
Prior art keywords
layer
metal
copper
insulating resin
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011014373A
Other languages
English (en)
Other versions
JP2012156324A (ja
Inventor
博司 幸柳
信弘 後藤
修一郎 松本
鈴木  勲
智輝 國川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2011014373A priority Critical patent/JP5416724B2/ja
Publication of JP2012156324A publication Critical patent/JP2012156324A/ja
Application granted granted Critical
Publication of JP5416724B2 publication Critical patent/JP5416724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、例えば、多層ビルドアップ配線基板などを得るために用いられる複合体及び該複合体の製造方法に関する。さらに、本発明は、上記複合体を用いた多層ビルドアップ配線基板の製造方法に関する。
従来、電子部品が実装される配線基板の製造方法として、仮基板の上に剥離できる状態で回路層を有する積層体を形成した後に、該回路層を有する積層体を仮基板から分離して、配線基板を得る方法が用いられることがある。
例えば、下記の特許文献1は、プリプレグ上の配線形成領域に下地層が配置され、上記下地層の大きさより大きな金属箔が上記配線形成領域の外周部に接するように、上記下地層を介して上記金属箔を上記プリプレグ上に配置し、加熱及び加圧によってプリプレグを硬化させることにより、上記プリプレグから仮基板を得ると同時に、該仮基板の少なくとも片面に上記金属箔を接着する工程と、上記金属箔の上にビルドアップ配線層を形成する工程と、上記仮基板上に上記下地層、上記金属箔及び上記ビルドアップ配線層が形成された構造体の上記下地層の周縁に対応する部分を切断することにより、上記仮基板から上記金属箔を分離して、上記金属箔の上に上記ビルドアップ配線層が形成された配線部材を得る工程とを有する配線基板の製造方法が開示されている。
下記の特許文献2には、支持体金属層と、極薄銅箔と、該支持体金属層と該極薄銅箔との間に有機系剥離層とを有するプリント配線基板形成用複合銅箔を用いて、配線基板を得る方法が開示されている。
特開2007−158174号公報 特開平11−317574号公報
特許文献1〜2では、銅張積層基板(コア材)を支持体として用いて、配線基板を製造している。このため、支持体上に多層ビルドアップ層を形成すると、熱硬化の繰り返しにより、支持体の寸法が変化しやすく、かつ支持体に大きな反りが生じやすい。このため、設計通りの位置に、回路パターン及びビアホールを形成できないことがある。特に、多層ビルトアップ層を高密度化すると、回路パターン及びビアホールの位置ずれなどが大きくなり、得られる多層ビルドアップ配線基板の信頼性が低下することがある。高密度化を実現するためには、回路パターン及びビアホールの配置精度を高くする必要がある。
また、支持体上に感光性ドライフィルム(DFR)を配置して、微細なレジストパターン(例えば、L/S=10μm/10μm以下)を形成する際に、露光工程で支持体とマスクとの間の距離が場所によって異なり、焦点ボケによるレジストパターンの解像不良が生じることがある。このため、レジストパターンの間隙に配置される微細な配線を精度よく形成できないことがある。
また、ビルドアップ層の層間の接続は、レーザー加工によりビアホールを形成することで行なわれることが多い。配線を高密度化するには、ビアホールのビア径を小さくする必要がある。従来の多層ビルトアップ配線基板の製造方法では、COレーザーにより、ビア径55μm以下のビアホールを形成することは困難である。ビア径を55μm以下にするために、UVレーザーを用いる方法もある。しかしながら、UVレーザーは、装置コストが高い。さらに、UVレーザーは、COレーザーに比べてエネルギーが1/10程度と低いため、タクトタイムが長くなる。このため、COレーザーにより、ビア径が55μmであるビアホールを形成可能な新規な多層ビルドアップ配線基板の製造方法が望まれている。
一方で、銅箔又はキャリアー付き銅箔を支持体として用いて、多層ビルドアップ配線基板を製造することもある。この場合、銅箔の厚みは3μm程度であり、銅箔が厚い。このため、セミアディティブ工法では、L/Sが10μm/10μm以下の配線パターンを形成することは困難である。また、銅箔又はキャリアー付き銅箔である支持体のハンドリングは悪いので、歩留まりが悪い。
そこで、多層ビルドアップ配線基板を得るための新規な支持体の開発が求められている。
本発明の目的は、多層ビルドアップ配線基板を得るために用いることができる複合体及び該複合体の製造方法、並びに該複合体を用いた多層ビルドアップ配線基板の製造方法を提供することである。
本発明の広い局面によれば、シリコンウェーハと、該シリコンウェーハの一方の表面上に積層された絶縁樹脂層と、該絶縁樹脂層の上記シリコンウェーハ側と反対の表面上に積層されており、金属により形成された金属層と、該金属層の上記絶縁樹脂層側とは反対の表面上に積層されており、上記金属層の上記金属が酸化した酸化層と、該酸化層の上記金属層側とは反対の表面上に積層された銅層とを備え、上記金属が、ニッケルであるか、又は銅よりも酸化還元電位が卑な金属である、複合体が提供される。
本発明に係る複合体のある特定の局面では、上記熱硬化後の絶縁樹脂層の25℃〜150℃での線膨張率が30ppm/℃以下であり、かつ常温25℃でのヤング率は7GPa以上である。
本発明に係る複合体の他の特定の局面では、上記金属層と上記酸化層との合計の厚みが、0.5μm以上、2μm以下であり、かつ上記銅層の厚みが0.5μm以上、2μm以下である。
上記金属は、ニッケルであることが好ましい。また、上記金属は、銅よりも酸化還元電位が卑な金属であることも好ましい。
本発明に係る複合体の製造方法は、シリコンウェーハ上に、熱硬化性絶縁樹脂材料を配置して予備硬化させた後、次に予備硬化された該熱硬化性絶縁樹脂材料の上面を粗化処理して、絶縁樹脂層を形成する工程と、上記絶縁樹脂層上に、金属層を形成する工程と、上記金属層の上面部分をエッチング液で処理して、上記金属層の金属を酸化させて酸化層を形成する工程と、上記酸化層上に、銅層を形成する工程とを備えており、上記金属として、ニッケルを用いるか、又は銅よりも酸化還元電位が卑な金属が用いられる。
また、本発明の広い局面によれば、上記複合体を用いて、該複合体における銅層上に、セミアディティブプロセス法によって回路層を形成し、かつ該回路層上に、ビルドアップ工法による回路層の積層を繰り返すことにより、上記銅層上に、回路層を有する積層体を配置する工程と、エッチング液にて上記酸化層を除去することで、上記回路層を有する積層体とを分離して、上記回路層を有する積層体である多層ビルドアップ配線基板を取り出す工程とを備える、多層ビルドアップ配線基板の製造方法が提供される。
本発明に係る複合体は、シリコンウェーハと絶縁樹脂層と金属層と酸化層と銅層とがこの順で積層されており、上記金属が、ニッケルであるか、又は銅よりも酸化還元電位が卑な金属であるので、上記酸化層上に、上記銅層により形成された回路層を含む多層ビルドアップ層を形成した後、上記酸化層を除去することにより、多層ビルドアップ層を分離して、該多層ビルドアップ層である多層ビルドアップ配線基板を容易に得ることができる。
図1は、本発明の一実施形態に係る複合体を模式的に示す正面断面図である。 図2(a)〜(c)は、本発明の一実施形態に係る複合体を製造する各工程を説明するための正面断面図である。 図3(a)〜(d)は、本発明の一実施形態に係る複合体を用いて、多層ビルドアップ配線基板を製造する各工程を説明するための正面断面図である。 図4(a)〜(d)は、本発明の一実施形態に係る複合体を用いて、多層ビルドアップ配線基板を製造する各工程を説明するための正面断面図である。 図5(a)〜(c)は、本発明の一実施形態に係る複合体を用いて、多層ビルドアップ配線基板を製造する各工程を説明するための正面断面図である。
(複合体)
本発明に係る複合体は、シリコンウェーハと、該シリコンウェーハの一方の表面上に積層された絶縁樹脂層と、該絶縁樹脂層の上記シリコンウェーハ側と反対の表面上に積層されており、金属により形成された金属層と、該金属層の上記絶縁樹脂層側とは反対の表面上に積層されており、上記金属層の上記金属が酸化した酸化層と、該酸化層の上記金属層側とは反対の表面上に積層された銅層とを備える。本発明に係る複合体では、上記金属は、ニッケルであるか、又は銅よりも酸化還元電位が卑な金属である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより本発明を明らかにする。
図1に、本発明の一実施形態に係る複合体を模式的に正面断面図で示す。
図1に示す複合体1は、シリコンウェーハ2と絶縁樹脂層3と金属層4と酸化層5と銅層6とがこの順で積層されて構成されている。
絶縁樹脂層3は、シリコンウェーハ2の上面2a(一方の表面)上に積層されている。金属層4は、絶縁樹脂層3の上面3a上に積層されている。金属層4は、金属により形成されている。酸化層5は、金属層4の上面4a上に積層されている。酸化層5は、金属層4の上方に位置し、金属層4の上記金属が酸化した酸化層である。銅層6は、酸化層5の上面5a上に積層されている。
金属層4を形成する金属は、ニッケルであるか、又は銅よりも酸化還元電位が卑な金属である。また、酸化層5は、この特定の金属が酸化した酸化層である。この特定の金属の使用によって、絶縁樹脂層3と銅層6の分離を良好にすることができる。金属層4と酸化層5とを形成する方法としては、金属層を形成した後に、金属層の上面部分を酸化させて酸化層とし、金属層の下方部分を酸化させずに金属層のままにする方法等が挙げられる。
複合体1では、シリコンウェーハ2を支持体として用いているので、複合体1の寸法変化を抑制でき、更に反りも抑制できる。反りが抑制されることによって、複合体1上に、感光性ドライフィルム(DFR)等を用いてレジストパターンを形成する際に、解像不良を抑制できる。このため、微細な回路層を精度よく形成できる。
熱硬化後の絶縁樹脂層3の25℃〜150℃での線膨張率が30ppm/℃以下であり、かつ常温25℃でのヤング率は7GPa以上であることが好ましい。この場合には、複合体1の寸法変化を抑制できる。この結果、複合体1上に、多層ビルドアップ配線基板を精度よく形成できる。
絶縁樹脂層3を形成するために、例えば、熱硬化性樹脂、硬化剤及び無機充填材を含む樹脂組成物が用いられる。樹脂組成物は、これら以外の成分を含んでいてもよい。上記熱硬化性樹脂としては、エポキシ樹脂等が挙げられる。上記硬化剤としては、エポキシ樹脂の硬化剤が挙げられる。上記無機充填材としては、シリカ等が挙げられる。
金属層4と酸化層5との合計の厚みは、0.5μm以上、2μm以下であることが好ましい。この場合には、複合体1上に微細な回路層をより一層良好にすることができ、更に酸化層5をエッチングにより容易に除去できる。例えば、回路層が形成されている部分の寸法Lと、回路層が形成されていない部分の寸法Sとを示すL/Sが10μm/10μm以下である微細な配線パターン(回路層)を形成できる。なお、L/Sが10μm/10μmを超える回路層も形成可能である。複合体1上に微細な配線パターンをより一層容易に形成し、酸化層5をエッチングにより容易に除去する観点からは、金属層4と酸化層5との厚み比(金属層の厚み:酸化層の厚み)は、9:1〜1:3であることが好ましく、4:1〜1:1であることがより好ましく、3:1であることが最も好ましい。
また、複合体1では、銅層6が設けられている。銅層6は無電解めっき等により形成可能である。このため、銅層6の厚みを薄くすることができる。例えば、銅層6の厚みを、0.5μm以上、2μm以下にすることも可能である。銅層6の厚みは、0.5μm以上、2μm以下であることが好ましい。このように銅層6の厚みを薄くすることで、銅層6をエッチングして、微細な配線パターンを形成できる。具体的には、例えば、セミアディティブプロセスで、銅層6上の配線パターンが設けられた部分以外の下地の銅層6を短時間で除去できる。また、L/Sが10μm/10μm以下である微細な配線パターンを銅層6により形成できる。
(複合体の製造方法)
本発明に係る複合体の製造方法は、シリコンウェーハ上に、熱硬化性絶縁樹脂材料を配置して予備硬化させた後、次に予備硬化された該熱硬化性絶縁樹脂材料の上面を粗化処理して、絶縁樹脂層を形成する工程と、上記絶縁樹脂層上に、金属層を形成する工程と、上記金属層の上面部分をエッチング液で処理して、上記金属層の金属を酸化させて酸化層を形成する工程と、上記酸化層上に、銅層を形成する工程とを備える。本発明に係る複合体の製造方法では、上記金属として、ニッケルを用いるか、又は銅よりも酸化還元電位が卑な金属が用いられる。
複合体1は、具体的には、例えば、以下のようにして得ることができる。
先ず、シリコンウェーハ2を用意する。必要に応じて、シリコンウェーハ2の上面2aを、シランカップリング剤などで表面処理する。この表面処理により、シリコンウェーハ2の上面2aと絶縁樹脂層3との密着性が良好になる。
シリコンウェーハ2の上面2a上に、熱硬化性絶縁樹脂材料を配置する。その後、シリコンウェーハ2上に配置された熱硬化性絶縁樹脂材料を予備硬化させる。次に、図2(a)に示すように、予備硬化された該熱硬化性絶縁樹脂材料の上面を粗化処理して、絶縁樹脂層3を形成する。
上記予備硬化の条件としては、90〜200℃で10〜180分間加熱する条件が挙げられる。
上記粗化処理により、絶縁樹脂層3の表面に微細な凹凸が形成される。上記粗化処理には、粗化液が用いられ、例えば、マンガン化合物、クロム化合物又は過硫酸化合物などの化学酸化剤等が用いられる。これらの化学酸化剤は、水又は有機溶剤が添加された後、水溶液又は有機溶媒分散溶液として用いられる。上記マンガン化合物としては、過マンガン酸カリウム及び過マンガン酸ナトリウム等が挙げられる。上記粗化液は、過マンガン酸塩を含む粗化液であることが好ましい。なお、上記粗化処理の前に予備硬化された上記熱硬化性絶縁樹脂材料は、膨潤処理されてもよい。
次に、図2(b)に示すように、絶縁樹脂層3の上面3a上に、金属により金属層11を形成する。金属層11は、金属層4となる部分と、酸化層5となる部分を有する。金属層11は、無電解金属めっきにより形成されることが好ましい。金属層11を形成するための金属として、ニッケルを用いるか、又は銅よりも酸化還元電位が卑な金属が用いられる。該金属として、ニッケルを用いてもよく、銅よりも酸化還元電位が卑な金属を用いてもよい。シリコンウェーハ2の上面2a上ではなく、絶縁樹脂層3の上面3a上に金属層11を形成することにより、金属層11の接着対象部材(絶縁樹脂層3)に対する密着性を高めることができる。
次に、図2(c)に示すように、絶縁樹脂層3上の金属層11の上面部分をエッチング液で処理して、金属層11の金属を酸化させて、酸化層5を形成する。このとき、金属層11の全体を酸化させない。すなわち、金属層11の上面部分のみを酸化させ、金属層11の下方部分は酸化させない。従って、金属層11を部分的に酸化させると、金属層4と酸化層5とが形成される。金属層11の部分的な酸化には、エッチング液が用いられる。該エッチング液は、酸性エッチング液であることが好ましい。該酸性エッチング液は、過酸化水素を含むことが好ましい。
次に、酸化層5上に、銅層6(シード層)を形成する。銅層6は、無電解銅めっきにより形成することが好ましい。無電解銅めっきにより銅層6を形成すると、銅層6の厚みの制御が容易であり、かつ銅層6の厚みを薄くすることができる。また、銅層6を形成するために、無電解銅めっきプロセス等で、パラジウム触媒を付与してもよい。
上記のようにして、図1に示す複合体1を得ることができる。なお、上述した複合体の製造方法は一例にすぎず、複合体の製造方法は適宜変更され得る。
(多層ビルドアップ配線基板の製造方法)
本発明に係る多層ビルドアップ配線基板の製造方法は、上記複合体を用いて、該複合体における銅層上に、セミアディティブプロセス法によって回路層を形成し、かつ該回路層上に、ビルドアップ工法による回路層の積層を繰り返すことにより、上記銅層上に、回路層を有する積層体を配置する工程と、エッチング液にて上記酸化層を除去することで、上記回路層を有する積層体を分離して、上記回路層を有する積層体である多層ビルドアップ配線基板を取り出す工程とを備える。上記回路層を有する積層体は、多層ビルドアップ層である。
複合体1を用いて、多層ビルドアップ配線基板は、具体的には、例えば、以下のようにして得ることができる。なお、図3(a)〜(d)及び図4(a)〜(d)では、複合体1に関しては、酸化層5よりも上方部分のみを示しており、すなわち酸化層5と銅層6とのみを示しており、他の層の図示は省略している。
(1)図3(a)に示すように、複合体を用意して、複合体1における銅層6の上面上に、レジスト材料層21を配置する。レジスト材料層21を形成するために、レジスト材料が用いられる。該レジスト材料は、レジストフィルムであることが好ましく、感光性ドライフィルムであることがより好ましい。レジストフィルム又は感光性ドライフィルムは、銅層6の上面上にラミネートされる。上記感光性ドライフィルムは、ネガ型の感光性ドライフィルムであってもよく、ポジ型の感光性ドライフィルムであってもよい。レジスト材料層21の厚みは、好ましくは5μm以上、好ましくは25μm以下である。
(2)次に、レジスト材料層21を部分的に露光して、部分的に硬化させる。露光には、所定の配線デザインが描かれたマスク等が用いられる。該マスクとしては、ガラスマスク等が挙げられる。露光により、レジスト材料層21にイメージングを行う。露光の後、現像液で現像して、図3(b)に示すように、銅層6上に、レジストパターン21Aを形成する。上記現像液として、例えば、炭酸ナトリウム又はTHMA(水酸化テトラアルキルアンモニウム含有液)等が用いられる。レジストパターン21Aを形成するために、上記現像液として、0.7〜1.0重量%炭酸ナトリウム液が好適に用いられる。
(3)その後、図3(c)に示すように、レジストパターン21Aが無い部分(レジストパターン溝)において、銅層6上に回路層22を形成する。回路層22は、電解銅めっきにより形成することが好ましい。回路層22は、銅回路であることが好ましい。このようにして、銅層6上に、レジストパターン21Aと回路層22とが配置される。
(4)回路層22の形成の後、図3(d)に示すように、レジストパターン21Aを除去する。これにより、回路層22が無い部分において、銅層6が露出する。レジストパターン21Aの除去には剥離液が用いられる。レジストパターン21Aを除去するために、上記剥離液として、1〜3重量%水酸化ナトリウム液又はアミン化合物含有剥離液が好適に用いられる。
(5)樹脂との密着性を高めるために銅層6及び回路層22の露出した表面をそれぞれ、表面処理してもよい。該表面処理には、例えば、メック社製のFlatBOND、又はアトテック社製のSecureHFz等が用いられる。
次に、図4(a)に示すように、銅層6及び回路層22上に、絶縁樹脂材料を配置して、該絶縁樹脂材料により絶縁樹脂層31を積層する。このとき、絶縁樹脂材料を、回路層22が無い部分に埋め込む。絶縁樹脂材料は、熱硬化性絶縁樹脂材料であることが好ましい。熱硬化後の絶縁樹脂層31の25℃〜150℃での線膨張率が30ppm/℃以下であり、かつ常温25℃でのヤング率は7GPa以上であることが好ましい。この場合には、絶縁樹脂層31の寸法変化を抑制できる。絶縁樹脂層31の上記線膨張率は低いほどよい。絶縁樹脂層の上記線膨張率は3ppm/℃程度であってもよい。絶縁樹脂層31の上記ヤング率の上限は特に限定されない。該ヤング率は、例えば、18GPa以下である。絶縁樹脂層31を積層するために、例えば、名機製作所社製又はニチゴーモートン社製2ステージビルドアップラミネータ等が用いられる。ラミネート温度は、例えば、150〜190℃である。このラミネート温度でラミネートすると、熱硬化性絶縁樹脂材料は予備硬化される。
(6)次に、図4(b)に示すように、絶縁樹脂層31にビアホール32を形成する。ビアホール32を形成するために、日立ビアメカニクス社製又は松下溶接システム社製COレーザー等が好適に用いられる。ビアホール32の上端の最大径は、55μm以下であることが好ましい。ビアホール32の下端の開口面積は、ビアホール32の上端の開口面積よりも小さいことが好ましい。ビアホール32の下端の開口面積は、ビアホール32の上端の開口面積の80%以上であることが好ましく、95%以下であることが好ましい。このようなビアホール32の上端と下端との開口面積の関係を満足すると、層間のビア接続信頼性が向上する。ビアホール32の下端側がLSI実装面であることが好ましい。なお、ビアホール32の開口面積は、レーザー加工時のレーザー出力により制御可能である。
(7)次に、図4(c)に示すように、ビアホール32内に、導電材料を充填し、導電層33を形成する。
次に、必要に応じて、絶縁樹脂層31の上面に凹凸を形成する。該凹凸を形成するために、絶縁樹脂層31の上面を粗化処理してもよく、絶縁樹脂層31の上面を真空プラズマ処理してもよい。上記粗化処理には、過マンガン酸によるアルカリエッチング処理を用いてもよい。
(8)その後、図4(d)に示すように、絶縁樹脂層31上に、銅層34を形成する。無電解銅めっきにより、銅層34(シード層)を形成することが好ましい。銅層34を形成するために、絶縁樹脂層31の上面にパラジウム触媒を付与してもよい。銅層34の厚みは、0.5μm以上、2.0μmであることが好ましい。
その後、図3(a)〜(d)に示すように、ビルドアップ工法による回路層の積層を繰り返す。すなわち、上記(1)〜(4)のプロセスを繰り返す。具体的には、(1)レジスト層の配置、(2)レジストパターンの形成、(3)回路層の形成及び(4)レジストパターンの除去等のプロセスを繰り返す。また、場合によっては、図4(a)〜(d)に示すプロセスをさらに行ってもよい。すなわち、上記(5)〜(8)のプロセスをさらに行ってもよい。これにより、積層数がより多い回路層を有する積層体(多層ビルドアップ層)を形成できる。このようにして、図5(a)に示すように、複合体1Aの上面に回路層を有する積層体51が配置される。積層体51では、絶縁樹脂層31上に、回路層34A,35,39,40と、ビアホール36と、導電層37と、絶縁樹脂層38との構造体が形成されている。
その後、図5(b)に示すように、エッチング液等にて酸化層5を除去することで、回路層を有する積層体51を分離する。すなわち、回路層を有する積層体51と金属層4との間の酸化層5を除去する。このようにして、回路層を有する積層体51である多層ビルドアップ配線基板51Aを取り出す。酸化層5のエッチングには、適宜のエッチング液が用いられる。酸化層5が、ニッケルが酸化した酸化層である場合には、酸化層5のエッチングには、例えば、特開2005−36256号公報及び特開平9−228075号公報に記載の選択的ニッケルめっきエッチング液が用いられる。これらの公報に記載のエッチング液以外のエッチング液を用いてもよい。
その後、銅エッチング液にて銅層6(回路層22が無い部分を含む)を除去することで、L/Sが10μm/10μm以下である微細な配線を形成できる。この除去に使用する銅エッチング液として、荏原ユージライト社製SAC、又は三菱ガス化学社製(菱江化学取り扱い)CPE−810などを用いる。この銅エッチング液により、結晶粒が細かい無電解めっきで形成された銅層6と、結晶粒が大きい電解銅めっきで形成された回路層22は、銅結晶粒内への銅エッチング液浸透性が異なるので、銅層6が選択的にエッチングされる。これにより、回路層22の水平面の絶縁が保たれる。
多層ビルドアップ配線基板51Aの上面には、必要に応じて、ソルダーレジスト層を形成してもよい。
このような方法で、多層ビルドアップ配線基板51Aを作製すれば、L/Sが10μm/10μm以下である微細な配線パターンを容易に形成できる。さらに、ビア径が55μm以下であるビアホールを容易に形成することもできる。但し、L/Sが10μm/10μmを超える配線パターンも形成可能であり、更に、ビア径が55μmを超えるビアホールも形成可能である。
なお、複合体1を用いた上述した多層ビルドアップ配線基板の製造方法は一例にすぎず、多層ビルドアップ配線基板の製造方法は適宜変更され得る。
なお、複合体における金属層を構成する金属としてニッケルを用いて、上述した方法で多層ビルドアップ配線基板を作製した場合には、L/Sが10μm/10μm以下である微細な配線を容易に形成可能であった。さらに、ビア径55μm以下のビアホールを精度よく形成することができた。
また、複合体における金属層を構成する金属として銅より卑な金属である亜鉛を用いて、上述した方法で多層ビルドアップ配線基板を作製した場合には、L/Sが10μm/10μm以下である微細な配線を容易に形成可能であった。さらに、ビア径55μm以下のビアホールを精度よく形成することができた。
1,1A…複合体
2…シリコンウェーハ
2a…上面
3…絶縁樹脂層
3a…上面
4…金属層
4a…上面
5…酸化層
5a…上面
6…銅層
11…金属層
21…レジスト層
21A…レジストパターン
22…回路層
31…絶縁樹脂層
32…ビアホール
33…導電層
34…銅層
34A,35,39,40…回路層
36…ビアホール
37…導電層
38…絶縁樹脂層
51…回路層を有する積層体
51A…多層ビルドアップ配線基板

Claims (7)

  1. シリコンウェーハと、
    前記シリコンウェーハの一方の表面上に積層された絶縁樹脂層と、
    前記絶縁樹脂層の前記シリコンウェーハ側と反対の表面上に積層されており、金属により形成された金属層と、
    前記金属層の前記絶縁樹脂層側とは反対の表面上に積層されており、前記金属層の前記金属が酸化した酸化層と、
    前記酸化層の前記金属層側とは反対の表面上に積層された銅層とを備え、
    前記金属が、ニッケルであるか、又は銅よりも酸化還元電位が卑な金属である、複合体。
  2. 前記熱硬化後の絶縁樹脂層の25℃〜150℃での線膨張率が30ppm/℃以下であり、かつ常温25℃でのヤング率が7GPa以上である、請求項1に記載の複合体。
  3. 前記金属層と前記酸化層との合計の厚みが、0.5μm以上、2μm以下であり、かつ前記銅層の厚みが0.5μm以上、2μm以下である、請求項1又は2に記載の複合体。
  4. 前記金属がニッケルである、請求項1〜3のいずれか1項に記載の複合体。
  5. 前記金属が銅よりも酸化還元電位が卑な金属である、請求項1〜3のいずれか1項に記載の複合体。
  6. シリコンウェーハ上に、熱硬化性絶縁樹脂材料を配置して予備硬化させた後、次に予備硬化された該熱硬化性絶縁樹脂材料の上面を粗化処理して、絶縁樹脂層を形成する工程と
    前記絶縁樹脂層上に、金属層を形成する工程と、
    前記金属層の上面部分をエッチング液で処理して、前記金属層の金属を酸化させて酸化層を形成する工程と、
    前記酸化層上に、銅層を形成する工程とを備え、
    前記金属として、ニッケルを用いるか、又は銅よりも酸化還元電位が卑な金属を用いる、複合体の製造方法。
  7. 多層ビルドアップ配線基板の製造方法であって、
    請求項1〜5のいずれか1項に記載の複合体を用いて、該複合体における銅層上に、セミアディティブプロセス法によって回路層を形成し、かつ該回路層上に、ビルドアップ工法による回路層の積層を繰り返すことにより、前記銅層上に、回路層を有する積層体を配置する工程と、
    エッチング液にて前記酸化層を除去することで、前記回路層を有する積層体を分離して、前記回路層を有する積層体である多層ビルドアップ配線基板を取り出す工程とを備える、多層ビルドアップ配線基板の製造方法。
JP2011014373A 2011-01-26 2011-01-26 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法 Active JP5416724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011014373A JP5416724B2 (ja) 2011-01-26 2011-01-26 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011014373A JP5416724B2 (ja) 2011-01-26 2011-01-26 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012156324A JP2012156324A (ja) 2012-08-16
JP5416724B2 true JP5416724B2 (ja) 2014-02-12

Family

ID=46837739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011014373A Active JP5416724B2 (ja) 2011-01-26 2011-01-26 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5416724B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101589344B1 (ko) * 2012-03-30 2016-01-28 주식회사 엘지화학 유기전자소자용 기판
TWI462669B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 多層式的軟性印刷電路板及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1133220B1 (en) * 2000-03-10 2011-05-11 GBC Metals, LLC Copper foil with low profile bond enhancement
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP2012156324A (ja) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP5526746B2 (ja) 多層基板の製造方法及び支持基板
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP2007142403A (ja) プリント基板及びその製造方法
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
KR101095211B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
CN104701189A (zh) 三层封装基板的制作方法及三层封装基板
TW201334647A (zh) 多層配線基板及其製造方法
JP2011171528A (ja) 多層配線基板の製造方法
JP2009283671A (ja) プリント配線板の製造方法
KR20130051424A (ko) 다층 배선기판의 제조방법
KR100861620B1 (ko) 인쇄회로기판의 제조방법
JP3999784B2 (ja) 電子部品搭載基板の製造方法
JP5416724B2 (ja) 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法
JP2007150171A (ja) 配線基板の製造方法
JP2015041729A (ja) プリント配線板
JP5298740B2 (ja) 多層回路基板の製造方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP4862682B2 (ja) プリント配線基板及びその製造方法
JP2008147532A (ja) 配線基板の製造方法
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP2010056373A (ja) プリント配線板の製造方法およびプリント配線板
KR100670594B1 (ko) 인쇄 회로 기판에서 미세 회로 형성 방법
WO2022264378A1 (ja) 配線基板の製造方法及び積層板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131115

R151 Written notification of patent or utility model registration

Ref document number: 5416724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250