WO2022264378A1 - 配線基板の製造方法及び積層板 - Google Patents

配線基板の製造方法及び積層板 Download PDF

Info

Publication number
WO2022264378A1
WO2022264378A1 PCT/JP2021/023092 JP2021023092W WO2022264378A1 WO 2022264378 A1 WO2022264378 A1 WO 2022264378A1 JP 2021023092 W JP2021023092 W JP 2021023092W WO 2022264378 A1 WO2022264378 A1 WO 2022264378A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
insulating material
layer
opening
wiring board
Prior art date
Application number
PCT/JP2021/023092
Other languages
English (en)
French (fr)
Inventor
正也 鳥羽
真樹 山口
Original Assignee
昭和電工マテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工マテリアルズ株式会社 filed Critical 昭和電工マテリアルズ株式会社
Priority to PCT/JP2021/023092 priority Critical patent/WO2022264378A1/ja
Priority to KR1020237042041A priority patent/KR20240024801A/ko
Priority to PCT/JP2022/024007 priority patent/WO2022265047A1/ja
Priority to JP2023530379A priority patent/JPWO2022265047A1/ja
Priority to CN202280041186.8A priority patent/CN117461126A/zh
Priority to US18/569,217 priority patent/US20240304462A1/en
Priority to TW111122362A priority patent/TW202315490A/zh
Publication of WO2022264378A1 publication Critical patent/WO2022264378A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1641—Organic substrates, e.g. resin, plastic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Definitions

  • the present disclosure relates to a wiring board manufacturing method and a laminate.
  • a connection method called package-on-package is widely used for smartphones and tablet terminals.
  • Package-on-package is a method of connecting different packages on a package by flip-chip mounting (see Non-Patent Documents 1 and 2).
  • a package technology using a glass interposer, a package technology using a through silicon via (TSV), a package technology using a chip embedded in a substrate for chip-to-chip transmission, and the like have been proposed.
  • organic interposers and FO-WLPs when chips are mounted in parallel, a fine wiring layer is required for high-density conduction (see Patent Document 2).
  • TMV Through Mold Via
  • ECTC Electronic Components and Technology Conference
  • eWLB-PoP Embedded Wafer Level PoP
  • the present inventors manufactured a wiring board having vias using a laminate comprising a prepreg and an ultra-thin copper foil (thickness of about 1.5 to 5 ⁇ m) provided on its surface. It was found that there are the following problems with the miniaturization of vias in recent years. That is, when an opening passing through a copper foil and a prepreg is formed by a carbon dioxide laser widely used in this field, a phenomenon was observed in which the copper foil peeled off from the prepreg around the opening. Even if the peeling of the conductive copper foil around the via opening was at a level that could be ignored in the past, miniaturization of the via opening (for example, about 10 to 100 ⁇ m in diameter) is required. Therefore, it is assumed that the via reliability is affected.
  • the present disclosure has been made in view of the above problems, and provides a wiring board that can sufficiently suppress peeling of the conductive layer around the opening even when the opening for via formation is formed by a carbon dioxide laser.
  • a manufacturing method is provided.
  • INDUSTRIAL APPLICABILITY The present disclosure is a laminate used for manufacturing a wiring board, and even when an opening for forming a via is formed by a carbon dioxide laser, the peeling of the conductive layer around the opening can be sufficiently suppressed. To provide a laminate useful for manufacturing a wiring board with a high yield and excellent reliability.
  • a method for manufacturing a wiring board according to the present disclosure comprises a step (I) of forming an insulating material layer on the surface of a supporting substrate, and forming a first conductive layer on the surface of the insulating material layer by electroless copper plating.
  • step (II) forming a first opening through the first conductive layer and the insulating material layer;
  • step (III) Step (IV) of forming a second conductive layer on the side surface by electroless copper plating; and a resist pattern having a second opening communicating with the first opening on the surface of the second conductive layer.
  • the present inventors have found that the above problem can be solved by providing an insulating material layer on the surface of a supporting substrate and forming a first conductive layer on the surface of this insulating material layer by electroless copper plating. . That is, even if a carbon dioxide laser is used to form a first opening penetrating through the first conductive layer and the insulating material layer after the formation of the first conductive layer, the insulating material layer will not reach the first opening around the opening. Exfoliation of one conductive layer can be sufficiently suppressed. It is speculated that the main reason for this effect is that the first conductive layer formed by electroless copper plating is thinner than the copper foil.
  • the thickness of the first conductive layer formed in step (II) is, for example, 20-200 nm. Since the first conductive layer is sufficiently thin, the heat generated during the processing of the opening by the carbon dioxide laser in step (III) can be easily dissipated, and the opening can be formed in the first conductive layer in a relatively short time. can. From these facts, it is presumed that the first conductive layer is less likely to separate from the insulating material layer around the opening. That is, according to the present disclosure, vias (first and second openings) having a predetermined shape can be stably formed, and wiring substrates can be manufactured with a good yield.
  • ultra-thin copper foils used in the field of wiring boards have a thickness of, for example, 1.5 to 5 ⁇ m.
  • the copper foil tends to block the radiation of heat generated during processing.
  • heat accumulates in the insulating material layer around the opening, and this heat tends to degrade the insulating material and cause peeling of the copper foil.
  • the carbon dioxide laser emits light in the infrared region, the temperature of the region irradiated with the carbon dioxide laser and its vicinity tends to rise.
  • the resist pattern in step (V) may further have a plurality of grooves extending to the surface of the second conductive layer and extending in parallel.
  • wiring is formed by filling the conductive material also in the plurality of trenches by electrolytic copper plating.
  • the width of the groove is, for example, 1 to 100 ⁇ m.
  • the interval between two adjacent grooves is, for example, 1 to 100 ⁇ m.
  • the "width of the groove” and the "interval between two adjacent trenches” can be rephrased as the "width of the wiring” and the "interval between the two adjacent wirings", respectively.
  • the steps until finally obtaining the wiring board are not particularly limited, but for example, the wiring board is manufactured through the following steps. - Step (VII) of stripping the resist pattern - Step (VIII) of removing the second conductive layer exposed by removing the resist pattern and the first conductive layer in contact therewith
  • the wiring layer formed on the support substrate may be a single layer or multiple layers.
  • a wiring board having multilayered wiring layers on a supporting substrate is manufactured, for example, through the following steps. - After the step (VIII), the step (IX) of further forming an insulating material layer so as to cover the wiring provided on the insulating material layer. - After the step (IX), the step (X) of performing a series of steps from the step (II) to the step (IX)
  • a laminate according to the present disclosure includes a supporting substrate, an insulating material layer provided on the surface of the supporting substrate, and a conductive layer having a thickness of 20 to 200 nm provided on the surface of the insulating material layer.
  • This laminate is used for manufacturing a wiring board, and can sufficiently suppress peeling of the conductive layer around the opening for forming the via, and manufactures a wiring board with a sufficiently high yield and excellent reliability.
  • the conductive layer is formed by electroless copper plating. Instead of electroless copper plating, other methods (eg, sputtering or vapor deposition) may be used to form the conductive layer with the above thickness. Sputtering or vapor deposition, like electroless copper plating, can form a conductive layer that adheres sufficiently firmly to the insulating material layer.
  • a support substrate in the present disclosure has, for example, a prepreg containing cloth (for example, glass cloth) and a copper layer formed on the surface of the prepreg.
  • An insulating material layer in the present disclosure is, for example, a prepreg including cloth (eg, glass cloth).
  • a method for manufacturing a wiring board that can sufficiently suppress peeling of the conductive layer around the opening even when the opening for via formation is formed by a carbon dioxide laser. According to the present disclosure, even when a laminate used for manufacturing a wiring board has an opening for via formation formed by a carbon dioxide laser, the peeling of the conductive layer around the opening is sufficiently suppressed. It is possible to provide a laminate useful for manufacturing a wiring board with a sufficiently high yield and excellent reliability.
  • FIG. 1(a) to 1(c) are cross-sectional views schematically showing the manufacturing process of the wiring board.
  • 2A to 2C are cross-sectional views schematically showing the manufacturing process of the wiring board.
  • 3A to 3C are cross-sectional views schematically showing the manufacturing process of the wiring board.
  • FIG. 4 is a cross-sectional view schematically showing a wiring board including a wiring layer formed on the surface of an insulating material layer.
  • FIG. 5 is a cross-sectional view schematically showing one embodiment of the laminate according to the present disclosure.
  • the numerical range indicated using “to” indicates the range including the numerical values before and after “to” as the minimum and maximum values, respectively.
  • the upper limit or lower limit described in one numerical range may be replaced with the upper limit or lower limit of the numerical range described in other steps. good.
  • the upper and lower limits of the numerical ranges may be replaced with the values shown in the examples.
  • the wiring board manufacturing method includes at least the following steps. (I) a step of forming an insulating material layer 3 on the surface 7F of the support substrate 7; (II) A step of forming the first conductive layer 1 on the surface 3F of the insulating material layer 3 by electroless copper plating. (III) A step of forming a first opening H1 extending from the surface 1F of the first conductive layer 1 through the insulating material layer 3 to the surface 7F of the supporting substrate 7 by a carbon dioxide laser.
  • (IV) A step of forming a second conductive layer 2 on the surface 1F of the first conductive layer 1 and on the bottom surface H1a and side surfaces H1b of the first opening H1 by electroless copper plating.
  • (V) A step of forming a resist pattern 11 having a second opening H2 communicating with the first opening H1 on the surface of the second conductive layer 2;
  • (VI) A step of filling the first opening H1 and the second opening H2 with a conductive material 9a containing copper by electrolytic copper plating.
  • VII) a step of removing the resist pattern 11;
  • (VIII) A step of removing the second conductive layer 2 exposed by removing the resist pattern 11 and the first conductive layer 1 in contact therewith.
  • the first conductive layer 1 formed in step (II) is formed by electroless copper plating.
  • the first conductive layer 1 formed by electroless copper plating is thinner than copper foil.
  • the thickness of the first conductive layer 1 is, for example, 20-200 nm, and may be 40-200 nm or 60-200 nm.
  • the thickness of copper foil used in the field of wiring boards is, for example, 1.5 to 5 ⁇ m. Due to the sufficiently thin first conductive layer 1, the heat generated during the carbon dioxide laser processing in step (III) can be easily dissipated. is less likely to occur. As a result, vias (first and second openings) having a predetermined shape can be stably formed, and wiring boards can be manufactured with a good yield. Each step will be described below.
  • This step is a step of forming an insulating material layer 3 on the surface 7F of the support substrate 7 (FIG. 1(a)).
  • the support substrate 7 has a copper layer 7a on its surface.
  • the copper layer 7a is formed on the surface of the substrate body 7b.
  • a copper clad laminate CCL
  • a copper-clad laminate has a prepreg containing cloth (for example, glass cloth) and a copper layer formed on the surface of the prepreg.
  • the cloth contained in the prepreg may be either woven fabric or non-woven fabric. From the viewpoint of the strength of the prepreg, the cloth is preferably a woven fabric. On the other hand, from the viewpoint of flatness of the surface of the prepreg, it is preferable that at least the cloth arranged near the surface of the prepreg is nonwoven fabric.
  • the thickness of the support substrate 7 is, for example, 0.2 to 2.0 mm. If the thickness is 0.2 mm or more, the support substrate 7 tends to be handled well, while if it is 2.0 mm or less, the material cost tends to be kept low.
  • the shape of the support substrate 7 may be wafer-like or panel-like.
  • the diameter of the wafer-like substrate is, for example, 200 mm, and may be 300 mm or 450 mm.
  • the length of one side of the rectangular panel is, for example, 300-700 mm.
  • thermosetting insulating material is, for example, a thermosetting insulating material.
  • the thermosetting insulating material may be liquid or film-like, and the film-like thermosetting insulating material is preferable from the viewpoint of film thickness flatness and cost.
  • the thermosetting insulating material preferably contains a filler having an average particle size of 500 nm or less (more preferably 50 to 200 nm), in that fine wiring can be formed.
  • the filler content is preferably 0 to 70 parts by mass, more preferably 0 to 50 parts by mass, based on 100 parts by mass of the thermosetting insulating material excluding the filler.
  • thermosetting insulating film that can be pressed at 40°C to 250°C.
  • Thermosetting insulating films with a pressable temperature of 40°C or higher have moderate tackiness at room temperature (approximately 25°C) and tend to be easy to handle. It tends to be suppressed.
  • the coefficient of thermal expansion of the insulating material layer 3 after curing is preferably 80 ⁇ 10 ⁇ 6 /K or less from the viewpoint of suppressing warpage, and is 70 ⁇ 10 ⁇ 6 /K or less from the viewpoint of obtaining high reliability. is more preferable. Moreover, it is preferably 50 ⁇ 10 ⁇ 6 /K or more in terms of stress relaxation and high-definition patterns.
  • the thickness of the insulating material layer 3 is preferably 50 ⁇ m or less, more preferably 40 ⁇ m or less, and even more preferably 30 ⁇ m or less. When the thickness of the insulating material layer 3 is within the above range, for example, fine first openings H1 (opening shape: circular or elliptical) can be easily formed satisfactorily in step (III).
  • the thickness of the insulating material layer 3 is preferably 1 ⁇ m or more from the viewpoint of insulation reliability.
  • a prepreg for example, can be used as the insulating material layer 3 .
  • the prepreg includes a cloth (for example, glass cloth) and a thermosetting resin composition impregnated with the cloth.
  • the cloth included in the prepreg may be woven or nonwoven. From the viewpoint of the strength of the prepreg, the cloth is preferably a woven fabric. On the other hand, from the viewpoint of flatness of the surface of the prepreg, it is preferable that at least the cloth arranged near the surface of the prepreg is nonwoven fabric.
  • This step is a step of forming the first conductive layer 1 on the surface 3F of the insulating material layer 3 by electroless copper plating (FIG. 1(b)).
  • the surface of the insulating material layer 3 is washed with a pretreatment liquid so that palladium, which serves as a catalyst for electroless copper plating, is adsorbed on the surface of the insulating material layer 3 .
  • the pretreatment liquid may be a commercially available alkaline pretreatment liquid containing sodium hydroxide or potassium hydroxide.
  • the concentration of sodium hydroxide or potassium hydroxide is, for example, 1-30%.
  • the immersion time in the pretreatment liquid is, for example, 1 to 60 minutes.
  • the immersion temperature is, for example, 25-80°C.
  • After the pretreatment it may be washed with city water, pure water, ultrapure water or an organic solvent in order to remove excess pretreatment liquid.
  • the surface of the insulating material layer 3 is immersed and washed in an acidic aqueous solution in order to remove alkali ions from the surface.
  • the acidic aqueous solution may be an aqueous sulfuric acid solution, the concentration of which is, for example, 1% to 20%, and the immersion time is, for example, 1 to 60 minutes.
  • it may be washed with city water, pure water, ultrapure water or an organic solvent.
  • Palladium is deposited on the surface of the insulating material layer 3 .
  • Palladium may be a commercially available palladium-tin colloid solution, an aqueous solution containing palladium ions, a palladium ion suspension, or the like.
  • an aqueous solution containing palladium ions is preferable because the palladium ions are effectively adsorbed on the region modified by the pretreatment.
  • the temperature of the aqueous solution containing palladium ions is, for example, 25 to 80°C, and the immersion time is, for example, 1 to 60 minutes. After adsorbing the palladium ions, it may be washed with city water, pure water, ultrapure water or an organic solvent in order to remove excess palladium ions.
  • a reagent for activating palladium ions may be a commercially available activating agent (activation treatment liquid).
  • the temperature of the activator is, for example, 25-80° C., and the immersion time is, for example, 1-60 minutes.
  • the surface of the insulating material layer 3 is plated with electroless copper to form the first conductive layer 1 .
  • the copper content of the first conductive layer 1 is, for example, 90-99.9 mass %.
  • the first conductive layer 1 serves to protect the surface of the insulating material layer 3 .
  • Electroless copper plating includes electroless pure copper plating (purity of 99% by mass or more), electroless copper-nickel phosphor plating (nickel content: 1 to 10% by mass, phosphorus content: 1 to 13% by mass), and the like. However, non-magnetic electroless copper plating is preferable in terms of ensuring good signal integrity.
  • the electroless copper plating solution may be a commercially available plating solution, for example, an electroless copper plating solution (manufactured by Uyemura & Co., Ltd., trade name "Sulcup”) can be used.
  • the temperature of the electroless copper plating solution is, for example, 25-60.degree.
  • washing may be performed with city water, pure water, ultrapure water, or an organic solvent in order to remove excess plating solution. If it is difficult to form a film by electroless plating on the surface of the insulating material layer 3, the surface of the insulating material layer 3 may be surface-treated.
  • Surface treatment methods include oxygen plasma, argon plasma, nitrogen plasma, ultraviolet-ozone modification, and the like.
  • the thickness of the first conductive layer 1 is preferably 20-200 nm, more preferably 40-200 nm, still more preferably 60-200 nm. Since the first conductive layer 1 is sufficiently thin, it is possible to dissipate the heat generated during the processing by the carbon dioxide laser in step (III).
  • This step is a step of forming a first opening H1 penetrating through the first conductive layer 1 and the insulating material layer 3 (FIG. 1(c)).
  • the first opening H1 extends from the surface 1F of the first conductive layer 1 through the insulating material layer 3 to the surface 7F of the support substrate 7 .
  • the first opening H1 is composed of a bottom surface H1a composed of the surface of the support substrate 7 (the surface of the copper layer 7a) and side surfaces H1b.
  • the bottom surface H1a is composed of the surface of the support substrate 7 (the surface of the copper layer 7a).
  • the side surface H1b is composed of the first conductive layer 1 and the insulating material layer 3 .
  • the opening shape of the first opening H1 is preferably circular or elliptical, and the opening size in this case corresponds to the area of a circle with a diameter of 10 to 100 ⁇ m (10 to 50 ⁇ m in the case of finer diameter). It may be to some extent.
  • Carbon dioxide laser processing is preferable for the method of forming the first opening H1 from the viewpoint of cost.
  • the insulating material layer 3 is made of a thermosetting material
  • the insulating material layer 3 may be further cured by heating after the formation of the first opening H1.
  • the heating temperature is, for example, 100° C. to 200° C.
  • the heating time is, for example, 30 minutes to 3 hours.
  • the residue may be removed by oxygen plasma treatment, argon plasma treatment, nitrogen plasma treatment, or treatment with a desmear solution. Note that the treatment for removing the residue can roughen the surface of the treatment target. This tends to degrade the transmission properties of, for example, high frequency signals.
  • the laminate in which the insulating material layer 3 is covered with the first conductive layer 1 can be processed, the surface of the insulating material layer 3 does not become rough even if the process is performed. can be suppressed. In other words, it can be said that the first conductive layer 1 plays a role of protecting the surface of the insulating material layer 3 in the process of manufacturing the wiring board.
  • Step (IV)> is a step of forming the second conductive layer 2 by electroless copper plating on the surface 1F of the first conductive layer 1, the bottom surface H1a and the side surface H1b of the first opening H1 (FIG. 2 ( a)).
  • the electroless plating method may be the same as in step (II).
  • the second conductive layer 2 plays a role of a seed layer (power supply layer) for electrolytic copper plating performed in step (VI).
  • This step is a step of forming a resist pattern 11 having a second opening H2 communicating with the first opening H1 on the surface of the second conductive layer 2 (FIG. 2(b)).
  • the second opening H2 is formed at the position where the first opening H1 is formed.
  • the shape of the second opening H2 is, for example, circular or elliptical, and the size of the opening is approximately equivalent to the area of a circle with a diameter of 15 to 120 ⁇ m (15 to 60 ⁇ m in the case of finer diameter). good too.
  • the resist pattern 11 may have a plurality of grooves G for forming fine wiring.
  • a plurality of grooves G are provided so as to reach the surface of the second conductive layer H2 and be parallel to each other.
  • the trench G preferably has a trench structure.
  • a plurality of grooves G are filled with a conductive material by electrolytic copper plating in step (VI). This conductive material constitutes the wiring.
  • the width of the groove G is, for example, 1 to 100 ⁇ m.
  • the interval between two adjacent grooves G is, for example, 1 to 100 ⁇ m.
  • the resist pattern 11 may be formed using a commercially available resist.
  • Commercially available resists include negative film-like photosensitive resists (Photec RY-5107UT manufactured by Showa Denko Materials Co., Ltd.).
  • the resist pattern 11 can be formed through the following steps. First, a resist film is formed using a roll laminator. Next, a phototool having a pattern formed thereon is brought into close contact, and exposure is performed using an exposure machine. After that, spray development is performed with an aqueous sodium carbonate solution. A positive photosensitive resist may be used instead of the negative resist.
  • This step is a step of filling the first opening H1 and the second opening H2 with the conductive material 9a containing copper by electrolytic copper plating (FIG. 2(c)).
  • the plurality of grooves G are filled with the conductive material 9b by electrolytic copper plating.
  • electrolytic copper plating is performed using the second conductive layer 2 formed in step (IV) as a seed layer, thereby filling the first opening H1 and the second opening H2 with the conductive material 9a.
  • the plurality of grooves G are filled with the conductive material 9b.
  • the thickness (thickness of wiring) of the conductive material 9b filled in the plurality of grooves G is, for example, 1 to 30 ⁇ m, and may be 3 to 30 ⁇ m or 5 to 30 ⁇ m.
  • Step (VII)> This step is a step of removing the resist pattern 11 (FIG. 3A). Stripping of the resist may be performed using a commercially available stripping solution.
  • This step is a step of removing the second conductive layer 2 exposed by removing the resist pattern 11 and the first conductive layer 1 in contact therewith (FIG. 3(b)). More specifically, the second conductive layer 2 and the first conductive layer 1 in the regions not covered with the conductive materials 9a and 9b in the second conductive layer 2 (regions exposed by peeling the resist pattern 11) are removed. The catalyst for electroless plating remaining therebelow is also removed. These removal may be performed using a commercially available remover (etchant), and specific examples thereof include acidic etchants (manufactured by JCU Co., Ltd., BB-20, PJ-10, SAC-700W3C). .
  • etchant acidic etchants
  • a fine wiring is configured by and.
  • an insulating material layer 13 is formed so as to cover the surface of the insulating material layer 3, the fine wiring and the conductive material 9a (step (IX)).
  • the wiring layer 15 including the insulating material layer 13 and the fine wiring embedded therein is formed (see FIG. 3(c)).
  • an opening H3 is formed in the insulating material layer 13 to reach the conductive material 9a (see FIG. 4).
  • a via hole is formed by the openings H1, H2 and H3.
  • the wiring board is completed by filling the via holes with a conductive material and finishing the surface.
  • a wiring board having multilayered wiring layers on a supporting substrate is manufactured by subjecting the laminate after the step (IX) shown in FIG. 4 to a series of steps from the step (II) to the step (IX). can be manufactured by
  • the step (II) of forming the first conductive layer 1 by electroless copper plating on the surface of the insulating material layer 3 is exemplified.
  • a laminate having the same structure as the body may be prepared in advance and used to manufacture the wiring board.
  • the laminated plate 20 shown in FIG. a layer 21;
  • the conductive layer 21 may be formed by electroless copper plating, or may be formed by other methods (eg, sputtering or vapor deposition). Sputtering or vapor deposition, like electroless copper plating, can form a conductive layer that adheres sufficiently firmly to the insulating material layer.
  • the thickness of the conductive layer 21 is, for example, 20-200 nm, and may be 40-200 nm or 60-200 nm.
  • Example 1 ⁇ Step (I)> A supporting substrate was prepared, which included a substrate containing glass cloth (size: 200 mm square, thickness: 1.5 mm) and a copper layer (thickness: 20 ⁇ m) provided on this surface.
  • a press-type vacuum laminator MVLP-500, Meiki Seisakusho Co., Ltd.
  • an alkali cleaner manufactured by JCU Co., Ltd., trade name: EC-B
  • a mixture of conditioning solution (manufactured by JCU Co., Ltd., trade name: PB-200) and EC-B (PB-200 concentration: 70 mL / L, EC-B concentration: 2 mL / L) was added at 50 ° C. for 5 minutes. After the laminate was immersed for 1 minute, it was immersed in pure water for 1 minute.
  • a mixture of soft etching solution (manufactured by JCU Co., Ltd., trade name: PB-228) and 98% sulfuric acid (PB-228 concentration: 100 g / L, sulfuric acid concentration: 50 mL / L) at 30 ° C. for 2 minutes After the laminate was immersed in water, it was immersed in pure water for 1 minute.
  • the laminate was immersed in 10% sulfuric acid at room temperature for 1 minute.
  • a mixture of reagent 1 for catalyzing (manufactured by JCU Co., Ltd., trade name: PC-BA), reagent 2 for catalyzing (manufactured by JCU, trade name: PB-333) and EC-B (PC-BA concentration: 5 g/L, PB-333 concentration: 40 mL/L, EC-B concentration: 9 mL/L) at 60° C. for 5 minutes, and then immersed in pure water for 1 minute.
  • ⁇ Step (III)> using a carbon dioxide gas laser processing machine (LUC-2K21, laser wavelength 9.4 ⁇ m, manufactured by Via Mechanics Co., Ltd.), a plurality of laser beams are formed through the electroless copper plating layer and the prepreg 1 to reach the surface of the copper layer of the supporting substrate. An opening (first opening) was formed. The pulse width of the laser was set to 4 ⁇ m. The plurality of openings had different opening diameters, and four kinds of opening diameters of 10 ⁇ m, 50 ⁇ m, 80 ⁇ m and 100 ⁇ m were used.
  • LOC-2K21 carbon dioxide gas laser processing machine
  • a process was performed to remove the residue.
  • a swelling liquid manufactured by Atotech Japan Co., Ltd., trade name: Swelling Dip Securigant
  • desmear liquid a roughening liquid (manufactured by Atotech Japan Co., Ltd., trade name: Concentrate Compact CP) was used.
  • a neutralizing solution (manufactured by Atotech Japan Co., Ltd., trade name: Reduction Securigant) was used as a chemical solution for neutralization after desmear treatment.
  • the conditions for forming this electroless copper plating layer were the same as the conditions in step (II).
  • Step (V)> On the surface of the electroless copper plating layer formed in step (IV), a wiring forming resist (manufactured by Showa Denko Materials Co., Ltd., RY- 5107UT) was vacuum laminated.
  • the lamination temperature was 110° C.
  • the lamination time was 60 seconds
  • the lamination pressure was 0.5 MPa.
  • the wiring forming resist was exposed using an i-line stepper exposure machine (product name: S6CK type exposure machine, lens: ASC3 (Ck), manufactured by Therma Precision Co., Ltd.).
  • the exposure dose was 140 mJ/cm 2 and the focus was ⁇ 15 ⁇ m.
  • the protective film of the wiring forming resist was peeled off, and development was performed using a spray developing machine (manufactured by Mikasa Co., Ltd., AD-3000).
  • the developer was a 1.0% aqueous sodium carbonate solution, the development temperature was 30° C., and the spray pressure was 0.14 MPa.
  • Step (VI)> The openings were filled with a conductive material by electrolytic copper plating.
  • the laminate was immersed in a 100 mL/L aqueous solution of cleaner (manufactured by Okuno Chemical Industries Co., Ltd., product name: ICP Clean S-135) at 50°C for 1 minute, then immersed in pure water at 50°C for 1 minute. and immersed in a 10% sulfuric acid aqueous solution at 25°C for 1 minute.
  • cleaner manufactured by Okuno Chemical Industries Co., Ltd., product name: ICP Clean S-135
  • ⁇ Step (VII)> The resist pattern was peeled off using a spray developer (AD-3000, manufactured by Mikasa Co., Ltd.). A 2.38% TMAH aqueous solution was used as a stripping solution. The peeling temperature was set at 40° C. and the spray pressure was set at 0.2 MPa.
  • etching solution manufactured by JCU Co., Ltd., SAC-700W3C
  • 98% sulfuric acid 35% hydrogen peroxide water
  • an aqueous solution of copper sulfate pentahydrate SAC-700W3C concentration: 5 % by volume, sulfuric acid concentration: 4% by volume, hydrogen peroxide concentration: 5% by volume, copper sulfate pentahydrate concentration: 30 g/L
  • the laminate was immersed in an aqueous FL solution (manufactured by JCU Corporation, FL-A 500 mL/L, FL-B 40 mL/L) at 50° C. for 1 minute. After that, the laminate was immersed in pure water at 25° C. for 5 minutes, and then dried with a hot plate at 80° C. for 5 minutes.
  • an aqueous FL solution manufactured by JCU Corporation, FL-A 500 mL/L, FL-B 40 mL/L
  • Examples 2-4 Each step was carried out in the same manner as in Example 1, except that the following prepregs were used instead of prepreg 1.
  • Prepreg 2 E-770G, manufactured by Showa Denko Materials Co., Ltd.
  • Prepreg 3 HS-200, manufactured by Showa Denko Materials Co., Ltd.
  • Prepreg 4 LW-910G, manufactured by Showa Denko Materials Co., Ltd.
  • Example 5 Each step was performed in the same manner as in Example 1, except that the thickness of the electroless copper plating layer (first conductive layer) formed in step (II) was set to about 180 nm instead of about 90 nm. did.
  • step (III) to step (VIII) were carried out in the same manner as in Example 1.
  • a method for manufacturing a wiring board that can sufficiently suppress peeling of the conductive layer around the opening even when the opening for via formation is formed by a carbon dioxide laser. According to the present disclosure, even when a laminate used for manufacturing a wiring board has an opening for via formation formed by a carbon dioxide laser, the peeling of the conductive layer around the opening is sufficiently suppressed. It is possible to provide a laminate useful for manufacturing a wiring board with a sufficiently high yield and excellent reliability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本開示に係る配線基板の製造方法は、支持基板の表面上に絶縁材料層を形成する工程（Ｉ）と、絶縁材料層の表面上に、無電解銅めっきによって第一の導電層を形成する工程（ＩＩ）と、第一の導電層及び絶縁材料層を貫通する第一の開口部を形成する工程（ＩＩＩ）と、第一の導電層の表面上、第一の開口部の底面上及び側面上に、無電解銅めっきによって第二の導電層を形成する工程（ＩＶ）と、第二の導電層の表面上に、第一の開口部に連通する第二の開口部を有するレジストパターンを形成する工程（Ｖ）と、電解銅めっきによって、銅を含む導電材を第一の開口部及び第二の開口部に充填する工程（ＶＩ）とを含む。

Description

配線基板の製造方法及び積層板
　本開示は、配線基板の製造方法及び積層板に関する。
　半導体パッケージの高密度化及び高性能化を目的に、異なる性能の半導体素子（以下、場合により「チップ」という。）を一つのパッケージに混載する実装形態が提案されている。コストの観点から、チップ間の高密度インターコネクト技術の重要度が増している（特許文献１参照）。
　スマートフォン及びタブレット端末において、パッケージ・オン・パッケージと称される接続方法が広く採用されている。パッケージ・オン・パッケージは、パッケージ上に異なるパッケージをフリップチップ実装によって接続する方法である（非特許文献１，２参照）。更に高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術（有機インターポーザ）、スルーモールドビア（ＴＭＶ）を有するファンアウト型のパッケージ技術（ＦＯ－ＷＬＰ）、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極（ＴＳＶ）を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術などが提案されている。特に有機インターポーザ及びＦＯ－ＷＬＰにおいて、チップ同士を並列して搭載する場合には、高密度で導通させるために微細配線層が必要となる（特許文献２参照）。
特開２００３－３１８５１９号公報 米国特許出願公開第２００１／０２２１０７１号明細書
Ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　Ｔｈｒｏｕｇｈ　Ｍｏｌｄ　Ｖｉａ（ＴＭＶ）　ａｓ　ＰｏＰ　Ｂａｓｅ　Ｐａｃｋａｇｅ，　Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｍｐｏｎｅｎｔｓ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ｃｏｎｆｅｒｅｎｃｅ（ＥＣＴＣ），２００８ Ａｄｖａｎｃｅｄ　Ｌｏｗ　Ｐｒｏｆｉｌｅ　ＰｏＰ　Ｓｏｌｕｔｉｏｎ　ｗｉｔｈ　Ｅｍｂｅｄｄｅｄ　Ｗａｆｅｒ　Ｌｅｖｅｌ　ＰｏＰ（ｅＷＬＢ－ＰｏＰ）Ｔｅｃｈｎｏｌｏｇｙ，ＥＣＴＣ，２０１２
　ところで、本発明者らは、プリプレグと、その表面に設けられた極薄銅箔（厚さ１．５～５μｍ程度）とを備える積層板を使用してビアを有する配線基板を製造したところ、近年のビアの微細化に伴って以下の課題があること見出した。すなわち、この分野で広く使用されている炭酸ガスレーザによって銅箔及びプリプレグを貫通する開口部を形成すると、開口部の周辺においてプリプレグから銅箔が剥離する現象が認められた。ビア用の開口部の周辺における導銅箔の剥離は、従来であれば無視できたレベルであっても、ビア用の開口部についても微細化（例えば、開口径１０～１００μｍ程度）が求められているため、ビアの信頼性に影響が及ぶことが想定される。
　本開示は上記課題に鑑みてなされたものであり、炭酸ガスレーザによってビア形成用の開口部を形成した場合であっても、この開口部の周辺における導電層の剥離を十分に抑制できる配線基板の製造方法を提供する。本開示は配線基板の製造に用いられる積層板であって炭酸ガスレーザによってビア形成用の開口部を形成した場合であっても、この開口部の周辺における導電層の剥離を十分に抑制でき、十分に高い歩留まりで優れた信頼性の配線基板を製造するのに有用な積層板を提供する。
　本開示に係る配線基板の製造方法は、支持基板の表面上に絶縁材料層を形成する工程（Ｉ）と、絶縁材料層の表面上に、無電解銅めっきによって第一の導電層を形成する工程（ＩＩ）と、第一の導電層及び絶縁材料層を貫通する第一の開口部を形成する工程（ＩＩＩ）と、第一の導電層の表面上、第一の開口部の底面上及び側面上に、無電解銅めっきによって第二の導電層を形成する工程（ＩＶ）と、第二の導電層の表面上に、第一の開口部に連通する第二の開口部を有するレジストパターンを形成する工程（Ｖ）と、電解銅めっきによって、銅を含む導電材を第一の開口部及び第二の開口部に充填する工程（ＶＩ）とを含む。
　本発明者らは、支持基板の表面上に絶縁材料層を設け、この絶縁材料層の表面上に、無電解銅めっきによって第一の導電層を形成することによって上記課題を解決できることを見出した。すなわち、第一の導電層の形成後、炭酸ガスレーザを使用して第一の導電層及び絶縁材料層を貫通する第一の開口部を形成しても、開口部の周辺において絶縁材料層から第一の導電層が剥離することを十分に抑制できる。かかる効果が奏される主因は、無電解銅めっきによって形成される第一の導電層が銅箔に比べて薄いことにあると推察される。すなわち、工程（ＩＩ）で形成される第一の導電層の厚さは、例えば、２０～２００ｎｍである。第一の導電層が十分に薄いため、工程（ＩＩＩ）における炭酸ガスレーザによる開口部の加工時に発生する熱が放散しやすく、また、比較的短時間で第一の導電層に開口を設けることができる。これらのことから、開口部の周辺において絶縁材料層から第一の導電層の剥離が生じにくいと推察される。つまり、本開示によれば、所定の形状のビア（第一及び第二の開口部）を安定的に形成することができ、良好な歩留まりで配線基板を製造することができる。これに対し、従来、配線基板の分野で使用される極薄銅箔の厚さは、例えば、１．５～５μｍである。この厚さの銅箔を最表面に有する積層板に対して炭酸ガスレーザによって開口部を形成する場合、加工時に発生する熱の放射が銅箔で阻害される傾向にある。その結果、開口部の周辺の絶縁材料層に熱が蓄積し、この熱によって絶縁材料が変質して銅箔の剥離が生じる傾向にあると推察される。なお、炭酸ガスレーザは赤外線領域の光を発するため、炭酸ガスレーザが照射された領域及びその近傍の温度が上昇しやすい。炭酸ガスレーザを使用して開口部の周辺に剥離が生じなければ、その他のレーザ（例えば、ＹＡＧレーザ、ＵＶ－ＹＡＧレーザ、グリーンレーザ、深紫外レーザ、エキシマレーザ）を使用しても剥離は生じないということができる。
　工程（Ｖ）におけるレジストパターンは、第二の導電層の表面にまで至り且つ並行するように設けられた複数の溝部を更に有してもよい。この場合、工程（ＶＩ）において、電解銅めっきによって複数の溝部にも導電材を充填することによって配線が形成される。溝部の幅は、例えば、１～１００μｍである。隣接する二つの溝部の間隔は、例えば、１～１００μｍである。なお、「溝部の幅」及び「隣接する二つの溝部の間隔」はそれぞれ「配線の幅」及び「隣接する二つの配線の間隔」と言い換えることができる。
　工程（ＶＩ）後、配線基板を最終的に得るまでの工程は特に限定されないが、例えば、以下の工程が経ることで配線基板が製造される。
・レジストパターンを剥離する工程（ＶＩＩ）
・レジストパターンの剥離によって露出した第二の導電層と、これに接する第一の導電層とを除去する工程（ＶＩＩＩ）
　支持基板上に形成される配線層は単層であっても多層であってもよい。多層化された配線層を支持基板上に備える配線基板は、例えば、以下の工程を経て製造される。
・工程（ＶＩＩＩ）後、上記絶縁材料層上に設けられた配線を覆うように、絶縁材料層を更に形成する工程（ＩＸ）
・工程（ＩＸ）後、工程（ＩＩ）から工程（ＩＸ）までの一連の工程を実施する工程（Ｘ）
　本開示に係る積層板は、支持基板と、支持基板の表面上に設けられた絶縁材料層と、絶縁材料層の表面上に設けられた厚さ２０～２００ｎｍの導電層とを備える。この積層板は、配線基板の製造に用いられるものであり、ビア形成用の開口部の周辺における導電層の剥離を十分に抑制でき、十分に高い歩留まりで優れた信頼性の配線基板を製造するのに有用である。上記導電層は、無電解銅めっきによって形成される。無電解銅めっきの代わりに、他の方法（例えば、スパッタリング又は蒸着）によって上記厚さの導電層を形成してもよい。スパッタリング又は蒸着によれば、無電解銅めっきと同様、絶縁材料層に対して十分に強固に密着した導電層を形成できる。
　本開示における支持基板は、例えば、クロス（例えば、ガラスクロス）を含むプリプレグと、プリプレグの表面に形成された銅層とを有する。本開示における絶縁材料層は、例えば、クロス（例えば、ガラスクロス）を含むプリプレグである。
　本開示によれば、炭酸ガスレーザによってビア形成用の開口部を形成した場合であっても、この開口部の周辺における導電層の剥離を十分に抑制可能な配線基板の製造方法が提供される。本開示によれば、配線基板の製造に用いられる積層板であって炭酸ガスレーザによってビア形成用の開口部を形成した場合であっても、この開口部の周辺における導電層の剥離を十分に抑制でき、十分に高い歩留まりで優れた信頼性の配線基板を製造するのに有用な積層板が提供される。
図１（ａ）～図１（ｃ）は配線基板の製造過程を模式的に示す断面図である。 図２（ａ）～図２（ｃ）は配線基板の製造過程を模式的に示す断面図である。 図３（ａ）～図３（ｃ）は配線基板の製造過程を模式的に示す断面図である。 図４は絶縁材料層の表面上に形成された配線層を含む配線基板を模式的に示す断面図である。 図５は本開示に係る積層体の一実施形態を模式的に示す断面図である。
　以下、図面を適宜参照しながら、本開示の実施形態について説明する。ただし、本開示は以下の実施形態に限定されるものではない。以下の実施形態において、その構成要素（ステップ等も含む）は、特に明示した場合を除き、必須ではない。各図における構成要素の大きさは概念的なものであり、構成要素間の大きさの相対的な関係は各図に示されたものに限定されない。
　本明細書における数値及びその範囲についても同様であり、本開示を制限するものではない。本明細書において「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。本明細書中に段階的に記載されている数値範囲において、一つの数値範囲で記載された上限値又は下限値は、他の段階的な記載の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
［配線基板の製造方法］
　本実施形態に係る配線基板の製造方法は以下の工程を少なくとも含む。
（Ｉ）支持基板７の表面７Ｆ上に絶縁材料層３を形成する工程。
（ＩＩ）絶縁材料層３の表面３Ｆ上に、無電解銅めっきによって第一の導電層１を形成する工程。
（ＩＩＩ）第一の導電層１の表面１Ｆから絶縁材料層３を貫通して支持基板７の表面７Ｆにまで至る第一の開口部Ｈ１を炭酸ガスレーザによって形成する工程。
（ＩＶ）第一の導電層１の表面１Ｆ上、並びに第一の開口部Ｈ１の底面Ｈ１ａ上及び側面Ｈ１ｂ上に、無電解銅めっきによって第二の導電層２を形成する工程。
（Ｖ）第二の導電層２の表面上に、第一の開口部Ｈ１に連通する第二の開口部Ｈ２を有するレジストパターン１１を形成する工程。
（ＶＩ）電解銅めっきによって、銅を含む導電材９ａを第一の開口部Ｈ１及び第二の開口部Ｈ２に充填する工程。
（ＶＩＩ）レジストパターン１１を剥離する工程。
（ＶＩＩＩ）レジストパターン１１の剥離によって露出した第二の導電層２と、これに接する第一の導電層１とを除去する工程。
　上記製造方法の特徴の一つは、工程（ＩＩ）において形成する第一の導電層１を無電解銅めっきによって形成することにある。無電解銅めっきによって形成される第一の導電層１は銅箔に比べて薄い。第一の導電層１の厚さは、例えば、２０～２００ｎｍであり、４０～２００ｎｍ又は６０～２００ｎｍであってもよい。これに対し、配線基板の分野で使用される銅箔の厚さは、例えば、１．５～５μｍである。第一の導電層１が十分に薄いことに起因して、工程（ＩＩＩ）における炭酸ガスレーザ加工時に発生する熱が放散しやすく、また、絶縁材料層３と第一の導電層１の界面において剥離が生じにくい。これにより、所定の形状のビア（第一及び第二の開口部）を安定的に形成することができ、良好な歩留まりで配線基板を製造することができる。以下、各工程について説明する。
＜工程（Ｉ）＞
　この工程は、支持基板７の表面７Ｆ上に絶縁材料層３を形成する工程である（図１（ａ））。支持基板７は銅層７ａを表面に有する。銅層７ａは基板本体７ｂの表面上に形成されている。支持基板７として、例えば、銅張積層板（ＣＣＬ：Ｃｏｐｐｅｒ　Ｃｌａｄ　Ｌａｍｉｎａｔｅ）を使用することができる。銅張積層板は、クロス（例えば、ガラスクロス）を含むプリプレグと、プリプレグの表面に形成された銅層とを有する。なお、プリプレグに含まれるクロスは、織布であっても不織布であってもよい。プリプレグの強度の観点からすると、クロスは織布であることが好ましい。他方、プリプレグの表面の平坦性の観点からすると、少なくともプリプレグの表面近傍に配置されているクロスは不織布であることが好ましい。
　支持基板７の厚さは、例えば、０．２～２．０ｍｍである。この厚さが０．２ｍｍ以上であれば支持基板７のハンドリングが良好となる傾向にあり、他方、２．０ｍｍ以下であれば材料費を低く抑えることができる傾向にある。支持基板７の形状はウェハ状でもパネル状でも構わない。ウェハ状基板の直径は、例えば、２００ｍｍであり、３００ｍｍ又は４５０ｍｍであってもよい。矩形パネルの一辺の長さは、例えば、３００～７００ｍｍである。
　支持基板７の表面７Ｆ上に絶縁材料層３を形成する方法としては、大気圧プレス、真空プレス、真空ラミネート、ロールラミネート、真空ロールラミネートなどが挙げられる。大面積を一括で貼り合わせることができる真空プレスが好ましい。絶縁材料層３を構成する材料は、例えば、熱硬化性絶縁材料である。熱硬化性絶縁材料としては、液状又はフィルム状のものが挙げられ、膜厚平坦性とコストの観点からフィルム状の熱硬化性絶縁材料が好ましい。微細な配線を形成できる点で、熱硬化性絶縁材料は平均粒径５００ｎｍ以下（より好ましくは５０～２００ｎｍ）のフィラ（充填材）を含有することが好ましい。フィラ含有量は、フィラを除く熱硬化性絶縁材料の質量１００質量部に対して０～７０質量部が好ましく、０～５０質量部がより好ましい。
　フィルム状の熱硬化性絶縁材料を使用する場合、４０℃～２５０℃でプレス可能な熱硬化性絶縁フィルムを採用することが好ましい。プレス可能な温度が４０℃以上の熱硬化性絶縁フィルムは常温（約２５℃）でのタックが適度であり、取り扱いやすい傾向にあり、２５０℃以下の熱硬化性絶縁フィルムはラミネート後の反りを抑制しやすい傾向にある。
　絶縁材料層３の硬化後の熱膨張係数は、反り抑制の観点から８０×１０－６／Ｋ以下であることが好ましく、高信頼性が得られる点で７０×１０－６／Ｋ以下であることがより好ましい。また、応力緩和性及び高精細なパターンが得られる点で５０×１０－６／Ｋ以上であることが好ましい。
　絶縁材料層３の厚さは、５０μｍ以下であることが好ましく、４０μｍ以下であることがより好ましく、３０μｍ以下であることが更に好ましい。絶縁材料層３の厚さが上記範囲内であると、例えば、工程（ＩＩＩ）において微細な第一の開口部Ｈ１（開口形状：円形又は楕円）を良好に形成しやすい。絶縁材料層３の厚さは、絶縁信頼性の観点から１μｍ以上であることが好ましい。
　絶縁材料層３として、例えば、プリプレグを使用することができる。プリプレグは、クロス（例えば、ガラスクロス）と、クロスの含浸された熱硬化性樹脂組成物とを備える。プリプレグに含まれるクロスは、織布であっても不織布であってもよい。プリプレグの強度の観点からすると、クロスは織布であることが好ましい。他方、プリプレグの表面の平坦性の観点からすると、少なくともプリプレグの表面近傍に配置されているクロスは不織布であることが好ましい。
＜工程（ＩＩ）＞
　この工程は、絶縁材料層３の表面３Ｆ上に、無電解銅めっきによって第一の導電層１を形成する工程である（図１（ｂ））。無電解銅めっきの触媒となるパラジウムを絶縁材料層３の表面に吸着させるため、絶縁材料層３の表面を前処理液で洗浄する。前処理液は水酸化ナトリウム又は水酸化カリウムを含む市販のアルカリ性前処理液でよい。水酸化ナトリウム又は水酸化カリウムの濃度は、例えば、１～３０％である。前処理液への浸漬時間は、例えば、１～６０分である。浸漬温度は、例えば、２５～８０℃である。前処理した後、余分な前処理液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　前処理液除去後、絶縁材料層３の表面のアルカリイオンを除去するために、酸性水溶液で浸漬洗浄する。酸性水溶液は硫酸水溶液でよく、その濃度は例えば１％～２０％であり、浸漬時間は例えば１～６０分である。酸性水溶液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　続いて、絶縁材料層３の表面にパラジウムを付着させる。パラジウムは、市販のパラジウム－スズコロイド溶液、パラジウムイオンを含む水溶液、パラジウムイオン懸濁液等でよい。これらのうち、パラジウムイオンを含む水溶液は、前処理によって改質した領域にパラジウムイオンが効果的に吸着される点で好ましい。
　パラジウムイオンを含む水溶液に浸漬する際、パラジウムイオンを含む水溶液の温度は例えば２５～８０℃であり、浸漬時間は例えば１～６０分である。パラジウムイオンを吸着させた後、余分なパラジウムイオンを除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　パラジウムイオン吸着後、パラジウムイオンを触媒として作用させるための活性化を行う。パラジウムイオンを活性化させる試薬は市販の活性化剤（活性化処理液）でよい。活性化剤の温度は例えば２５～８０℃であり、浸漬時間は例えば１～６０分である。パラジウムイオンの活性化後、余分な活性化剤を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　続いて、絶縁材料層３の表面に無電解銅めっきし、第一の導電層１を形成する。第一の導電層１の銅含有率は、例えば、９０～９９．９質量％である。第一の導電層１は、絶縁材料層３の表面を保護する役割を果たす。
　無電解銅めっきとしては、無電解純銅めっき（純度９９質量％以上）、無電解銅ニッケルリンめっき（ニッケル含有率：１～１０質量％、リン含有量：１～１３質量％）等が挙げられるが、良好なシグナルインティグリティが確保できる点で、非磁性の無電解銅めっきが好ましい。無電解銅めっき液は市販のめっき液でよく、例えば、無電解銅めっき液（上村工業製、商品名「スルカップ」）を用いることができる。無電解銅めっき液の温度は、例えば、２５～６０℃である。無電解銅めっき後、余分なめっき液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。なお、絶縁材料層３の表面に対する無電解めっきによる成膜がしにくい場合、絶縁材料層３の表面を表面処理してもよい。表面処理の方法として、酸素プラズマ、アルゴンプラズマ、窒素プラズマ、紫外線－オゾン改質等が挙げられる。
　第一の導電層１の厚さは、好ましくは２０～２００ｎｍであり、より好ましくは４０～２００ｎｍであり、更に好ましくは６０～２００ｎｍである。第一の導電層１が十分に薄いことで、工程（ＩＩＩ）における炭酸ガスレーザによる加工時に発生する熱を放散させることができる。
＜工程（ＩＩＩ）＞
　この工程は、第一の導電層１及び絶縁材料層３を貫通する第一の開口部Ｈ１を形成する工程である（図１（ｃ））。第一の開口部Ｈ１は、第一の導電層１の表面１Ｆから絶縁材料層３を貫通して支持基板７の表面７Ｆに至る。第一の開口部Ｈ１は、支持基板７の表面（銅層７ａの表面）で構成される底面Ｈ１ａと、側面Ｈ１ｂとによって構成されている。底面Ｈ１ａは、支持基板７の表面（銅層７ａの表面）で構成されている。側面Ｈ１ｂは、第一の導電層１及び絶縁材料層３によって構成されている。第一の開口部Ｈ１の開口形状は、円形又は楕円形であることが好ましく、この場合の開口サイズは直径１０～１００μｍ（より微細な場合には直径１０～５０μｍ）の円の面積に相当する程度であってもよい。
　第一の開口部Ｈ１の形成方法は、コストの観点から炭酸ガスレーザ加工が好ましい。絶縁材料層３が熱硬化性を有する材料で構成されている場合、第一の開口部Ｈ１の形成後、加熱によって絶縁材料層３を更に硬化させてもよい。加熱温度は例えば１００℃～２００℃であり、加熱時間は例えば、３０分～３時間である。第一の開口部Ｈ１の形成後、加工箇所の周辺に絶縁材料層３の残渣がある場合、酸素プラズマ処理、アルゴンプラズマ処理、窒素プラズマ処理、デスミア液による処理によって残渣を除去すればよい。なお、残渣を除去するための処理は処理対象の表面を粗化し得る。これは、例えば、高周波信号の伝送特性を低下させる傾向にある。本実施形態においては、第一の導電層１で絶縁材料層３を覆った状態の積層体を処理対象することができるため、当該処理を実施しても絶縁材料層３の表面が粗くなることを抑制できる。つまり、第一の導電層１は配線基板を製造する過程において、絶縁材料層３の表面を保護する役割を果たすということができる。
＜工程（ＩＶ）＞
　この工程は、第一の導電層１の表面１Ｆ、第一の開口部Ｈ１の底面Ｈ１ａ及び側面Ｈ１ｂ上に、無電解銅めっきによって第二の導電層２を形成する工程である（図２（ａ））。無電解めっきの方法は工程（ＩＩ）と同じでよい。第二の導電層２は、工程（ＶＩ）で実施される電解銅めっきのシード層（給電層）の役割を果たす。
＜工程（Ｖ）＞
　この工程は、第二の導電層２の表面上に、第一の開口部Ｈ１に連通する第二の開口部Ｈ２を有するレジストパターン１１を形成する工程である（図２（ｂ））。第二の開口部Ｈ２は第一の開口部Ｈ１が形成されている位置に形成される。第二の開口部Ｈ２の開口形状は、例えば、円形又は楕円形であり、開口サイズは直径１５～１２０μｍ（より微細な場合には直径１５～６０μｍ）の円の面積に相当する程度であってもよい。
　図２（ｂ）に示すように、レジストパターン１１は微細配線を形成するための複数の溝部Ｇを有してもよい。複数の溝部Ｇは、第二の導電層Ｈ２の表面にまで至り且つ並行するように設けられている。溝部Ｇはトレンチ構造であることが好ましい。工程（ＶＩ）における電解銅めっきによって複数の溝部Ｇに導電材が充填される。この導電材が配線を構成する。溝部Ｇの幅は、例えば、１～１００μｍである。隣接する二つの溝部Ｇの間隔は、例えば、１～１００μｍである。
　レジストパターン１１は市販のレジストを使用して形成すればよい。市販のレジストとして、ネガ型フィルム状の感光性レジスト（昭和電工マテリアルズ株式会社製、Ｐｈｏｔｅｃ　ＲＹ－５１０７ＵＴ）が挙げられる。レジストパターン１１は、以下の工程を経て形成することができる。まず、ロールラミネータを用いてレジストを成膜する。次いで、パターンを形成したフォトツールを密着させ、露光機を使用して露光を行う。その後、炭酸ナトリウム水溶液で、スプレー現像を行う。なお、ネガ型の代わりにポジ型の感光性レジストを用いてもよい。
＜工程（ＶＩ）＞
　この工程は、電解銅めっきによって、銅を含む導電材９ａを第一の開口部Ｈ１及び第二の開口部Ｈ２に充填する工程である（図２（ｃ））。この工程において、電解銅めっきによって複数の溝部Ｇに導電材９ｂを充填される。具体的には、工程（ＩＶ）で形成した第二の導電層２をシード層として電解銅めっきを実施することにより、第一の開口部Ｈ１及び第二の開口部Ｈ２に導電材９ａが充填されるとともに、複数の溝部Ｇに導電材９ｂが充填される。複数の溝部Ｇに充填される導電材９ｂの厚さ（配線の厚さ）は、例えば、１～３０μｍであり、３～３０μｍ又は５～３０μｍであってもよい。
＜工程（ＶＩＩ）＞
　この工程は、レジストパターン１１を剥離する工程である（図３（ａ））。レジストの剥離は、市販の剥離液を使用して行えばよい。
＜工程（ＶＩＩＩ）＞
　この工程は、レジストパターン１１の剥離によって露出した第二の導電層２と、これに接する第一の導電層１とを除去する工程である（図３（ｂ））。より具体的には、第二の導電層２における導電材９ａ，９ｂで覆われていない領域（レジストパターン１１の剥離によって露出した領域）の第二の導電層２及び第一の導電層１を除去するとともに、その下に残存している無電解めっきのための触媒を除去する。これらの除去は、市販の除去液（エッチング液）を使用して行えばよく、具体例として、酸性のエッチング液（株式会社ＪＣＵ製、ＢＢ－２０、ＰＪ－１０、ＳＡＣ－７００Ｗ３Ｃ）が挙げられる。
　第一の導電層１及び第二の導電層２の不要部分が除去されることで、導電材９ｂと、第二の導電層２の残存部２ａと、第一の導電層１の残存部１ａとによって微細配線が構成される。その後、絶縁材料層３の表面、微細配線及び導電材９ａを覆うように絶縁材料層１３を形成する（工程（ＩＸ））。これにより、絶縁材料層１３と、これに埋設された微細配線とを備える配線層１５が形成される（図３（ｃ）参照）。その後、絶縁材料層１３に導電材９ａにまで至る開口部Ｈ３を形成する（図４参照）。開口部Ｈ１，Ｈ２，Ｈ３によってビアホールが形成される。ビアホールに導電材を充填するとともに表面の仕上げ加工などを経て配線基板が完成する。
　以上、配線基板の製造方法について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
　例えば、上記実施形態においては、一層の配線層を有する配線基板の製造方法について例示したが、多層化された配線層を有する配線基板を製造してもよい。多層化された配線層を支持基板上に備える配線基板は、図４に示す工程（ＩＸ）後の状態の積層体に対して工程（ＩＩ）から工程（ＩＸ）までの一連の工程を実施することで製造することができる。
　上記実施形態においては、絶縁材料層３の表面上に、無電解銅めっきによって第一の導電層１を形成する工程（ＩＩ）を実施する態様を例示したが、図１（ｂ）に示す積層体と同様の構成の積層体を予め準備し、これを使用して配線基板を製造してもよい。
　図５に示す積層板２０は、支持基板７と、支持基板７の表面７Ｆ上に設けられた絶縁材料層３と、絶縁材料層３の表面３Ｆ上に設けられた厚さ２０～２００ｎｍの導電層２１とを備える。導電層２１は、無電解銅めっきによって形成されてもよいし、他の方法（例えば、スパッタリング又は蒸着）によって形成されてもよい。スパッタリング又は蒸着によれば、無電解銅めっきと同様、絶縁材料層に対して十分に強固に密着した導電層を形成できる。導電層２１の厚さは、例えば、２０～２００ｎｍであり、４０～２００ｎｍ又は６０～２００ｎｍであってもよい。
　本開示について実施例及び比較例によって更に詳細に説明するが、本発明は以下の実施例に限定されるものではない。
（実施例１）
＜工程（Ｉ）＞
　ガラスクロス入り基板（サイズ：２００ｍｍ角、厚さ１．５ｍｍ）と、この表面に設けられた銅層（厚さ２０μｍ）とを備える支持基板を準備した。この支持基板の銅層側の表面上にプリプレグ１（Ｅ－７０５Ｇ、昭和電工マテリアルズ株式会社製）を載置した状態で、プレス式真空ラミネータ（ＭＶＬＰ－５００、株式会社名機製作所製）を用いてプレスした。プレス条件は以下のとおりとした。
・プレス熱板温度７０℃
・真空引き時間２０秒
・プレス時間４０秒
・プレス圧力０．５ＭＰａ
・気圧４ｋＰａ以下
　次いで、プレス機を用いて、追加プレスを行った。プレス条件は以下のとおりとした。
・プレス時間０～６０分の間で２２０℃まで昇温
・プレス時間６０～１９０分の間で２２０℃維持
・プレス時間１９０～２２０分の間で２５℃まで降温
・プレス圧力２．０ＭＰａ
・気圧４ｋＰａ
＜工程（ＩＩ）＞
　工程（Ｉ）を経て得た積層体におけるプリプレグ１（絶縁材料層）の表面上に、無電解銅めっきによって無電解銅めっき層（第一の導電層）を次のようにして形成した。まず、アルカリクリーナー（株式会社ＪＣＵ製、商品名：ＥＣ－Ｂ）の１１０ｍＬ／Ｌ水溶液に５０℃で５分間にわたって積層体を浸漬した後、純水に１分間浸漬した。次に、コンディショニング液（株式会社ＪＣＵ製、商品名：ＰＢ－２００）とＥＣ－Ｂとの混合液（ＰＢ－２００濃度：７０ｍＬ／Ｌ、ＥＣ－Ｂ濃度：２ｍＬ／Ｌ）に５０℃で５分間にわたって積層体を浸漬した後、純水に１分間浸漬した。次に、ソフトエッチング液（株式会社ＪＣＵ製、商品名：ＰＢ－２２８）と９８％硫酸との混合液（ＰＢ－２２８濃度：１００ｇ／Ｌ、硫酸濃度：５０ｍＬ／Ｌ）に３０℃で２分間にわたって積層体を浸漬した後、純水に１分間浸漬した。次に、デスマットとして、１０％硫酸に室温で１分間にわたって積層体を浸漬した。次に、キャタライズ用試薬１（株式会社ＪＣＵ製、商品名：ＰＣ－ＢＡ）とキャタライズ用試薬２（株式会社ＪＣＵ製、商品名：ＰＢ－３３３）とＥＣ－Ｂとの混合液（ＰＣ－ＢＡ濃度：５ｇ／Ｌ、ＰＢ－３３３濃度：４０ｍＬ／Ｌ、ＥＣ－Ｂ濃度：９ｍＬ／Ｌ）に６０℃で５分間にわたって積層体を浸漬した後、純水に１分間浸漬した。次に、アクセラレータ用試薬（株式会社ＪＣＵ製、商品名：ＰＣ－６６Ｈ）とＰＣ－ＢＡとの混合液（ＰＣ－６６Ｈ濃度：１０ｍＬ／Ｌ、ＰＣ－ＢＡ濃度：５ｇ／Ｌ）に３０℃で５分間にわたって積層体を浸漬した後、純水に１分間浸漬した。
　次に、無電解銅ニッケルリンめっき液（株式会社ＪＣＵ製、商品名：ＡＩＳＬ－５７０Ｂ、ＡＩＳＬ－５７０Ｃ、ＡＩＳＬ－５７０ＭＵ）とＰＣ－ＢＡとの混合液（ＡＩＳＬ－５７０Ｂ濃度：７０ｍＬ／Ｌ、ＡＩＳＬ－５７０Ｃ濃度：２４ｍＬ／Ｌ、ＡＩＳＬ－５７０ＭＵ濃度：５０ｍＬ／Ｌ、ＰＣ－ＢＡ濃度：１３ｇ／Ｌ）に６０℃で７分間にわたって積層体を浸漬した後、純水に１分間浸漬した。その後、８５℃のホットプレートで５分間にわたって積層体を乾燥させた。次に、１８０℃のオーブンで１時間、熱アニーリングした。これにより、支持基板と、プリプレグ１と、無電解銅めっき層（厚さ：約９０ｎｍ、銅含有率：９４質量％、ニッケル含有率：６質量％）とをこの順序で備える積層体を得た。
＜工程（ＩＩＩ）＞
　次に、炭酸ガスレーザ加工機（ビアメカニクス株式会社製、ＬＵＣ－２Ｋ２１、レーザ波長９．４μｍ）により、無電解銅めっき層及びプリプレグ１を貫通して支持基板の銅層の表面にまで至る複数の開口部（第一の開口部）を形成した。レーザのパルス幅は４μｍとした。複数の開口部は開口径が互いに異なるものとし、開口径１０μｍ、５０μｍ、８０μｍ及び１００μｍの四種類とした。
　開口部の形成後、残渣を除去する処理（デスミア処理）を行った。前処理液としては、膨潤液（株式会社アトテックジャパン製、商品名：スウェリングディップセキュリガント）を使用した。デスミア液として、粗化液（株式会社アトテックジャパン製、商品名：コンセントレートコンパクトＣＰ）を使用した。デスミア処理後の中和に使用する薬液として、中和液（株式会社アトテックジャパン製、商品名：リダクションセキュリガント）を使用した。
＜工程（ＩＶ）＞
　デスミア処理後、無電解銅めっき層の表面上、並びに開口部の底面上及び側面上に無電解銅めっきによって無電解銅めっき層（第二の導電層）を形成した。この無電解銅めっき層の形成条件は工程（ＩＩ）の条件と同じとした。
＜工程（Ｖ）＞
　工程（ＩＶ）で形成した無電解銅めっき層の表面上に、真空ラミネータ（ニチゴー・モートン株式会社製、Ｖ－１６０）を用いて、配線形成用レジスト（昭和電工マテリアルズ株式会社製、ＲＹ－５１０７ＵＴ）を真空ラミネートした。ラミネート温度は１１０℃、ラミネート時間は６０秒、ラミネート圧力は０．５ＭＰａとした。
　真空ラミネート後、１日放置し、ｉ線ステッパー露光機（製品名：Ｓ６ＣＫ型露光機、レンズ：ＡＳＣ３（Ｃｋ）、株式会社サ－マプレシジョン製）を用いて、配線形成用レジストを露光した。露光量は１４０ｍＪ／ｃｍ２、フォーカスは－１５μｍとした。露光後、１時間放置し、配線形成用レジストの保護フィルムを剥離し、スプレー現像機（ミカサ株式会社製、ＡＤ－３０００）を用いて現像した。現像液は１．０％炭酸ナトリウム水溶液、現像温度は３０℃、スプレー圧は０．１４ＭＰａとした。
＜工程（ＶＩ）＞
　電解銅めっきによって開口部に導電材を充填させた。まず、クリーナー（奥野製薬工業株式会社製、商品名：ＩＣＰクリーンＳ－１３５）１００ｍＬ／Ｌ水溶液に５０℃で１分間にわたって積層体を浸漬した後、純水に５０℃で１分間浸漬、純水に２５℃で１分間浸漬し、１０％硫酸水溶液に２５℃で１分間浸漬した。次に、硫酸銅５水和物の１２０ｇ／Ｌ、９６％硫酸２２０ｇ／Ｌの水溶液７．３Ｌに、塩酸を０．２５ｍＬ、奥野製薬工業株式会社製の商品名：トップルチナＧＴ－３を１０ｍＬ、奥野製薬工業株式会社製の商品名：トップルチナＧＴ－２を１ｍＬ加えた水溶液に、２５℃で電流密度を１．５Ａ／ｄｍ２で１０分間の条件で電解めっきを施した。その後、純水に２５℃で５分間にわたって積層体を浸漬した後、８０℃のホットプレートで５分間乾燥させた。
＜工程（ＶＩＩ）＞
　スプレー現像機（ミカサ株式会社製、ＡＤ－３０００）を用いて、レジストパターンを剥離した。剥離液として２．３８％ＴＭＡＨ水溶液を使用した。剥離離温度は４０℃とし、スプレー圧力は０．２ＭＰａとした。
＜工程（ＶＩＩＩ）＞
　無電解銅めっき層及びパラジウム触媒を除去した。無電解銅めっき層を除去するため、エッチング液（株式会社ＪＣＵ製、ＳＡＣ－７００Ｗ３Ｃ）と９８％硫酸と３５％過酸化水素水と硫酸銅・５水和物の水溶液（ＳＡＣ－７００Ｗ３Ｃ濃度：５容量％、硫酸濃度：４容量％、過酸化水素濃度：５容量％、硫酸銅・５水和物濃度：３０ｇ／Ｌ）に３５℃で１分間にわたって積層体を浸漬した。次に、パラジウム触媒を除去するため、ＦＬ水溶液（株式会社ＪＣＵ製、ＦＬ－Ａ５００ｍＬ／Ｌ、ＦＬ－Ｂ４０ｍＬ／Ｌ）に５０℃で１分間にわたって積層体を浸漬した。その後、純水に２５℃で５分間にわたって積層体を浸漬した後、８０℃のホットプレートで５分間乾燥させた。
（実施例２～４）
　プリプレグ１の代わりに、以下のプリプレグをそれぞれ使用したことの他は実施例１と同様にして各工程を実施した。
・プリプレグ２（Ｅ－７７０Ｇ、昭和電工マテリアルズ株式会社製）
・プリプレグ３（ＨＳ－２００、昭和電工マテリアルズ株式会社製）
・プリプレグ４（ＬＷ－９１０Ｇ、昭和電工マテリアルズ株式会社製）
（実施例５）
　工程（ＩＩ）で形成した無電解銅めっき層（第一の導電層）の厚さを約９０ｎｍとする代わりに、約１８０ｎｍとしたことの他は、実施例１と同様にして各工程を実施した。
（比較例１）
＜銅箔付き支持基板の作製＞
　ガラスクロス入り基板（サイズ：２００ｍｍ角、厚さ１．５ｍｍ）の表面上に、プリプレグ１及び銅箔（古河電気工業製、ＧＴＳ－ＭＰ、厚さ１２μｍ）をこの順で載置した。これをプレス式真空ラミネータ（ＭＶＬＰ－５００、株式会社名機製作所製）を用いてプレスした。プレス条件は以下のとおりとした。
・プレス熱板温度７０℃
・真空引き時間２０秒
・ラミネートプレス時間４０秒
・プレス圧力０．５ＭＰａ
・気圧４ｋＰａ以下
　次いで、プレス機を用いて、追加プレスを行った。プレス条件は以下のとおりとした。
・プレス時間０～６０分の間で２２０℃まで昇温
・プレス時間６０～１９０分の間で２２０℃維持
・プレス時間１９０～２２０分の間で２５℃まで降温
・プレス圧力２．０ＭＰａ
・気圧４ｋＰａ
＜ハーフエッチング及び黒化処理＞
　銅箔表面をハーフエッチングし、銅箔の厚さを１２μｍから４μｍにまで薄くした。その後、黒化処理によって銅箔の厚さを３μｍにまで薄くするとともに、銅箔の表面を黒色にした。その後の各工程（工程（ＩＩＩ）～工程（ＶＩＩＩ））は実施例１と同様にして実施した。
（比較例２～４）
　プリプレグ１の代わりに、上記プリプレグをそれぞれ使用したことの他は比較例１と同様にして各工程を実施した。
［評価］
＜開口部周辺の剥離の有無について＞
　工程（ＶＩＩＩ）後の開口部周辺について、ＦＩＢ装置（日立ハイテク製、ＭＩ－４０５０）を用いて断面分析した。実施例については、無電解銅めっき層（第一の導電層）とプリプレグの界面における剥離の有無を調べた。比較例については、銅箔とプリプレグの界面における剥離の有無を調べた。開口径１０μｍ、５０μｍ、８０μｍ及び１００μｍの開口部について、剥離のないものを「無し」とし、剥離のあるものを「有り」とした。表１，２に結果を示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　本開示によれば、炭酸ガスレーザによってビア形成用の開口部を形成した場合であっても、この開口部の周辺における導電層の剥離を十分に抑制可能な配線基板の製造方法が提供される。本開示によれば、配線基板の製造に用いられる積層板であって炭酸ガスレーザによってビア形成用の開口部を形成した場合であっても、この開口部の周辺における導電層の剥離を十分に抑制でき、十分に高い歩留まりで優れた信頼性の配線基板を製造するのに有用な積層板が提供される。
１…第一の導電層、１ａ…残存部、１Ｆ…表面、２…第二の導電層、２ａ…残存部、３，１３…絶縁材料層、３Ｆ…表面、７…支持基板、７ａ…銅層、７ｂ…基板本体、７Ｆ…表面、９ａ，９ｂ…導電材、１１…レジストパターン、１５…配線層、２０…積層板、２１…導電層、Ｈ１…第一の開口部、Ｈ１ａ…底面、Ｈ１ｂ…側面、Ｈ２…第二の開口部、Ｈ３…開口部、Ｇ…溝部

Claims (10)

  1. 　支持基板の表面上に絶縁材料層を形成する工程（Ｉ）と、
    　前記絶縁材料層の表面上に、無電解銅めっきによって第一の導電層を形成する工程（ＩＩ）と、
    　前記第一の導電層及び前記絶縁材料層を貫通する第一の開口部を形成する工程（ＩＩＩ）と、
    　前記第一の導電層の表面上、前記第一の開口部の底面上及び側面上に、無電解銅めっきによって第二の導電層を形成する工程（ＩＶ）と、
    　前記第二の導電層の表面上に、前記第一の開口部に連通する第二の開口部を有するレジストパターンを形成する工程（Ｖ）と、
    　電解銅めっきによって、銅を含む導電材を前記第一の開口部及び前記第二の開口部に充填する工程（ＶＩ）と、
    を含む、配線基板の製造方法。
  2. 　前記第一の導電層の厚さが２０～２００ｎｍである、請求項１に記載の配線基板の製造方法。
  3. 　前記工程（ＩＩＩ）において、前記第一の開口部を炭酸ガスレーザによって形成する、請求項１又は２に記載の配線基板の製造方法。
  4. 　前記工程（Ｖ）における前記レジストパターンは、前記第二の導電層の表面にまで至り且つ並行するように設けられた複数の溝部を更に有し、
    　前記工程（ＶＩ）において、電解銅めっきによって前記複数の溝部にも銅を含む導電材を充填することによって配線を形成する、請求項１～３のいずれか一項に記載の配線基板の製造方法。
  5. 　前記溝部の幅が１～１００μｍであるとともに、隣接する二つの前記溝部の間隔が１～１００μｍである、請求項４に記載の配線基板の製造方法。
  6. 　前記レジストパターンを剥離する工程（ＶＩＩ）と、
    　前記レジストパターンの剥離によって露出した前記第二の導電層と、これに接する前記第一の導電層とを除去する工程（ＶＩＩＩ）と、
    を更に含む、請求項５に記載の配線基板の製造方法。
  7. 　前記工程（ＶＩＩＩ）後、前記絶縁材料層上に設けられた前記配線を覆うように、絶縁材料層を更に形成する工程（ＩＸ）と、
    　前記工程（ＩＸ）後、前記工程（ＩＩ）から前記工程（ＩＸ）までの一連の工程を実施する工程（Ｘ）と、
    を経ることによって、多層化された配線層を前記支持基板上に形成する、請求項６に記載の配線基板の製造方法。
  8. 　支持基板と、
    　前記支持基板の表面上に設けられた絶縁材料層と、
    　前記絶縁材料層の表面上に設けられた厚さ２０～２００ｎｍの導電層と、
    を備える、積層板。
  9. 　前記支持基板が、クロスを含むプリプレグと、前記プリプレグの表面に形成された銅層とを有する、請求項８に記載の積層板。
  10. 　前記絶縁材料層が、クロスを含むプリプレグである、請求項８又は９に記載の積層板。
PCT/JP2021/023092 2021-06-17 2021-06-17 配線基板の製造方法及び積層板 WO2022264378A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
PCT/JP2021/023092 WO2022264378A1 (ja) 2021-06-17 2021-06-17 配線基板の製造方法及び積層板
KR1020237042041A KR20240024801A (ko) 2021-06-17 2022-06-15 배선 기판의 제조 방법 및 적층판
PCT/JP2022/024007 WO2022265047A1 (ja) 2021-06-17 2022-06-15 配線基板の製造方法及び積層板
JP2023530379A JPWO2022265047A1 (ja) 2021-06-17 2022-06-15
CN202280041186.8A CN117461126A (zh) 2021-06-17 2022-06-15 配线基板的制造方法及层叠板
US18/569,217 US20240304462A1 (en) 2021-06-17 2022-06-15 Method for manufacturing wiring board and layered plate
TW111122362A TW202315490A (zh) 2021-06-17 2022-06-16 配線基板的製造方法及積層板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/023092 WO2022264378A1 (ja) 2021-06-17 2021-06-17 配線基板の製造方法及び積層板

Publications (1)

Publication Number Publication Date
WO2022264378A1 true WO2022264378A1 (ja) 2022-12-22

Family

ID=84526948

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2021/023092 WO2022264378A1 (ja) 2021-06-17 2021-06-17 配線基板の製造方法及び積層板
PCT/JP2022/024007 WO2022265047A1 (ja) 2021-06-17 2022-06-15 配線基板の製造方法及び積層板

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/024007 WO2022265047A1 (ja) 2021-06-17 2022-06-15 配線基板の製造方法及び積層板

Country Status (6)

Country Link
US (1) US20240304462A1 (ja)
JP (1) JPWO2022265047A1 (ja)
KR (1) KR20240024801A (ja)
CN (1) CN117461126A (ja)
TW (1) TW202315490A (ja)
WO (2) WO2022264378A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053444A (ja) * 1999-08-09 2001-02-23 Sumitomo Metal Ind Ltd 導体充填ビアの形成方法と多層配線板の製造方法
JP2009146926A (ja) * 2007-12-11 2009-07-02 Toppan Printing Co Ltd 多層配線板及びその製造方法
JP2019112479A (ja) * 2017-12-21 2019-07-11 パナソニックＩｐマネジメント株式会社 プリプレグ、基板、金属張積層板、半導体パッケージ及びプリント回路板
JP2020136399A (ja) * 2019-02-15 2020-08-31 日立化成株式会社 配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264071A (ja) 2000-03-17 2001-09-26 Aisin Seiki Co Ltd 振動子駆動装置
JP3941573B2 (ja) 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053444A (ja) * 1999-08-09 2001-02-23 Sumitomo Metal Ind Ltd 導体充填ビアの形成方法と多層配線板の製造方法
JP2009146926A (ja) * 2007-12-11 2009-07-02 Toppan Printing Co Ltd 多層配線板及びその製造方法
JP2019112479A (ja) * 2017-12-21 2019-07-11 パナソニックＩｐマネジメント株式会社 プリプレグ、基板、金属張積層板、半導体パッケージ及びプリント回路板
JP2020136399A (ja) * 2019-02-15 2020-08-31 日立化成株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
KR20240024801A (ko) 2024-02-26
TW202315490A (zh) 2023-04-01
WO2022265047A1 (ja) 2022-12-22
CN117461126A (zh) 2024-01-26
JPWO2022265047A1 (ja) 2022-12-22
US20240304462A1 (en) 2024-09-12

Similar Documents

Publication Publication Date Title
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
JP4609074B2 (ja) 配線板及び配線板の製造方法
US20100181104A1 (en) Method for manufacturing printed circuit board
JP2012069926A (ja) プリント配線板及びプリント配線板の製造方法
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
WO2020130100A1 (ja) 配線基板及びその製造方法
JP7326761B2 (ja) 配線基板の製造方法
JP2002246500A (ja) 多層プリント配線板およびその製造方法
WO2004064150A1 (ja) 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
WO2022264378A1 (ja) 配線基板の製造方法及び積層板
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2022097755A (ja) 配線層の製造方法並びにシード層の形成方法
JP2006245518A (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP7424741B2 (ja) 配線基板の製造方法
JP5416724B2 (ja) 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法
JP7439384B2 (ja) 配線基板
JP7263710B2 (ja) 配線基板の製造方法
US20230253215A1 (en) Method for producing circuit board
US20240057263A1 (en) Method for producing wiring board, laminate and method for producing same
JP2019029451A (ja) 半導体装置製造用部材の製造方法
TW202205923A (zh) 配線基板的製造方法
US20210257224A1 (en) Method for manufacturing wiring substrate, and wiring substrate
JP2006093199A (ja) 配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2020136314A (ja) 配線基板の製造方法
JP2024067513A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21946055

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21946055

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP