WO2020130100A1 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
WO2020130100A1
WO2020130100A1 PCT/JP2019/049933 JP2019049933W WO2020130100A1 WO 2020130100 A1 WO2020130100 A1 WO 2020130100A1 JP 2019049933 W JP2019049933 W JP 2019049933W WO 2020130100 A1 WO2020130100 A1 WO 2020130100A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
wiring board
layer
wiring
manufacturing
Prior art date
Application number
PCT/JP2019/049933
Other languages
English (en)
French (fr)
Inventor
正也 鳥羽
蔵渕　和彦
増子　崇
一行 満倉
慎一郎 安部
Original Assignee
日立化成株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立化成株式会社 filed Critical 日立化成株式会社
Priority to JP2020561523A priority Critical patent/JP7447801B2/ja
Priority to US17/415,030 priority patent/US11979990B2/en
Publication of WO2020130100A1 publication Critical patent/WO2020130100A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1612—Process or apparatus coating on selected surface areas by direct patterning through irradiation means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2026—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by radiant energy
    • C23C18/204—Radiation, e.g. UV, laser
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Definitions

  • the present disclosure relates to a wiring board and a manufacturing method thereof.
  • a connection method called package-on-package is widely adopted in smartphones and tablet terminals.
  • Package-on-package is a method of connecting different packages on a package by flip-chip mounting (see Non-Patent Documents 1 and 2).
  • a packaging technique using an organic substrate having high-density wiring organic interposer
  • a fan-out type packaging technique having a through mold via (TMV) FO-WLP
  • silicon or A packaging technology using a glass interposer, a packaging technology using a through silicon via (TSV), and a packaging technology using a chip embedded in a substrate for inter-chip transmission have been proposed.
  • TSV through silicon via
  • TSV through silicon via
  • a packaging technology using a chip embedded in a substrate for inter-chip transmission have been proposed.
  • a fine wiring layer is required for high-density conduction (see Patent Document 2).
  • TMV Through Mold Via
  • ECTC Electronic Components and Technology Conference
  • eWLB-PoP Embedded Wafer Level PoP
  • the seed layer is formed by electroless plating after the treatment with the desmear treatment liquid.
  • the seed layer is a metal layer formed in the manufacturing process of the wiring board and is also called a power feeding layer. That is, a conductive portion is formed on the surface of the seed layer by supplying power to the seed layer. A part of the seed layer constitutes a metal wiring together with the conductive portion.
  • the surface of the insulating layer is roughened by performing wet desmear treatment. By making the surface of the insulating layer appropriately rough, the adhesion between the seed layer and the insulating layer is improved by the anchor effect.
  • the present disclosure has been made in view of the above problems, and provides a wiring board having excellent adhesion between an insulating layer and a metal wiring and a low transmission loss at high frequencies, and a manufacturing method thereof.
  • a method of manufacturing a wiring board (A) a step of irradiating an insulating layer made of a resin composition with an active energy ray, (B) a step of adsorbing a catalyst for electroless plating on the insulating layer, (C) a step of forming a metal layer on the surface of the insulating layer by electroless plating,
  • the modified region having a thickness of 20 nm or more in the depth direction from the surface of the insulating layer by irradiation with an active energy ray and having pores communicating with the surface of the insulating layer.
  • the catalyst by adsorbing a catalyst for electroless plating on the insulating layer in which the reformed region is formed by irradiation with active energy rays, the catalyst enters the pores of the reformed region. It becomes a state.
  • the metal layer is formed by electroless plating in this state, the electroless plating formed in the pores of the modified region plays a role like the roots of plants and contributes to the improvement of the adhesion between the insulating layer and the metal layer. Then it is speculated.
  • the irradiation with the active energy ray in the step (a) does not excessively roughen the surface of the insulating layer, unlike the roughening treatment with the desmear treatment liquid.
  • the insulating layer is sufficiently flat (for example, the arithmetic average roughness Ra is 100 nm or less). .. Since the surface of the insulating layer is sufficiently flat, the transmission loss of high frequency can be sufficiently reduced.
  • the modified region having the above configuration can be formed by irradiating the insulating layer with ultraviolet rays having a wavelength of 254 nm or less.
  • the metal layer can be formed using an electroless copper plating solution or an electroless copper nickel phosphorus plating solution.
  • the nickel content of the metal layer is preferably 0.25 to 20% by mass from the viewpoint of achieving a higher degree of adhesion between the insulating layer and the metal layer and reduction of high-frequency transmission loss.
  • the metal layer containing a predetermined amount of nickel can be formed using, for example, an electroless copper nickel phosphorus plating solution or an electroless copper plating solution.
  • a wiring board includes an insulating layer made of a resin composition and metal wiring provided on the surface of the insulating layer, and the insulating layer has a thickness of 20 nm or more in the depth direction from the surface.
  • the modified region has copper contained in the metal wiring dispersed therein.
  • the modified region of the insulating layer contains copper in a dispersed state. This state can be confirmed by elemental mapping.
  • a catalyst for electroless plating for example, palladium is dispersed in the modified region. This can also be confirmed by elemental mapping.
  • the average roughness Ra of the surface of the insulating layer is 100 nm or less, so that it is possible to further reduce the transmission loss of high frequencies.
  • the resin composition constituting the insulating layer may be a cured product of a thermosetting resin composition or a cured product of a photosensitive resin composition.
  • a wiring board having excellent adhesion between an insulating layer and a metal wiring and low transmission loss at high frequencies, and a manufacturing method thereof.
  • FIG. 1A to 1D are cross-sectional views schematically showing a manufacturing process of a wiring board according to an embodiment of the present disclosure.
  • 2A to 2C are cross-sectional views schematically showing the manufacturing process of the wiring board according to the embodiment of the present disclosure.
  • 3(a) to 3(f) are images showing cross sections of the laminate according to Comparative Example 1 or Example 1.
  • FIG. 4A is an image showing a sectional EDX line analysis result according to Comparative Example 1
  • FIG. 4B is an image showing a sectional EDX line analysis result according to Example 1.
  • FIG. 4 is a cross-sectional view schematically showing a wiring board provided with microstrip wiring produced for evaluating high-frequency transmission loss in Examples and Comparative Examples.
  • the term “layer” includes not only the structure of the shape formed on the entire surface but also the structure of the shape partially formed when observed as a plan view.
  • FIG. 2C are cross-sectional views schematically showing a manufacturing process of a wiring board.
  • the wiring board 10 schematically shown in FIG. 2C is particularly suitable in a form in which miniaturization and multi-pinning are required, and particularly in a package form in which an interposer for mounting different types of chips together is required. It is suitable. More specifically, in the manufacturing method according to the present embodiment, the distance between the pins is 200 ⁇ m or less (for example, 30 to 100 ⁇ m in the case of finer), and the number of pins is 500 or more (in the case of finer, Is suitable in a package form of, for example, 1000 to 10000 pieces.
  • the nickel content of the region (seed layer 2) on the side in contact with the first insulating layer 1 in the metal wiring 4 is 0.25 to 20% by mass, the surface roughness of the first insulating layer 1 by the desmear treatment liquid is increased.
  • the metal wiring 4 has excellent adhesion to the first insulating layer 1 even if it is not treated. Therefore, it is possible to form fine wiring on the surface of the first insulating layer 1 and it is possible to sufficiently reduce high-frequency transmission loss.
  • the wiring board 10 is roughly manufactured by the following steps. (1) A step of forming the first insulating layer 1 on the support substrate S. (2) A step of irradiating the surface of the first insulating layer 1 with an active energy ray. (3) A step of forming the seed layer 2 (metal layer) on the surface of the first insulating layer 1. (4) A step of forming the wiring portion 3 (conductive portion) on the seed layer 2. (5) A step of forming the second insulating layer 5 so as to cover the metal wiring 4.
  • the first insulating layer 1 is formed on the support substrate S (FIG. 1A).
  • the support substrate S is not particularly limited, but is a silicon plate, a glass plate, a SUS (stainless steel) plate, a glass cloth-containing substrate, a semiconductor element-containing sealing resin, or the like, and a substrate having high rigidity is preferable.
  • a conductive layer Sa is formed on the surface where the first insulating layer 1 is formed.
  • a substrate on which the conductive layer Sa is not formed, or a substrate having wirings and/or pads on the surface instead of the conductive layer Sa may be used.
  • the thickness of the support substrate S is preferably in the range of 0.2 mm to 2.0 mm. When it is thinner than 0.2 mm, handling becomes difficult, while when it is thicker than 2.0 mm, the material cost tends to be high.
  • the support substrate S may have a wafer shape or a panel shape. The size is not particularly limited, but a wafer having a diameter of 200 mm, a diameter of 300 mm or a diameter of 450 mm, or a rectangular panel having one side of 300 to 700 mm is preferably used.
  • the material forming the first insulating layer 1 may be a photosensitive resin material or a thermosetting resin material.
  • these insulating materials include liquid or film-shaped ones, and film-shaped insulating materials are preferable from the viewpoint of film thickness flatness and cost.
  • the insulating material preferably contains a filler having an average particle diameter of 500 nm or less (more preferably 50 to 200 nm) from the viewpoint that fine wiring can be formed.
  • the filler content of the insulating material is preferably 0 to 70 parts by mass and more preferably 10 to 50 parts by mass with respect to 100 parts by mass of the insulating material excluding the filler.
  • the laminating step is preferably performed at a temperature as low as possible, and it is preferable to use an insulating film that can be laminated at 40 to 120°C.
  • An insulating film that can be laminated at a temperature below 40°C has a strong tack at room temperature (about 25°C) and tends to have poor handleability.
  • warpage occurs after lamination. Tends to be large.
  • Thermal expansion coefficient after curing of the first insulating layer 1 is preferably from the viewpoint of the warp suppressing or less 80 ⁇ 10 -6 / K (Kelvin), in that the high reliability can be obtained 70 ⁇ 10 -6 / It is more preferably K or less. Further, it is preferably 20 ⁇ 10 ⁇ 6 /K or more in terms of stress relaxation of the insulating material and obtaining a high-definition pattern.
  • the thickness of the first insulating layer 1 is preferably 10 ⁇ m or less, more preferably 5 ⁇ m or less, and further preferably 3 ⁇ m or less. Further, the thickness of the first insulating layer 1 is preferably 0.5 ⁇ m or more from the viewpoint of insulation reliability.
  • an opening (not shown) reaching the conductive layer Sa may be provided in the first insulating layer 1.
  • the opening may be provided by photolithography, for example.
  • the opening may be provided by laser processing, for example.
  • the surface of the first insulating layer 1 is preferably as flat as possible. That is, the arithmetic mean roughness Ra of the surface of the first insulating layer 1 is 100 nm or less, preferably 80 nm or less, and more preferably 55 nm or less.
  • the lower limit of the arithmetic mean roughness Ra of the surface of the first insulating layer 1 is, for example, 5 nm, and may be 10 nm or 20 nm.
  • the arithmetic mean roughness Ra can be measured using a laser microscope.
  • the following method may be used to obtain the arithmetic average roughness Ra of the surface of the first insulating layer 1 from the cross section of the laminated body including the first insulating layer 1. That is, the difference (Rz value) between the convex portion and the concave portion is measured from the surfaces of a plurality of samples for which the value of the arithmetic average roughness Ra is known. A calibration curve is created based on the measured Rz value and the known Ra value. The difference (Rz value) between the convex portion and the concave portion of the cross section of the first insulating layer 1 for which the arithmetic mean roughness Ra should be obtained is measured, and the arithmetic mean roughness Ra can be obtained from the measured value and the calibration curve.
  • Step of irradiating surface of first insulating layer with active energy ray> Prior to forming the seed layer 2 on the surface of the first insulating layer 1, the surface of the first insulating layer 1 is irradiated with an active energy ray to modify the surface of the first insulating layer 1 (FIG. 3(d)- (See FIG. 5F).
  • the modified region has a thickness of 20 nm or more in the depth direction from the surface of the first insulating layer 1.
  • the modified region has holes communicating with the surface of the first insulating layer 1.
  • the active energy ray may be any one that does not excessively roughen the surface of the first insulating layer 1, and examples thereof include ultraviolet rays, electron rays, ⁇ rays, ⁇ rays and ⁇ rays.
  • a modified region having a thickness of 20 nm or more can be formed and the arithmetic average roughness Ra of the surface of the first insulating layer 1 can be maintained at 100 nm or less.
  • the thickness of the modified region is 20 nm or more, and may be 25 nm or more or 30 nm or more.
  • the upper limit of the thickness of the modified region is, for example, 200 nm, and may be 180 nm or 150 nm.
  • To make the modified region excessively thick it is necessary to irradiate an excessive amount of active energy rays, and as a result, the surface of the first insulating layer 1 becomes rough and the arithmetic average roughness Ra can exceed 100 nm. Since it is preferable that the surface of the first insulating layer 1 is as flat as possible, it is preferable that the surface of the first insulating layer 1 is not roughened with a desmear treatment liquid before the seed layer 2 is formed. Is good.
  • a seed layer 2 is formed on the surface of the first insulating layer 1 by electroless plating containing at least copper (FIG. 1B).
  • the seed layer 2 is formed through the following steps. First, the surface of the first insulating layer 1 is washed with a pretreatment liquid.
  • the pretreatment liquid may be a commercially available alkaline pretreatment liquid containing sodium hydroxide or potassium hydroxide. The concentration of sodium hydroxide or potassium hydroxide is carried out between 1 and 30% by weight.
  • the immersion time in the pretreatment liquid is carried out for 1 to 60 minutes.
  • the immersion temperature in the pretreatment liquid is carried out between 25 and 80°C. After the pretreatment, in order to remove excess pretreatment liquid, you may wash with city water, pure water, ultrapure water or an organic solvent.
  • immersion cleaning is performed with an acidic aqueous solution.
  • the acidic aqueous solution may be an aqueous sulfuric acid solution, the concentration is 1 to 20% by mass, and the immersion time is 1 to 60 minutes.
  • it may be washed with city water, pure water, ultrapure water or an organic solvent.
  • palladium which serves as a catalyst for electroless plating
  • Palladium may be a commercially available palladium-tin colloidal solution, an aqueous solution containing palladium ions, a palladium ion suspension or the like, but an aqueous solution containing palladium ions that is effectively adsorbed to the modified layer is preferable.
  • the temperature of the aqueous solution containing palladium ions is 25 to 80° C., and the immersion time for adsorption is 1 to 60 minutes. After adsorbing the palladium ions, washing with city water, pure water, ultrapure water or an organic solvent may be performed in order to remove excess palladium ions.
  • the reagent that activates the palladium ion may be a commercially available activator (activation treatment liquid).
  • activator treatment liquid The temperature of the activator soaked for activating the palladium ions is 25 to 80° C., and the time for soaking is 1 to 60 minutes. After activating the palladium ions, in order to remove an excess activator, you may wash with city water, pure water, ultrapure water or an organic solvent.
  • the seed layer 2 is formed by electroless plating on the surface of the first insulating layer 1.
  • the seed layer 2 becomes a power supply layer for the electrolytic plating performed in the step (3).
  • the thickness of the seed layer 2 is preferably 20 to 200 nm, more preferably 40 to 200 nm, further preferably 60 to 200 nm.
  • the nickel content of the seed layer 2 is 0.25 to 20% by mass, and may be, for example, 3 to 20% by mass or 0.25 to 3% by mass.
  • the nickel content of the seed layer 2 can be set, for example, by adjusting the nickel content of the electroless plating solution.
  • the nickel content of the seed layer 2 is 0.25% by mass or more, sufficient adhesion can be ensured between the first insulating layer 1 and the seed layer 2, while it is 20% by mass or less.
  • the transmission loss of high frequency can be sufficiently reduced.
  • electroless plating examples include electroless pure copper plating (copper purity 99 mass% or more), electroless copper nickel phosphorus plating (nickel content: 1 to 10 mass%, phosphorus content: 1 to 13 mass%) and the like.
  • the electroless copper nickel phosphorus plating solution may be a commercially available plating solution.
  • an electroless copper-nickel-phosphorus plating solution manufactured by JCU, trade name “AISL-570” can be mentioned.
  • the electroless copper nickel phosphorus plating is carried out in an electroless copper nickel phosphorus plating solution at 60 to 90°C.
  • An electroless copper plating solution having a nickel content of 0.1 to 1 mass% may be used for forming the seed layer 2.
  • Examples of commercially available products of such plating solutions include electroless copper plating solutions (manufactured by Atotech Japan Co., Ltd., product names "Copper Solution Print Gantt MV TP1", “Stabilizer Print Gantt MV TP1", “Basic Print Gantt MV TP1", “ Moderator Print Gantt MV TP1", “Reducer Cu”).
  • Electroless copper plating is carried out in an electroless copper plating solution at 20°C to 50°C.
  • heat curing (annealing: age hardening treatment by heating) may be performed in order to enhance the adhesion between the seed layer 2 and the first insulating layer 1.
  • the heat curing temperature is preferably 80 to 200°C. In order to further accelerate the reactivity, 120 to 200° C. is more preferable, and heating at 120 to 180° C. is further preferable.
  • the heat curing time is preferably 5 to 60 minutes, more preferably 10 to 60 minutes, still more preferably 20 to 60 minutes.
  • a wiring forming resist R is patterned on the surface of the seed layer 2 (see FIG. 1C).
  • a commercially available resist may be used, and for example, a negative film-shaped photosensitive resist (Photec RY-5107UT, manufactured by Hitachi Chemical Co., Ltd.) can be used.
  • the resist pattern may be provided with an opening for wiring formation and other openings as required. That is, a resist film is formed by using a roll laminator, then a photo tool having a pattern formed thereon is brought into close contact, exposure is performed by using an exposure machine, and then spray development is performed with an aqueous sodium carbonate solution to form a resist pattern. Can be formed.
  • a positive type photosensitive resist may be used instead of the negative type.
  • Electrolytic copper plating is performed by supplying power to the seed layer 2 to form the wiring part 3 (see FIG. 1(d)).
  • the thickness of the wiring portion 3 is preferably 1 to 10 ⁇ m, more preferably 3 to 10 ⁇ m, and further preferably 5 to 10 ⁇ m.
  • the wiring forming resist R is peeled off (see FIG. 2(a)).
  • the stripping of the wiring forming resist R may be performed using a commercially available stripping solution.
  • the seed layer 2 exposed by the peeling of the wiring forming resist R is removed (see FIG. 2B).
  • the metal wiring 4 configured by the seed layer 2 remaining on the surface of the first insulating layer 1 and the wiring portion 3 is formed.
  • the paradigm remaining under the seed layer 2 may be removed.
  • etching solution a commercially available removal solution
  • specific examples thereof include acidic etching solutions (BB-20, PJ-10, SAC-700W3C manufactured by JCU Co., Ltd.). ..
  • the second insulating layer 5 is formed so as to cover the metal wiring 4 (see FIG. 2C).
  • the material forming the second insulating layer 5 may be the same as or different from that of the first insulating layer.
  • the present invention is not necessarily limited to the above-described embodiments, and may be appropriately modified without departing from the spirit of the invention.
  • the method of manufacturing a wiring board having one wiring layer has been illustrated, but a step of providing a seed layer on the surface of the wiring layer
  • the wiring board having a plurality of wiring layers may be manufactured by repeating the series of steps (3) and (4).
  • a photosensitive resin film for an insulating layer was produced as follows. First, a photosensitive resin composition was prepared using the following components. -Photoreactive resin containing carboxyl group and ethylenically unsaturated group: acid-modified cresol novolac type epoxy acrylate (CCR-1219H, manufactured by Nippon Kayaku Co., Ltd., trade name) 50 parts by mass-photopolymerization initiator component : 2,4,6-trimethylbenzoyl-diphenyl-phosphine oxide (Darocur TPO, BASF Japan Ltd., trade name) and ethanone, 1-[9-ethyl-6-(2-methylbenzoyl)-9H-carbazole -3-yl]-, 1-(o-acetyloxime) (IRGACURE OXE-02, manufactured by BASF Japan Ltd., trade name) 5 parts by mass Thermosetting agent component: Biphenol type epoxy resin (YX-4000,
  • the inorganic filler component was blended in an amount of 10 parts by volume with respect to 100 parts by volume of the resin content.
  • the particle size distribution was measured and it was confirmed that the maximum particle size was 1 ⁇ m or less.
  • a solution of the above photosensitive resin composition was applied onto the surface of a polyethylene terephthalate film (manufactured by Teijin Ltd., trade name: G2-16, thickness: 16 ⁇ m).
  • the coating film was dried at 100° C. for about 10 minutes using a hot air convection dryer. As a result, a photosensitive resin film having a thickness of 10 ⁇ m was obtained.
  • a glass cloth-containing substrate (size: 200 mm square, thickness 1.5 mm) having a copper layer (thickness 20 ⁇ m) formed on its surface was prepared.
  • the photosensitive resin film was laminated to form a first insulating layer on the surface of the copper layer of the supporting substrate. Specifically, first, a photosensitive resin film was placed on the surface of the copper layer of the supporting substrate. Then, pressing was performed using a press type vacuum laminator (MVLP-500, manufactured by Meiki Seisakusho Co., Ltd.). The pressing conditions were a hot plate temperature of 80° C., a vacuuming time of 20 seconds, a laminating pressing time of 60 seconds, an atmospheric pressure of 4 kPa or less, and a pressure bonding pressure of 0.4 MPa.
  • MVLP-500 press type vacuum laminator
  • the photosensitive resin film (first insulating layer) after pressing was subjected to an exposure treatment and a development treatment to provide an opening reaching the copper layer of the supporting substrate.
  • the exposure was carried out in the state where a photo tool having a pattern formed was brought into close contact with the first insulating layer.
  • An i-line stepper exposure machine product name: S6CK type exposure machine, lens: ASC3 (Ck), manufactured by Therma Precision Co., Ltd.
  • spray development was performed for 45 seconds with a 1% by mass sodium carbonate aqueous solution at 30° C., and an opening was provided.
  • the first insulating layer was irradiated with ultraviolet rays using an ultraviolet irradiation device (SSP-16, Sen Special Light Source Co., Ltd., ultraviolet main wavelength: 254 nm).
  • the irradiation amount of ultraviolet rays was 185 mJ/cm 2 . This modified the surface of the first insulating layer.
  • the distance from the ultraviolet lamp to the surface of the first insulating layer was 40 mm, and the ultraviolet irradiation time was 30 seconds.
  • the arithmetic average roughness Ra of the surface of the insulating layer after ultraviolet irradiation was measured using a laser microscope (manufactured by Olympus Corporation). The results are shown in Table 1.
  • a seed layer was formed on the surface of the first insulating layer by electroless copper plating. That is, first, as an alkaline cleaning, it was immersed in an aqueous solution of 110 mL/L of an alkaline cleaner (manufactured by JCU, trade name: EC-B) at 50° C. for 5 minutes, and then immersed in pure water for 1 minute. Next, as a conditioner, a mixture of a conditioning liquid (manufactured by JCU, trade name: PB-200) and EC-B (PB-200 concentration: 70 mL/L, EC-B concentration: 2 mL/L) was used. It was dipped at 50° C.
  • an alkaline cleaner manufactured by JCU, trade name: EC-B
  • a soft etching solution manufactured by JCU, trade name: PB-228, and 98% sulfuric acid in a mixed solution (PB-228 concentration: 100 g/L, sulfuric acid concentration: 50 mL/L) was used. It was dipped in the water at 2° C. for 2 minutes and then in pure water for 1 minute. Next, as a desmut, it was immersed in 10% sulfuric acid at room temperature for 1 minute.
  • a mixed liquid of catalyzing reagent 1 (manufactured by JCU, trade name: PC-BA), catalyzing reagent 2 (manufactured by JCU, trade name: PB-333) and EC-B ( PC-BA concentration: 5 g/L, PB-333 concentration: 40 mL/L, EC-B concentration: 9 mL/L) were immersed at 60° C. for 5 minutes, and then immersed in pure water for 1 minute.
  • a mixture of accelerator reagent manufactured by JCU, trade name: PC-66H
  • PC-BA PC-66H concentration: 10 mL/L, PC-BA concentration: 5 g/L
  • electroless copper plating a mixture of electroless copper-nickel-phosphorus plating solution (manufactured by JCU, trade name: AISL-570B, AISL-570C, AISL-570MU) and PC-BA (AISL-570B concentration) : 70 mL/L, AISL-570C concentration: 24 mL/L, AISL-570MU concentration: 50 mL/L, PC-BA concentration: 13 g/L) at 60° C. for 7 minutes, and then for 1 minute in pure water. Then, it was dried for 5 minutes on a hot plate at 85°C. Next, thermal annealing was performed in an oven at 180° C. for 1 hour. As a result, a laminated body including a support substrate, an insulating layer, and a seed layer (thickness: about 90 nm, nickel content: 6% by mass) in this order was obtained.
  • Example 2 A laminated body was obtained in the same manner as in Example 1 except that the irradiation amount of ultraviolet rays (main wavelength: 254 nm) in the step (2) was set to 46 mJ/cm 2 instead of 185 mJ/cm 2 .
  • Table 1 shows the measured values of the arithmetic average roughness Ra of the surface of the insulating layer after ultraviolet irradiation.
  • Example 3 A laminated body was obtained in the same manner as in Example 1 except that the irradiation amount of ultraviolet rays (main wavelength: 254 nm) in the step (2) was 26 mJ/cm 2 instead of 185 mJ/cm 2 .
  • Table 1 shows the measured values of the arithmetic average roughness Ra of the surface of the insulating layer after ultraviolet irradiation.
  • Example 4 A laminated body was obtained in the same manner as in Example 1 except that the irradiation amount of ultraviolet rays (main wavelength: 254 nm) in the step (2) was set to 4 mJ/cm 2 instead of 185 mJ/cm 2 .
  • Table 1 shows the measured values of the arithmetic average roughness Ra of the surface of the insulating layer after ultraviolet irradiation.
  • Example 1 A laminate was obtained in the same manner as in Example 1 except that the step (2) was not performed, that is, the insulating layer was not irradiated with ultraviolet light.
  • Table 1 shows measured values of the arithmetic average roughness Ra of the surface of the insulating layer which is not irradiated with ultraviolet rays.
  • ⁇ Measurement of thickness of modified region> The cross sections of the laminates according to Examples 1 to 4 and Comparative Example 1 were enlarged and observed, and the thickness of the modified region was measured. The following two types of devices were used for this measurement. ⁇ Scanning transmission electron microscope (STEM): HD-2700 (manufactured by Hitachi High-Technologies Corporation) Energy dispersive X-ray fluorescence analyzer (EDX): Octane T Ultra W 100mm 2 SDD (manufactured by Hitachi High-Technologies Corporation)
  • 3(a) to 3(f) are images showing cross sections of the laminate according to Comparative Example 1 or Example 1.
  • 3B and 3E are elemental mappings of palladium (catalyst for electroless plating) obtained by EDX.
  • FIGS. 3C and 3F are elemental mappings of copper (the main component of electroless plating) obtained by EDX.
  • 4A is an image showing the cross-section EDX line analysis result according to Comparative Example 1
  • FIG. 4B is an image showing the cross-section EDX line analysis result according to Example 1.
  • the thickness of the modified area was visually identified from these images.
  • the thickness of the modified region in Example 1 (thickness T shown in FIGS. 3E and 3F) was 45 nm. It was confirmed that the thickness of the modified region in Examples 2 to 4 was 20 nm or more. In Comparative Example 1, since the modification by ultraviolet irradiation was not performed, the modified region does not exist.
  • the wiring board 20 is a wiring board having microstrip wiring. That is, the wiring substrate 20 includes the support substrate S having the conductive layer Sa (copper layer) on the surface, the insulating layer 11 provided on the surface of the support substrate S, and the seed layer provided on the surface of the insulating layer 11. 12, the ground layer 13 (conductor section) provided on the surface of the seed layer 12, the conductor section 15 and the insulating layer 16 provided on the surface of the ground layer 13, and the ground layer 13 (conductor section) provided on the surface of the insulating layer 16.
  • the wiring substrate 20 includes the support substrate S having the conductive layer Sa (copper layer) on the surface, the insulating layer 11 provided on the surface of the support substrate S, and the seed layer provided on the surface of the insulating layer 11. 12, the ground layer 13 (conductor section) provided on the surface of the seed layer 12, the conductor section 15 and the insulating layer 16 provided on the surface of the ground layer 13, and the ground layer 13 (conductor section) provided on the surface of the insulating
  • the seed layer 17 and the signal layer 18 (conductor portion).
  • the seed layer 12 is used as a power feeding layer when forming the ground layer 13.
  • the seed layer 17 is used as a power feeding layer when forming the signal layer 18.
  • the insulating layer 11 was formed using the same photosensitive resin film as in Example 1.
  • the signal layer 18 had a thickness of 4 ⁇ m, a width of 20 ⁇ m, and a length of 10 mm.
  • a wiring board according to Example 5 was manufactured through the steps of forming the seed layers 12 and 17 in the same manner as in Example 1.
  • Comparative example 2 A wiring board according to Comparative Example 2 was produced in the same manner as in Example 5 except that the seed layers 12 and 17 were respectively formed by the following method. That is, in the step (1c), the seed was prepared in the same manner as in Example 1 except that the surface of the insulating layer was modified (roughened) by using the chemical solution used for the desmear treatment instead of performing the ultraviolet irradiation. Layers 12 and 17 were formed.
  • the treatment with the chemical solution used for the desmear treatment was carried out as follows. First, for swelling treatment, it was immersed in 40 mL/L of Swera (manufactured by Atotech, trade name: Cleaner Seculigant 902) at 70° C. for 5 minutes.
  • Example 5 With respect to the microstrip wirings of Example 5 and Comparative Example 2, a high frequency (frequency of 50 GHz) transmission loss was measured using a vector network analyzer (manufactured by Hewlett Packard). The characteristic impedance was 50 ⁇ . In Example 5, the transmission loss was reduced by 22% with respect to the transmission loss of Comparative Example 2.
  • a wiring board having excellent adhesion between an insulating layer and a metal wiring and low transmission loss at high frequencies, and a manufacturing method thereof.
  • SYMBOLS 1... 1st insulating layer, 2... seed layer (metal layer), 3... wiring part (conductive part), 4... metal wiring, 5... 2nd insulating layer, 10, 20... wiring board, 11, 16... insulating layer , 12, 17... Seed layer, 13... Ground layer, 15... Conductor part, 18... Signal layer, S... Support substrate, Sa... Conductive layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本開示に係る配線基板の製造方法は、（ａ）樹脂組成物からなる絶縁層に活性エネルギー線を照射する工程と、（ｂ）絶縁層に無電解めっき用の触媒を吸着させる工程と、（ｃ）絶縁層の表面上に無電解めっきによって金属層を形成する工程とをこの順序で含み、（ａ）工程において、活性エネルギー線の照射によって絶縁層の表面から深さ方向に２０ｎｍ以上の厚さを有し且つ絶縁層の表面から連通する空孔を有する改質領域を形成する。

Description

配線基板及びその製造方法
　本開示は、配線基板及びその製造方法に関する。
　半導体パッケージの高密度化及び高性能化を目的に、異なる性能の半導体素子（以下、場合により「チップ」という。）を一つのパッケージに混載する実装形態が提案されている。コストの観点から、チップ間の高密度インターコネクト技術の重要度が増している（特許文献１参照）。
　スマートフォン及びタブレット端末において、パッケージ・オン・パッケージと称される接続方法が広く採用されている。パッケージ・オン・パッケージは、パッケージ上に異なるパッケージをフリップチップ実装によって接続する方法である（非特許文献１，２参照）。更に高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術（有機インターポーザ）、スルーモールドビア（ＴＭＶ）を有するファンアウト型のパッケージ技術（ＦＯ－ＷＬＰ）、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極（ＴＳＶ）を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術などが提案されている。特に有機インターポーザ及びＦＯ－ＷＬＰにおいて、半導体チップ同士を並列して搭載する場合には、高密度で導通させるために微細配線層が必要となる（特許文献２参照）。
特開２００３－３１８５１９号公報 米国特許出願公開第２００１／０２２１０７１号明細書
Ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　Ｔｈｒｏｕｇｈ　Ｍｏｌｄ　Ｖｉａ（ＴＭＶ）　ａｓ　ＰｏＰ　Ｂａｓｅ　Ｐａｃｋａｇｅ，　Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｍｐｏｎｅｎｔｓ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ｃｏｎｆｅｒｅｎｃｅ（ＥＣＴＣ），２００８ Ａｄｖａｎｃｅｄ　Ｌｏｗ　Ｐｒｏｆｉｌｅ　ＰｏＰ　Ｓｏｌｕｔｉｏｎ　ｗｉｔｈ　Ｅｍｂｅｄｄｅｄ　Ｗａｆｅｒ　Ｌｅｖｅｌ　ＰｏＰ（ｅＷＬＢ－ＰｏＰ）Ｔｅｃｈｎｏｌｏｇｙ，ＥＣＴＣ，２０１２
　特許文献１に記載の技術では、デスミア処理液による処理後、無電解めっきによってシード層が形成される。シード層は、配線基板の製造過程において形成される金属層であり、給電層とも称される。すなわち、シード層に給電することによってシード層の表面上に導電部が形成される。シード層の一部は、導電部とともに金属配線を構成する。特許文献１に記載の技術では、湿式デスミア処理を行うことにより、絶縁層の表面を粗化している。絶縁層の表面を適度に粗い状態とすることで、アンカー効果によって、シード層と絶縁層との密着性が向上する。
　近年、半導体素子は小型化傾向にあり、配線基板も微細化が求められている。上記のようにアンカー効果を得るために絶縁層の表面を粗くすると、その上に微細な配線パターン（特に、Ｌ／Ｓ（ライン／スペース）が１０／１０μｍ以下）を形成することが困難となる。近年、配線基板は高周波帯における伝送損失の低減も求められている。上記のように、絶縁層の表面を粗くすると、表皮効果により伝送損失が大きくなる。つまり、配線基板の製造方法において、絶縁層と金属配線との密着性を担保しつつ、高周波の伝送損失を低減することが課題である。
　本開示は、上記課題に鑑みてなされたものであり、絶縁層と金属配線の密着性に優れ且つ高周波の伝送損失が小さい配線基板及びその製造方法を提供する。
　本開示の一側面に係る配線基板の製造方法は、
（ａ）樹脂組成物からなる絶縁層に活性エネルギー線を照射する工程と、
（ｂ）絶縁層に無電解めっき用の触媒を吸着させる工程と、
（ｃ）絶縁層の表面上に無電解めっきによって金属層を形成する工程と、
をこの順序で含み、（ａ）工程において、活性エネルギー線の照射によって絶縁層の表面から深さ方向に２０ｎｍ以上の厚さを有し且つ絶縁層の表面から連通する空孔を有する改質領域を形成する。
　本発明者らの検討によると、活性エネルギー線の照射によって上記改質領域が形成された絶縁層に対して無電解めっき用の触媒を吸着させることで、改質領域の空孔に触媒が入り込んだ状態となる。この状態で無電解めっきによって金属層を形成すると、改質領域の空孔内に形成される無電解めっきが植物の根のような役割を果たし、絶縁層と金属層との密着性向上に寄与すると推察される。（ａ）工程における活性エネルギー線の照射は、デスミア処理液による粗化処理とは異なり、絶縁層の表面を過度に粗くするものではない。すなわち、上記製造方法によれば、絶縁層の表面が十分に平坦（例えば、算術平均粗さＲａが１００ｎｍ以下）であるにも拘わらず、絶縁層と金属配線との十分な密着性を担保できる。絶縁層の表面が十分に平坦であることで高周波の伝送損失を十分に小さくできる。
　（ａ）工程において、例えば、波長２５４ｎｍ以下の紫外線を絶縁層に照射することによって上記構成の改質領域を形成することができる。（ｃ）工程において、無電解銅めっき液又は無電解銅ニッケルリンめっき液を用いて金属層を形成することができる。絶縁層と金属層の密着性及び高周波の伝送損失の低減をより一層高度に実現する観点から、金属層のニッケル含有率は０．２５～２０質量％であることが好ましい。所定量のニッケルを含有する金属層は、例えば、無電解銅ニッケルリンめっき液又は無電解銅めっき液を用いて形成することができる。
　本開示の一側面に係る配線基板は、樹脂組成物からなる絶縁層と、絶縁層の表面上に設けられた金属配線とを備え、絶縁層が表面から深さ方向に厚さ２０ｎｍ以上の改質領域を有し、改質領域には金属配線に含まれる銅が分散している。上述のとおり、例えば、無電解銅ニッケルリンめっき液又は無電解銅めっき液を用いて金属層が形成された場合、絶縁層の改質領域には銅が分散した状態で含まれる。この状態は元素マッピングによって確認できる。
　上記配線基板が備える金属配線の一部が無電解めっきによって形成されたものである場合、改質領域には、無電解めっき用の触媒（例えば、パラジウム）が分散している。これも元素マッピングによって確認できる。
　絶縁層の表面の平均粗さＲａが１００ｎｍ以下であることで、高周波の伝送損失の低減をより一層高度に実現できる。絶縁層を構成する樹脂組成物は、熱硬化性樹脂組成物の硬化物であってもよいし、感光性樹脂組成物の硬化物であってもよい。
　本開示によれば、絶縁層と金属配線の密着性に優れ且つ高周波の伝送損失が小さい配線基板及びその製造方法が提供される。
図１（ａ）～図１（ｄ）は本開示の一実施形態に係る配線基板の製造過程を模式的に示す断面図である。 図２（ａ）～図２（ｃ）は本開示の一実施形態に係る配線基板の製造過程を模式的に示す断面図である。 図３（ａ）～図３（ｆ）は比較例１又は実施例１に係る積層体の断面を示す画像である。 図４（ａ）は比較例１に係る断面ＥＤＸライン分析結果を示す画像であり、図４（ｂ）は実施例１に係る断面ＥＤＸライン分析結果を示す画像である。 実施例及び比較例において高周波の伝送損失を評価するために作製したマイクロストリップ配線を備える配線基板を模式的に示す断面図である。
　以下、図面を参照しながら本開示の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
　本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。
　図１（ａ）～図１（ｄ）及び図２（ａ）～図２（ｃ）は、配線基板の製造過程を模式的に示す断面図である。図２（ｃ）に模式的に示される配線基板１０は、微細化及び多ピン化が必要とされる形態において特に好適であり、特に、異種チップを混載するためのインターポーザが必要なパッケージ形態において好適である。より具体的には、本実施形態に係る製造方法は、ピンの間隔が２００μｍ以下（より微細な場合には例えば３０～１００μｍ）であり、且つピンの本数が５００本以上（より微細な場合には例えば１０００～１００００本）のパッケージ形態において好適である。
　金属配線４における第１絶縁層１と接する側の領域（シード層２）のニッケル含有率が０．２５～２０質量％であることで、第１絶縁層１に対してデスミア処理液による表面粗化を施さなくても、金属配線４が第１絶縁層１に対する優れた密着性を有している。このため、第１絶縁層１の表面上に、微細配線を形成することが可能であるとともに、高周波の伝送損失を十分に低減することができる。
　配線基板１０は、大きく分けて以下の工程を経て製造される。
（１）支持基板Ｓ上に第１絶縁層１を形成する工程。
（２）第１絶縁層１の表面に活性エネルギー線を照射する工程。
（３）第１絶縁層１の表面にシード層２（金属層）を形成する工程。
（４）シード層２上に配線部３（導電部）を形成する工程。
（５）金属配線４を覆うように第２絶縁層５を形成する工程。
＜（１）支持基板上に第１絶縁層を形成する工程＞
　支持基板Ｓ上に第１絶縁層１を形成する（図１（ａ））。支持基板Ｓは、特に限定されないが、シリコン板、ガラス板、ＳＵＳ（ステンレス鋼）板、ガラスクロス入り基板、半導体素子入り封止樹脂等であり、高剛性からなる基板が好適である。図１（ａ）に示す支持基板Ｓは、第１絶縁層１が形成される側の表面に導電層Ｓａが形成されている。支持基板Ｓとして、導電層Ｓａが形成されていないもの、あるいは、導電層Ｓａの代わりに配線及び／又はパッドを表面に有するものを使用してもよい。
　支持基板Ｓの厚さは０．２ｍｍから２．０ｍｍの範囲であることが好ましい。０．２ｍｍより薄い場合はハンドリングが困難になる一方、２．０ｍｍより厚い場合は材料費が高くなる傾向にある。支持基板Ｓはウェハ状でもパネル状でも構わない。サイズは特に限定されないが、直径２００ｍｍ、直径３００ｍｍ又は直径４５０ｍｍのウェハ、あるいは、一辺が３００～７００ｍｍの矩形パネルが好ましく用いられる。
　第１絶縁層１を構成する材料は、感光性樹脂材料であっても熱硬化性樹脂材料であってもよい。これらの絶縁材料としては、液状又はフィルム状のものが挙げられ、膜厚平坦性とコストの観点からフィルム状の絶縁材料が好ましい。また、微細な配線を形成できる点で、絶縁材料は平均粒径５００ｎｍ以下（より好ましくは５０～２００ｎｍ）のフィラー（充填材）を含有することが好ましい。絶縁材料のフィラー含有量は、フィラーを除く絶縁材料の質量１００質量部に対して０～７０質量部が好ましく、１０～５０質量部がより好ましい。
　フィルム状の絶縁材料を使用する場合、そのラミネート工程はなるべく低温で実施することが好ましく、４０～１２０℃でラミネート可能な絶縁フィルムを採用することが好ましい。ラミネート可能な温度が４０℃を下回る絶縁フィルムは常温（約２５℃）でのタックが強く、取り扱い性が悪化する傾向があり、その温度が１２０℃を上回る感光性絶縁フィルムの場合はラミネート後に反りが大きくなる傾向がある。
　第１絶縁層１の硬化後の熱膨張係数は、反り抑制の観点から８０×１０－６／Ｋ（ケルビン）以下であることが好ましく、高信頼性が得られる点で７０×１０－６／Ｋ以下であることがより好ましい。また、絶縁材料の応力緩和性、高精細なパターンが得られる点で２０×１０－６／Ｋ以上であることが好ましい。第１絶縁層１の厚さは、１０μｍ以下であることが好ましく、５μｍ以下であることがより好ましく、３μｍ以下であることが更に好ましい。また、絶縁信頼性の観点から第１絶縁層１の厚さは０．５μｍ以上であることが好ましい。
　配線基板１０の用途又は態様に応じて、例えば、導電層Ｓａに至る開口部（不図示）を第１絶縁層１に設けてもよい。感光性樹脂組成物によって第１絶縁層１が形成される場合、例えば、フォトリソグラフィによって開口部を設ければよい。熱硬化性樹脂組成物によって第１絶縁層１が形成される場合、例えば、レーザー加工によって開口部を設ければよい。
　高周波の伝送損失を低減する観点から、第１絶縁層１の表面はなるべく平坦であることが好ましい。すなわち、第１絶縁層１の表面の算術平均粗さＲａは１００ｎｍ以下であり、好ましくは８０ｎｍ以下であり、より好ましくは５５ｎｍ以下である。第１絶縁層１の表面の算術平均粗さＲａの下限値は、例えば、５ｎｍであり、１０ｎｍ又は２０ｎｍであってもよい。算術平均粗さＲａはレーザー顕微鏡を使用して測定することができる。第１絶縁層１を含む積層体の断面から第１絶縁層１の表面の算術平均粗さＲａを求めるには以下の手法を採用すればよい。すなわち、算術平均粗さＲａの値が判っている複数の試料の面から凸部と凹部の差（Ｒｚ値）を測定する。測定されたＲｚ値及び既知のＲａ値に基づいて検量線を作成する。算術平均粗さＲａを求めるべき第１絶縁層１の断面の凸部と凹部の差（Ｒｚ値）を測定し、この測定値及び検量線から算術平均粗さＲａを求めることができる。
＜（２）第１絶縁層の表面に活性エネルギー線を照射する工程＞
　第１絶縁層１の表面にシード層２を形成するに先立ち、第１絶縁層１の表面に活性エネルギー線を照射し、第１絶縁層１の表面に改質領域（図３（ｄ）～図（ｆ）参照）を形成する。改質領域は、第１絶縁層１の表面から深さ方向に２０ｎｍ以上の厚さを有する。改質領域は、第１絶縁層１の表面から連通する空孔を有する。
　改質領域が形成された第１絶縁層１に対して無電解めっき用の触媒を吸着させることで、改質領域の空孔に触媒が入り込んだ状態となる（図３（ｅ）参照）。この状態で無電解めっきによってシード層２を形成すると、改質領域の空孔内に形成される無電解めっきが植物の根のような役割を果たし、第１絶縁層１とシード層２との密着性向上に寄与すると推察される。活性エネルギー線としては、第１絶縁層１の表面を過度に粗くするものでなければよく、例えば、紫外線、電子線、α線、β線及びγ線が挙げられる。活性エネルギー線の照射量及び強度を調整することで、厚さ２０ｎｍ以上の改質領域を形成できるとともに、第１絶縁層１の表面の算術平均粗さＲａを１００ｎｍ以下に維持できる。
　第１絶縁層１とシード層２の密着性向上の観点から、改質領域の厚さは２０ｎｍ以上であり、２５ｎｍ以上又は３０ｎｍ以上であってもよい。改質領域の厚さの上限値は、例えば、２００ｎｍであり、１８０ｎｍ又は１５０ｎｍであってもよい。改質領域を過度に厚くするには、過剰量の活性エネルギー線を照射する必要があり、その結果、第１絶縁層１の表面が粗くなり、算術平均粗さＲａが１００ｎｍを超え得る。なお、第１絶縁層１の表面はなるべく平坦であることが好ましいことから、シード層２を形成する前に、第１絶縁層１の表面に対してデスミア処理液による粗化処理を実施しない方がよい。
＜（３）第１絶縁層の表面にシード層を形成する工程＞
　第１絶縁層１の表面に、少なくとも銅を含む無電解めっきによりシード層２を形成する（図１（ｂ））。シード層２は以下のステップを経て形成される。まず、第１絶縁層１の表面を前処理液で洗浄する。前処理液は水酸化ナトリウム又は水酸化カリウムを含む市販のアルカリ性前処理液でよい。水酸化ナトリウム又は水酸化カリウムの濃度は１～３０質量％の間で実施される。前処理液への浸漬時間は１～６０分の間で実施される。前処理液への浸漬温度は２５～８０℃の間で実施される。前処理した後、余分な前処理液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　前処理液除去後、第１絶縁層１の表面からアルカリイオンを除去するために、酸性水溶液で浸漬洗浄する。酸性水溶液は硫酸水溶液でよく、濃度は１～２０質量％、浸漬時間は１～６０分の間で実施される。酸性水溶液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　続いて、無電解めっきの触媒となるパラジウムを、浸漬洗浄後の第１絶縁層１の表面に付着させる。パラジウムは、市販のパラジウム－スズコロイド溶液、パラジウムイオンを含む水溶液、パラジウムイオン懸濁液等でよいが、改質層に効果的に吸着するパラジウムイオンを含む水溶液が好ましい。パラジウムイオンを含む水溶液に浸漬する際、パラジウムイオンを含む水溶液の温度は、２５～８０℃、吸着させるための浸漬時間は１～６０分の間で実施される。パラジウムイオンを吸着させた後、余分なパラジウムイオンを除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　パラジウムイオン吸着後、パラジウムイオンを触媒として作用させるための活性化を行う。パラジウムイオンを活性化させる試薬は市販の活性化剤（活性化処理液）でよい。パラジウムイオンを活性化させるために浸漬する活性化剤の温度は、２５～８０℃、活性化させるために浸漬する時間は１～６０分の間で実施される。パラジウムイオンの活性化後、余分な活性化剤を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
　続いて、第１絶縁層１の表面に対する無電解めっきによってシード層２を形成する。シード層２は、工程（３）で実施される電解めっきのための給電層となる。シード層２の厚さは、２０～２００ｎｍが好ましく、４０～２００ｎｍがより好ましく、６０～２００ｎｍが更に好ましい。
　シード層２のニッケル含有率は、０．２５～２０質量％であり、例えば、３～２０質量％又は０．２５～３質量％であってもよい。シード層２のニッケル含有率は、例えば、無電解めっき液のニッケル含有率を調整することで設定することができる。シード層２のニッケル含有率が０．２５質量％以上であることで、第１絶縁層１とシード層２に密着性を十分に確保することができ、他方、２０質量％以下であることで、高周波の伝送損失を十分に小さくするこができる。
　無電解めっきとしては、無電解純銅めっき（銅の純度９９質量％以上）、無電解銅ニッケルリンめっき（ニッケル含有率：１～１０質量％、リン含有量：１～１３質量％）等が挙げられる。無電解銅ニッケルリンめっき液は市販のめっき液でよい。かかるめっき液の市販品として、例えば、無電解銅ニッケルリンめっき液（株式会社ＪＣＵ製、商品名「ＡＩＳＬ－５７０」）を挙げることができる。無電解銅ニッケルリンめっきは、６０～９０℃の無電解銅ニッケルリンめっき液中で実施される。
　ニッケル含有率が０．１～１質量％の無電解銅めっき液をシード層２の形成に使用してもよい。かかるめっき液の市販品として、例えば、無電解銅めっき液（アトテックジャパン株式会社製、商品名「カッパーソリューション　プリントガントＭＶ　ＴＰ１」、「スタビライザー　プリントガントＭＶ　ＴＰ１」、「ベーシック　プリントガントＭＶ　ＴＰ１」、「モデレーター　プリントガント　ＭＶ　ＴＰ１」、「リデューサーＣｕ」）が挙げられる。無電解銅めっきは、２０℃～５０℃の無電解銅めっき液中で実施される。
　無電解めっき後、余分なめっき液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。また、無電解めっき後、シード層２と第１絶縁層１との密着力を高めるため、熱硬化（アニーリング：加熱による時効硬化処理）を行ってもよい。熱硬化温度は、８０～２００℃で加熱することが好ましい。より反応性を早めるために１２０～２００℃がより好ましく、１２０～１８０℃で加熱することが更に好ましい。熱硬化時間は５～６０分が好ましく、１０～６０分がより好ましく、２０～６０分が更に好ましい。
＜（４）シード層上に配線部を形成する工程＞
　シード層２の表面上に配線形成用レジストＲをパターニングする（図１（ｃ）参照）。配線形成用レジストＲとして、市販のレジストを使用すればよく、例えば、ネガ型フィルム状の感光性レジスト（日立化成株式会社製、Ｐｈｏｔｅｃ　ＲＹ－５１０７ＵＴ）を用いることができる。レジストパターンは、配線形成用の開口部と、必要に応じてその他の開口部とが設けられたものであってもよい。すなわち、ロールラミネータを用いてレジストを成膜し、次いで、パターンを形成したフォトツールを密着させ、露光機を使用して露光を行い、次いで、炭酸ナトリウム水溶液で、スプレー現像を行うことによってレジストパターンを形成することができる。なお、ネガ型の代わりにポジ型の感光性レジストを用いてもよい。
　シード層２に給電することによって電解銅めっきを実施し、配線部３を形成する（図１（ｄ）参照）。配線部３の厚さは１～１０μｍが好ましく、３～１０μｍがより好ましく、５～１０μｍが更に好ましい。
　電解銅めっき後、配線形成用レジストＲをはく離する（図２（ａ）参照）。配線形成用レジストＲのはく離は、市販のはく離液を使用して行えばよい。配線形成用レジストＲのはく離によって露出したシード層２を除去する（図２（ｂ）参照）。これにより、第１絶縁層１の表面上に残存するシード層２と、配線部３とによって構成される金属配線４が形成される。シード層２の除去とともに、シード層２の下に残存しているパラジムを除去してもよい。これらの除去は、市販の除去液（エッチング液）を使用して行えばよく、具体例として、酸性のエッチング液（株式会社ＪＣＵ製、ＢＢ－２０、ＰＪ－１０、ＳＡＣ－７００Ｗ３Ｃ）が挙げられる。
＜（５）金属配線を覆うように第２絶縁層を形成する工程＞
　金属配線４を覆うように第２絶縁層５を形成する（図２（ｃ）参照）。第２絶縁層５を構成する材料として第１絶縁層と同じでもよいし、異なっていてもよい。
　以上、配線基板及びその製造方法について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。例えば、上記実施形態においては、一層の配線層（金属配線４と第２絶縁層５とを含む層）を有する配線基板の製造方法を例示したが、配線層の表面上にシード層を設ける工程と、上記（３）及び（４）の一連工程を繰り返すことで、複数の配線層を有する配線基板を製造してもよい。
　本開示について以下の実施例により更に詳細に説明するが、本発明はこれらの例に限定されるものではない。
（実施例１）
＜感光性樹脂フィルムの作製＞
　絶縁層用の感光性樹脂フィルムを以下のようにして作製した。まず、以下の成分を使用して感光性樹脂組成物を調製した。
・カルボキシル基とエチレン性不飽和基とを含有する光反応性樹脂：酸変性したクレゾールノボラック型エポキシアクリレート（ＣＣＲ－１２１９Ｈ、日本化薬株式会社製、商品名）　５０質量部
・光重合開始剤成分：２，４，６－トリメチルベンゾイル－ジフェニル－フォスフィンオキサイド（ダロキュアＴＰＯ、ＢＡＳＦジャパン株式会社製、商品名）及びエタノン，１－［９－エチル－６－（２－メチルベンゾイル）－９Ｈ－カルバゾール－３－イル］－，１－（ｏ－アセチルオキシム）（イルガキュアＯＸＥ－０２、ＢＡＳＦジャパン株式会社製、商品名）　５質量部
・熱硬化剤成分：ビフェノール型エポキシ樹脂（ＹＸ－４０００、三菱ケミカル株式会社製、商品名）　１０質量部
・無機フィラー成分：平均粒径：５０ｎｍ、ビニルシランでシランカップリング処理したもの。無機フィラー成分は、樹脂分１００体積部に対し、１０体積部になるように配合した。なお、動的光散乱式ナノトラック粒度分布計「ＵＰＡ－ＥＸ１５０」（日機装株式会社製）及びレーザー回折散乱式マイクロトラック粒度分布計「ＭＴ－３１００」（日機装株式会社製）を用いて無機フィラーの粒度分布を測定し、最大粒径が１μｍ以下であることを確認した。
　上記感光性樹脂組成物の溶液をポリエチレンテレフタレートフィルム（帝人株式会社製、商品名：Ｇ２－１６、厚さ：１６μｍ）の表面上に塗布した。塗膜を熱風対流式乾燥機を用いて１００℃で約１０分間乾燥した。これにより、厚さ１０μｍの感光性樹脂フィルムを得た。
＜微細配線を有する配線層の形成＞
　支持基板として、表面に銅層（厚さ２０μｍ）が形成されたガラスクロス入り基板（サイズ：２００ｍｍ角、厚さ１．５ｍｍ）を準備した。
・工程（１ａ）
　上記支持基板の銅層の表面に第１絶縁層を形成するため、上記感光性樹脂フィルムをラミネートした。詳細には、まず、支持基板の銅層の表面に感光性樹脂フィルムを載置した。次いで、プレス式真空ラミネータ（ＭＶＬＰ－５００、株式会社名機製作所製）を用いてプレスした。プレス条件は、プレス熱板温度８０℃、真空引き時間２０秒、ラミネートプレス時間６０秒、気圧４ｋＰａ以下、圧着圧力０．４ＭＰａとした。
・工程（１ｂ）
　プレス後の感光性樹脂フィルム（第１絶縁層）に露光処理及び現像処理を施すことによって、支持基板の銅層にまで至る開口部を設けた。露光は、パターンを形成したフォトツールを第１絶縁層の上に密着させた状態で実施した。i線ステッパー露光機（製品名：Ｓ６ＣＫ型露光機、レンズ：ＡＳＣ３（Ｃｋ）、株式会社サーマプレシジョン製）を使用して、３０ｍＪ／ｃｍ２のエネルギー量で露光した。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、４５秒間スプレー現像を行い、開口部を設けた。次いで、現像後の第１絶縁層の表面にマスク露光機（ＥＸＭ－１２０１型露光機、株式会社オーク製作所製、紫外線主波長：３６５ｎｍ）を使用して、２０００ｍＪ／ｃｍ２のエネルギー量でポストＵＶ露光した。次いで、クリーンオーブンで１７０℃、１時間の熱硬化を行った。
・工程（２）
　紫外線照射装置（ＳＳＰ－１６、セン特殊光源株式会社製、紫外線主波長：２５４ｎｍ）を用いて第１絶縁層に紫外線を照射した。紫外線の照射量は、１８５ｍＪ／ｃｍ２とした。これにより、第１絶縁層の表面を改質した。紫外線ランプから第１絶縁層の表面までの距離は４０ｍｍ、紫外線照時間は３０秒とした。紫外線照射後の絶縁層表面の算術平均粗さＲａをレーザー顕微鏡（オリンパス株式会社製）を用いて測定した。表１に結果を示す。
・工程（３）
　無電解銅めっきにより、第１絶縁層の表面にシード層を形成した。すなわち、まず、アルカリクリーニングとして、アルカリクリーナー（株式会社ＪＣＵ製、商品名：ＥＣ－Ｂ）の１１０ｍＬ／Ｌ水溶液に５０℃で５分間浸漬し、その後純水に１分間浸漬した。次に、コンディショナとして、コンディショニング液（株式会社ＪＣＵ製、商品名：ＰＢ－２００）とＥＣ－Ｂとの混合液（ＰＢ－２００濃度：７０ｍＬ／Ｌ、ＥＣ－Ｂ濃度：２ｍＬ／Ｌ）に５０℃で５分間浸漬し、その後純水に１分間浸漬した。次に、ソフトエッチングとして、ソフトエッチング液（株式会社ＪＣＵ製、商品名：ＰＢ－２２８）と９８％硫酸との混合液（ＰＢ－２２８濃度：１００ｇ／Ｌ、硫酸濃度：５０ｍＬ／Ｌ）に３０℃で２分間浸漬し、その後純水に１分間浸漬した。次に、デスマットとして、１０％硫酸に室温で１分間浸漬した。次に、キャタライザとして、キャタライズ用試薬１（株式会社ＪＣＵ製、商品名：ＰＣ－ＢＡ）とキャタライズ用試薬２（株式会社ＪＣＵ製、商品名：ＰＢ－３３３）とＥＣ－Ｂとの混合液（ＰＣ－ＢＡ濃度：５ｇ／Ｌ、ＰＢ－３３３濃度：４０ｍＬ／Ｌ、ＥＣ－Ｂ濃度：９ｍＬ／Ｌ）に６０℃で５分間浸漬し、その後純水に１分間浸漬した。次に、アクセラレータとして、アクセラレータ用試薬（株式会社ＪＣＵ製、商品名：ＰＣ－６６Ｈ）とＰＣ－ＢＡとの混合液（ＰＣ－６６Ｈ濃度：１０ｍＬ／Ｌ、ＰＣ－ＢＡ濃度：５ｇ／Ｌ）に３０℃で５分間浸漬し、その後純水に１分間浸漬した。
　次に、無電解銅めっきとして、無電解銅ニッケルリンめっき液（株式会社ＪＣＵ製、商品名：ＡＩＳＬ－５７０Ｂ、ＡＩＳＬ－５７０Ｃ、ＡＩＳＬ－５７０ＭＵ）とＰＣ－ＢＡとの混合液（ＡＩＳＬ－５７０Ｂ濃度：７０ｍＬ／Ｌ、ＡＩＳＬ－５７０Ｃ濃度：２４ｍＬ／Ｌ、ＡＩＳＬ－５７０ＭＵ濃度：５０ｍＬ／Ｌ、ＰＣ－ＢＡ濃度：１３ｇ／Ｌ）に６０℃で７分間浸漬し、その後純水に１分間浸漬した。その後、８５℃のホットプレートで５分間乾燥させた。次に、１８０℃のオーブンで１時間、熱アニーリングした。これにより、支持基板と、絶縁層と、シード層（厚さ：約９０ｎｍ、ニッケル含有率：６質量％）とをこの順序で備える積層体を得た。
（実施例２）
　工程（２）における紫外線（主波長：２５４ｎｍ）の照射量を１８５ｍＪ／ｃｍ２とする代わりに、４６ｍＪ／ｃｍ２としたことの他は、実施例１と同様にして積層体を得た。紫外線照射後の絶縁層表面の算術平均粗さＲａの測定値を表１に示す。
（実施例３）
　工程（２）における紫外線（主波長：２５４ｎｍ）の照射量を１８５ｍＪ／ｃｍ２とする代わりに、２６ｍＪ／ｃｍ２としたことの他は、実施例１と同様にして積層体を得た。紫外線照射後の絶縁層表面の算術平均粗さＲａの測定値を表１に示す。
（実施例４）
　工程（２）における紫外線（主波長：２５４ｎｍ）の照射量を１８５ｍＪ／ｃｍ２とする代わりに、４ｍＪ／ｃｍ２としたことの他は、実施例１と同様にして積層体を得た。紫外線照射後の絶縁層表面の算術平均粗さＲａの測定値を表１に示す。
（比較例１）
　工程（２）を実施しなかったこと、すなわち、絶縁層に対して紫外線を照射しなかったことの他は、実施例１と同様にして積層体を得た。紫外線が照射されていない絶縁層表面の算術平均粗さＲａの測定値を表１に示す。
　表１に示された結果から、絶縁層の算術平均粗さＲａの値は紫外線照射量に依存しないのに対し、９０°ピール強度は紫外線照射量に大きく依存するということができる。
＜改質領域の厚さの測定＞
　実施例１～４及び比較例１に係る積層体の断面を拡大して観察し、改質領域の厚さを測定した。この測定には以下の二種類の装置を使用した。
・走査型透過電子顕微鏡（ＳＴＥＭ）：ＨＤ－２７００（株式会社日立ハイテクノロジーズ製）
・エネルギー分散型蛍光Ｘ線分析装置（ＥＤＸ）：Ｏｃｔａｎｅ　Ｔ　Ｕｌｔｒａ　Ｗ　１００ｍｍ２　ＳＤＤ（株式会社日立ハイテクノロジーズ製）
　図３（ａ）～図３（ｆ）は比較例１又は実施例１に係る積層体の断面を示す画像である。図３（ｂ）及び図３（ｅ）はＥＤＸによって得られたパラジウム（無電解めっきの触媒）の元素マッピングである。図３（ｃ）及び図３（ｆ）はＥＤＸによって得られた銅（無電解めっきの主成分）の元素マッピングである。なお、図４（ａ）は比較例１に係る断面ＥＤＸライン分析結果を示す画像であり、図４（ｂ）は実施例１に係る断面ＥＤＸライン分析結果を示す画像である。
　これらの画像から、改質領域の厚さを目視で特定した。実施例１における改質領域の厚さ（図３（ｅ）及び図３（ｆ）に示す厚さＴ）は４５ｎｍであった。実施例２～４における改質領域の厚さは２０ｎｍ以上であることを確認した。なお、比較例１においては紫外線照射による改質を実施していないため、改質領域は存在しない。
＜絶縁層とシード層の密着性の評価＞
　実施例１～４及び比較例１に係る積層体における絶縁層とシード層の密着性を９０°ピール強度を測定することによって評価した。卓上ピール試験機ＥＺ－ＳＸ（島津製作所製）を使用した。以下の条件で測定を行った。表１に結果を示す。
・試験片幅：１０ｍｍ
・ピール速度：１０ｍｍ／分
Figure JPOXMLDOC01-appb-T000001
＜マイクロストリップ配線の形成＞
（実施例５）
　高周波の伝送損失を評価するため、図５に示す配線基板２０と同様の構成の配線基板を作製した。配線基板２０は、マイクロストリップ配線を有する配線基板である。すなわち、配線基板２０は、表面に導電層Ｓａ（銅層）を有する支持基板Ｓと、支持基板Ｓの表面上に設けられた絶縁層１１と、絶縁層１１の表面上に設けられたシード層１２と、シード層１２の表面上に設けられたグランド層１３（導体部）と、グランド層１３の表面上に設けられた導体部１５及び絶縁層１６と、絶縁層１６の表面上に設けられたシード層１７及びシグナル層１８（導体部）とによって構成されている。シード層１２は、グランド層１３を形成する際に給電層として使用される。シード層１７は、シグナル層１８を形成する際に給電層として使用される。配線基板を作製するにあたり、絶縁層１１は実施例１と同じ感光性樹脂フィルムを用いて形成した。シグナル層１８は、厚さ４μｍ、幅２０μｍ、長さ１０ｍｍとした。シード層１２，１７を実施例１と同様の方法でそれぞれ形成する工程を経て実施例５に係る配線基板を作製した。
（比較例２）
　シード層１２，１７を以下の方法でそれぞれ形成したことの他は実施例５と同様にして比較例２に係る配線基板を作製した。すなわち、工程（１ｃ）において、紫外線照射を実施する代わりに、デスミア処理に使用する薬液を用いて絶縁層の表面を改質（粗面化）したことの他は実施例１と同様にしてシード層１２，１７を形成した。デスミア処理に使用する薬液による処理は以下のように実施した。まず、膨潤処理のため、スウェラ（Ａｔｏｔｅｃｈ社製、商品名：クリーナーセキュリガント９０２）４０ｍＬ／Ｌに７０℃で５分間浸漬した。その後純水に１分間浸漬した。次いで、粗化処理のため、デスミア液（Ａｔｏｔｅｃｈ社製、商品名：コンパクトＣＰ）４０ｍＬ／Ｌに７０℃で１０分間浸漬した。その後純水に１分間浸漬した。その後、純水に２５℃で５分間浸漬し、８０℃のホットプレートで５分間乾燥させた。比較例２に係る絶縁層表面の算術平均粗さＲａは４１１ｎｍであった。
＜伝送損失の測定＞
　実施例５及び比較例２に係るマイクロストリップ配線について、ベクトルネットワークアナライザ（ヒューレットパッカード社製）を用いて、高周波（周波数５０ＧＨｚ）の伝送損失を測定した。特性インピーダンスは５０Ωとした。比較例２の伝送損失に対して実施例５では伝送損失が２２％低減された。
　本開示によれば、絶縁層と金属配線の密着性に優れ且つ高周波の伝送損失が小さい配線基板及びその製造方法が提供される。
１…第１絶縁層、２…シード層（金属層）、３…配線部（導電部）、４…金属配線、５…第２絶縁層、１０，２０…配線基板、１１，１６…絶縁層、１２，１７…シード層、１３…グランド層、１５…導体部、１８…シグナル層、Ｓ…支持基板、Ｓａ…導電層

Claims (11)

  1. （ａ）樹脂組成物からなる絶縁層に活性エネルギー線を照射する工程と、
    （ｂ）前記絶縁層に無電解めっき用の触媒を吸着させる工程と、
    （ｃ）前記絶縁層の表面上に無電解めっきによって金属層を形成する工程と、
    をこの順序で含み、
    　（ａ）工程において、前記活性エネルギー線の照射によって前記絶縁層の表面から深さ方向に２０ｎｍ以上の厚さを有し且つ前記絶縁層の表面から連通する空孔を有する改質領域を形成する、配線基板の製造方法。
  2. 　（ｃ）工程において、無電解銅めっき液を用いて前記金属層を形成する、請求項１に記載の配線基板の製造方法。
  3. 　（ｃ）工程において、無電解銅ニッケルリンめっき液を用いて前記金属層を形成する、請求項１に記載の配線基板の製造方法。
  4. 　前記活性エネルギー線が波長２５４ｎｍ以下の紫外線である、請求項１～３のいずれか一項に記載の配線基板の製造方法。
  5. 　（ｃ）工程後における前記絶縁層の前記表面の算術平均粗さＲａが１００ｎｍ以下である、請求項１～４のいずれか一項に記載の配線基板の製造方法。
  6. 　前記金属層のニッケル含有率が０．２５～２０質量％である、請求項１～５のいずれか一項に記載の配線基板の製造方法。
  7. 　樹脂組成物からなる絶縁層と、
    　前記絶縁層の表面上に設けられた金属配線と、
    を備え、
    　前記絶縁層が前記表面から深さ方向に厚さ２０ｎｍ以上の改質領域を有し、
    　前記改質領域には前記金属配線に含まれる銅が分散している、配線基板。
  8. 　前記金属配線の一部が無電解めっきによって形成されたものであり、
    　前記改質領域には、無電解めっき用の触媒が分散している、請求項７に記載の配線基板。
  9. 　前記絶縁層の前記表面の平均粗さＲａが１００ｎｍ以下である、請求項７又は８に記載の配線基板。
  10. 　前記樹脂組成物が熱硬化性樹脂組成物の硬化物である、請求項７～９のいずれか一項に記載の配線基板。
  11. 　前記樹脂組成物が感光性樹脂組成物の硬化物である、請求項７～９のいずれか一項に記載の配線基板。
PCT/JP2019/049933 2018-12-20 2019-12-19 配線基板及びその製造方法 WO2020130100A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020561523A JP7447801B2 (ja) 2018-12-20 2019-12-19 配線基板及びその製造方法
US17/415,030 US11979990B2 (en) 2018-12-20 2019-12-19 Wiring board and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018238340 2018-12-20
JP2018-238340 2018-12-20

Publications (1)

Publication Number Publication Date
WO2020130100A1 true WO2020130100A1 (ja) 2020-06-25

Family

ID=71101277

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2019/049933 WO2020130100A1 (ja) 2018-12-20 2019-12-19 配線基板及びその製造方法
PCT/JP2019/049935 WO2020130101A1 (ja) 2018-12-20 2019-12-19 配線基板及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/049935 WO2020130101A1 (ja) 2018-12-20 2019-12-19 配線基板及びその製造方法

Country Status (5)

Country Link
US (2) US11979990B2 (ja)
JP (2) JP7447801B2 (ja)
CN (1) CN113396241A (ja)
TW (2) TWI842797B (ja)
WO (2) WO2020130100A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023161984A1 (ja) * 2022-02-22 2023-08-31 株式会社レゾナック 配線基板用コア基板及びその製造方法、並びに、配線基板及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022270339A1 (ja) * 2021-06-24 2022-12-29
CN118511131A (zh) * 2022-01-11 2024-08-16 太阳控股株式会社 基板上的树脂固化物的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57501786A (ja) * 1980-09-15 1982-10-07
JP2002057456A (ja) * 2000-08-11 2002-02-22 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2012136769A (ja) * 2010-12-10 2012-07-19 Sankyo Kasei Co Ltd 成形回路部品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59200489A (ja) 1983-04-28 1984-11-13 株式会社日立製作所 プリント板の製造方法
JP3941573B2 (ja) 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
JP2005005319A (ja) 2003-06-09 2005-01-06 Toyota Motor Corp 配線形成方法および配線基板
JP2005347424A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 多層配線板及びその製造方法
JP4624217B2 (ja) * 2005-09-02 2011-02-02 日本メクトロン株式会社 回路基板の製造方法
JP2009010276A (ja) * 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
CN101472407B (zh) 2007-12-25 2012-01-25 日本特殊陶业株式会社 布线基板及其制造方法
JP5628496B2 (ja) 2009-08-19 2014-11-19 三共化成株式会社 三次元成形回路部品の製造方法
JP2011192726A (ja) 2010-03-12 2011-09-29 Renesas Electronics Corp 電子装置および電子装置の製造方法
JP6672895B2 (ja) * 2016-03-03 2020-03-25 ウシオ電機株式会社 配線基板の製造方法
JP6312766B2 (ja) * 2016-09-23 2018-04-18 日本エレクトロプレイテイング・エンジニヤース株式会社 金属膜の積層構造
JP6814028B2 (ja) * 2016-11-17 2021-01-13 上村工業株式会社 プリント配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57501786A (ja) * 1980-09-15 1982-10-07
JP2002057456A (ja) * 2000-08-11 2002-02-22 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2012136769A (ja) * 2010-12-10 2012-07-19 Sankyo Kasei Co Ltd 成形回路部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023161984A1 (ja) * 2022-02-22 2023-08-31 株式会社レゾナック 配線基板用コア基板及びその製造方法、並びに、配線基板及びその製造方法

Also Published As

Publication number Publication date
US11979990B2 (en) 2024-05-07
TW202033071A (zh) 2020-09-01
JP7447802B2 (ja) 2024-03-12
JP7447801B2 (ja) 2024-03-12
US20220071019A1 (en) 2022-03-03
WO2020130101A1 (ja) 2020-06-25
TW202035789A (zh) 2020-10-01
JPWO2020130101A1 (ja) 2021-11-04
CN113396241A (zh) 2021-09-14
TWI842797B (zh) 2024-05-21
US12004305B2 (en) 2024-06-04
TWI829833B (zh) 2024-01-21
JPWO2020130100A1 (ja) 2021-11-04
US20220071018A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
WO2020130100A1 (ja) 配線基板及びその製造方法
KR102582537B1 (ko) 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법
JP7326761B2 (ja) 配線基板の製造方法
JP7459892B2 (ja) 配線層及びこれを備えるパネル
JP7439384B2 (ja) 配線基板
JP7263710B2 (ja) 配線基板の製造方法
JP7119307B2 (ja) 半導体装置製造用部材の製造方法
JP7424741B2 (ja) 配線基板の製造方法
WO2022265047A1 (ja) 配線基板の製造方法及び積層板
WO2022024226A1 (ja) 配線基板の製造方法
US20240057263A1 (en) Method for producing wiring board, laminate and method for producing same
JP2020136314A (ja) 配線基板の製造方法
JP7315062B2 (ja) 半導体装置製造用部材の製造方法
JP2019029452A (ja) 半導体装置製造用部材の製造方法
TW202205923A (zh) 配線基板的製造方法
JP2011258597A (ja) 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
US20230209725A1 (en) Wiring structure, method for manufacturing same, and semiconductor package
JP2024064977A (ja) プリント配線板の製造方法、プリント配線板及び半導体パッケージ
JP2024093537A (ja) 半導体装置製造用部材及びその製造方法
JP2014204024A (ja) 導体配線を有する構造体の製造方法及びそれに用いる熱硬化性樹脂組成物並びに熱硬化性樹脂フィルム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19900732

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020561523

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 03/09/2021)

122 Ep: pct application non-entry in european phase

Ref document number: 19900732

Country of ref document: EP

Kind code of ref document: A1