JP2019029452A - 半導体装置製造用部材の製造方法 - Google Patents

半導体装置製造用部材の製造方法 Download PDF

Info

Publication number
JP2019029452A
JP2019029452A JP2017145723A JP2017145723A JP2019029452A JP 2019029452 A JP2019029452 A JP 2019029452A JP 2017145723 A JP2017145723 A JP 2017145723A JP 2017145723 A JP2017145723 A JP 2017145723A JP 2019029452 A JP2019029452 A JP 2019029452A
Authority
JP
Japan
Prior art keywords
layer
insulating material
material layer
forming
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017145723A
Other languages
English (en)
Other versions
JP7280011B2 (ja
Inventor
正也 鳥羽
Masaya Toba
正也 鳥羽
蔵渕 和彦
Kazuhiko Kurabuchi
和彦 蔵渕
一行 満倉
Kazuyuki Mitsukura
一行 満倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2017145723A priority Critical patent/JP7280011B2/ja
Publication of JP2019029452A publication Critical patent/JP2019029452A/ja
Priority to JP2022077048A priority patent/JP7315062B2/ja
Application granted granted Critical
Publication of JP7280011B2 publication Critical patent/JP7280011B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】絶縁信頼性が十分に高い微細配線層を有する半導体装置製造用部材の製造方法を提供する。【解決手段】本発明の半導体装置製造用部材の製造方法は、支持体上に絶縁材料層を形成する工程と、絶縁材料層の表面に凹部を形成する工程と、絶縁材料層の凹部を含む表面を改質する工程と、改質された絶縁材料層の凹部を含む表面に、パラジウム吸着層を形成する工程と、パラジウム吸着層が形成された絶縁材料層の凹部を含む表面に、無電解ニッケルめっきによりニッケル層を形成する工程と、ニッケル層上に銅層を形成する工程と、絶縁材料層の表面における凹部以外の領域に形成されている銅層、ニッケル層及びパラジウム吸着層を除去することによって、凹部内に形成された銅層を含む配線層を形成する工程と、配線層の露出面上に無電解ニッケルめっきによって、ニッケルバリア層を形成する工程とを含む。【選択図】図2

Description

本発明は、半導体装置製造用部材の製造方法に関し、より詳しくは、微細化及び高密度化の要求が高い半導体装置を効率よく、低コストに製造するための半導体装置製造用部材の製造方法に関する。
半導体パッケージの高密度化及び高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されており、コスト面に優れたチップ間の高密度インターコネクト技術が重要になっている(例えば特許文献1参照)。
パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージ・オン・パッケージがスマートフォン及びタブレット端末に広く採用されている(例えば非特許文献1及び非特許文献2参照)。更に高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術(有機インターポーザ)、スルーモールドビア(TMV)を有するファンアウト型のパッケージ技術(FO−WLP)、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極(TSV)を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術等が提案されている。
特に有機インターポーザ及びFO−WLPでは、半導体チップ同士を並列して搭載する場合には、高密度で導通させるために微細配線層が必要となる(例えば特許文献2参照)。
特表2012−529770号公報 米国特許出願公開第2001/0221071号明細書
Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008 Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB−PoP) Technology, ECTC, 2012
ビルドアップ基板、ウェハレベルパッケージ(WLP)、ファンアウト型のPoPのボトムパッケージ等には、複数の有機絶縁層が積層されてなる積層体(有機絶縁積層体)を有する有機インターポーザが用いられることがある。例えば、この有機絶縁積層体内に5μm以下のライン幅とスペース幅とを有する複数の微細な配線が配置される場合、当該配線は、トレンチ法を用いて形成される。トレンチ法とは、有機絶縁層の表面に形成したトレンチ(溝)に配線となる金属層をめっき法等によって形成する方法である。このため、有機絶縁層上に形成される配線の形状は、溝の形状に沿ったものとなる。
トレンチ法によって有機絶縁積層体内に微細な配線を形成する際には、低コスト化且つ配線抵抗の上昇抑制を図るために、例えば、銅等の高い導電性を有する金属材料を用いることがある。このような金属材料を用いて配線を形成した場合、当該金属材料が有機絶縁積層体内に拡散することがある。この場合、拡散した金属材料を介して配線同士が短絡するおそれがあり、有機インターポーザの絶縁信頼性に課題がある。
本発明は、上記課題に鑑みてなされたものであり、絶縁信頼性が十分に高い微細配線層を有する半導体装置製造用部材の製造方法を提供することを目的とする。
本発明に係る半導体装置製造用部材の製造方法は、支持体上に絶縁材料層を形成する工程と、絶縁材料層の表面に凹部を形成する工程と、絶縁材料層の凹部を含む表面を改質する工程と、改質された絶縁材料層の凹部を含む表面に、パラジウム吸着層を形成する工程と、パラジウム吸着層が形成された絶縁材料層の凹部を含む表面に、無電解ニッケルめっきによりニッケル層を形成する工程と、ニッケル層上に電解銅めっきにより銅層を形成する工程と、絶縁材料層の表面における凹部以外の領域に形成されている銅層、ニッケル層及びパラジウム吸着層を除去することによって、凹部内に形成された銅層を含む配線層を形成する工程と、配線層の露出面上に無電解ニッケルめっきによって、ニッケルバリア層を形成する工程とを含む。
本発明によれば、絶縁信頼性が十分に高い微細配線層を有する半導体装置製造用部材の製造方法が提供される。
図1(a)は支持体上に絶縁材料層を形成した状態を模式的に示す断面図であり、図1(b)は絶縁材料層に凹部を形成した状態を模式的に示す断面図であり、図1(c)は絶縁材料層の表面に前処理によってパラジウム触媒吸着層を形成した状態を模式的に示す断面図であり、図1(d)は絶縁材料上に無電解ニッケルめっきした状態を模式的に示す断面図である。 図2(a)は無電解ニッケルをシード層として、電解銅めっきした状態を模式的に示す断面図であり、図2(b)は表面研磨により配線層が露出した状態を模式的に示す断面図であり、図2(c)は露出した配線層の上にニッケルバリア層が形成された状態を模式的に示す断面図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。
図面を参照しながら、本発明の実施形態に係る半導体装置製造用部材を製造する方法について説明する。本実施形態に係る半導体装置製造用部材の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適であり、特に、異種チップを混載するためのインターポーザが必要なパッケージ形態において好適である。より具体的には、本実施形態に係る製造方法は、ライン幅が20μm以下(より微細な場合には例えば0.5〜10μm)であり且つスペース幅が20μm以下(より微細な場合には例えば0.5〜10μm)のトレンチ構造を有するパッケージ形態において好適である。
本実施形態に係る半導体装置製造用部材の製造方法は、支持体S上に絶縁材料層1を形成する工程(I)と、絶縁材料層1の表面に凹部1aを形成する工程(II)と、絶縁材料層1の凹部1aを含む表面を改質する工程(III)と、改質された絶縁材料層1の凹部1aを含む表面に、パラジウム吸着層3を形成する工程(IV)と、パラジウム吸着層3が形成された絶縁材料層1の凹部1aを含む表面に、無電解ニッケルめっきによりニッケル層5を形成する工程(V)と、ニッケル層5上に電解銅めっきにより銅層7を形成する工程(VI)と、絶縁材料層1の表面における凹部1a以外の領域(絶縁材料層1の上面上)に形成されている銅層7、ニッケル層5及びパラジウム吸着層3を除去することによって、凹部1a内に形成された銅層7を含む配線層8を形成する工程(VII)と、配線層8の露出面8a上に無電解ニッケルめっきによって、ニッケルバリア層9を形成する工程(VIII)とを含む。
上記製造方法によれば、配線層8に含まれる銅の拡散をニッケルバリア層9によって防止であるため、絶縁信頼性が十分に高い微細配線層を有する半導体装置製造用部材を製造することができる。以下、各工程について説明する。
<支持体上に絶縁材料層を形成する工程(I)>
まず、半導体装置製造用部材の支持体S上に絶縁材料層1を形成する工程(I)を行う(図1(a))。支持体Sは、特に限定されないが、シリコン板、ガラス板、SUS板、ガラスクロス入り基板、半導体素子入り封止樹脂等であり、高剛性からなる基板が好適である。
支持体Sの厚さは0.2mmから2.0mmの範囲であることが好ましい。0.2mmより薄い場合はハンドリングが困難になる一方、2.0mmより厚い場合は材料費が高くなる傾向にある。支持体Sはウェハ状でもパネル状でも構わない。サイズは特に限定されないが、直径200mm、直径300mm又は直径450mmのウェハ、あるいは、一辺が300〜700mmの矩形パネルが好ましく用いられる。
後述の工程(II)においてフォトリソグラフィープロセスにより微細な凹部1aを容易に形成できる点から、絶縁材料層1を構成する材料として感光性樹脂材料を採用することが好ましい。感光性絶縁材料としては、液状又はフィルム状のものが挙げられ、膜厚平坦性とコストの観点からフィルム状の感光性絶縁材料が好ましい。また、微細な配線を形成できる点で、感光性絶縁材料は平均粒径500nm以下(より好ましくは、50〜200nm)のフィラ(充填材)を含有することが好ましい。感光性絶縁材料のフィラ含有量は、フィラを除く感光性絶縁材料の質量100質量部に対して0〜70質量部が好ましく、0〜50質量部がより好ましい。
フィルム状の感光性絶縁材料を使用する場合、そのラミネート工程はなるべく低温で実施することが好ましく、40℃〜120℃でラミネート可能な感光性絶縁フィルムを採用することが好ましい。ラミネート可能な温度が40℃を下回る感光性絶縁フィルムは常温(約25℃)でのタックが強く取り扱い性に悪化する傾向があり、120℃を上回る感光性絶縁フィルムはラミネート後に反りが大きくなる傾向がある。
絶縁材料層1の硬化後の熱膨張係数は、反り抑制の観点から80×10−6/K以下であることが好ましく、高信頼性が得られる点で70×10−6/K以下であることがより好ましい。また、絶縁材料の応力緩和性、高精細なパターンが得られる点で20×10−6/K以上であることが好ましい。
絶縁材料層1の厚さは、10μm以下であることが好ましく、5μm以下であることがより好ましく、3μm以下であることが更に好ましい。絶縁材料層1の厚さが上記範囲内であると、例えば、後述の工程(II)において微細なトレンチ構造からなる凹部1aを形成しやすい。絶縁材料層1の厚さは、絶縁信頼性の観点から1μm以上であることが好ましい。
<絶縁材料層に凹部を形成する工程(II)>
次に、絶縁材料層1の表面に凹部1aを形成する工程(II)を行う(図1(b))。本実施形態において、凹部1aとは、絶縁材料層1の表面に対して、絶縁材料層1の厚さ方向に凹んだ部位をいい、この凹んだ部位の内壁(側面及び底面等)を含む。凹部1aは、図1(b)に示すように、支持体Sの表面にまで至るように形成されていること、すなわち、絶縁材料層1からなる側面と、支持体Sの表面からなる底面とによって構成されていることが好ましい。凹部1aはトレンチ構造であることが好ましく、この場合、開口幅(ライン幅)は、例えば、0.5〜20μmであり、より微細な場合には0.5〜5μmであってもよい。凹部1aの開口幅を上記範囲とすることで、高密度化を実現する半導体装置を提供しやすい傾向にある。すなわち、微細配線層を有する半導体装置を良好な歩留まり、かつ低コストで製造しやすい。なお、凹部1aの開口形状は、例えば、円形又は楕円形であってもよく、この場合の開口サイズは直径5〜50μm(より微細な場合には直径5〜10μm)の円の面積に相当する程度であってもよい。
凹部1aの形成方法は、レーザアブレーション、フォトリソグラフィー、インプリント等が挙げられるが、微細化とコストの観点から、工程(I)において感光性樹脂材料からなる絶縁材料層1を形成し、フォトリソグラフィープロセス(露光及び現像)によって凹部1aを形成することが好ましい。感光性樹脂材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、直描露光方式等を用いることができ、現像方法としては炭酸ナトリウム又はTMAH(水酸化テトラメチルアンモニウム)のアルカリ水溶液を用いることが好ましい。絶縁材料層1に凹部1aを形成した後、絶縁材料を更に加熱硬化させてもよい。加熱温度は100℃〜200℃、加熱時間は30分〜3時間の間で実施される。
<表面を改質する工程(III)>
次に、絶縁材料層1の凹部1aを含む表面を改質する工程(III)を行う(不図示)。本実施形態において、改質とは、工程(IV)に先立ち、絶縁材料層1の表面を、パラジウム触媒がより吸着しやすい状態とすることを意味する。工程(IV)の前に実施される処理であることから、この改質処理を以下「前処理」ということがある。
改質の方法としては、以下の湿式法での前処理及び乾式法での前処理の何れを用いることもできる。湿式法での前処理で用いる前処理液(改質液)としては、例えば分子内にポリエーテル、グリコールエーテル、アミン、アミド、ウレイド、トリアジン、メラミン、イミダゾール、トリアゾール、ベンゾトリアゾール等を含むシランカップリング剤からなる群より選択される少なくとも1種を含むものが挙げられる。これらの前処理液で用いる溶媒種類は特に制限されず、一般に用いられる有機溶媒及び水から選択でき、1種単独で用いても、2種以上を併用してもよい。また、絶縁材料層1の表面の濡れ性を向上させる目的で、界面活性剤を含んでいてもよい。また、改質効果を高めるために、次亜リン酸ナトリウム、次亜リン酸カリウム、次亜リン酸カルシウム等を含む水溶液で前処理してもよい。更に、これら以外の湿式法での前処理による改質の方法として、酸、アルカリによる粗化処理が挙げられる。他方、乾式法での前処理としては、プラズマ処理、コロナ処理、紫外線処理等による表面改質が挙げられる。
上記の改質の方法の中でも、湿式法での前処理である、シランカップリング剤を含む前処理液(改質液)による絶縁材料層1表面の改質を、前処理として行なうのが好ましい。湿式法の具体的な実施方法としては、絶縁材料層1の表面に、前処理液が接触するスプレー法、ディップ法、スピンコート法、印刷法等が挙げられるが、効率良く処理できるディップ法が好ましい。
前処理液の成分と絶縁材料層1との反応性を上げるために、これらの改質のための前処理を行なう前に、絶縁材料層1の表面を活性化してもよい。活性化の方法としては、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、プラズマ処理等の方法が挙げられるが、真空設備を必要とせず、廃液等が発生しない紫外線照射が好ましい。
活性化に用いる紫外線照射のランプとして、高圧水銀ランプ、低圧水銀ランプ、真空紫外エキシマランプ等が挙げられるが、活性化効果の大きい、低圧水銀ランプあるいはエキシマランプが好ましい。
活性化は、大気中で行うことが好ましく、酸素雰囲気中で行うことがより好ましい。
活性化は、25℃〜100℃で行うことが好ましい。より反応性を早めるために40℃〜100℃がより好ましく、60℃〜100℃が更に好ましい。
活性化後の絶縁材料層1表面の純水との接触角は、40度以下であることが好ましく、20度以下であることがより好ましく、10度以下であることが更に好ましい。また、活性化処理は複数回繰り返してもよい。
前処理は、25℃〜80℃で行うことが好ましい。より反応性を早めるために40℃〜80℃がより好ましく、60℃〜80℃が更に好ましい。前処理は、5分〜30分で行うことが好ましい。より反応性を早めるために10分〜30分がより好ましく、15分〜30分が更に好ましい。前処理で用いる前処理液を接触させた後、余分な前処理液を除去するために、水又は有機溶剤で洗浄してもよい。
前処理を行なった後、絶縁材料層1と前処理液の成分であるシランカップリング剤との結合力を高めるために、熱処理を行ってもよい。熱処理温度は、80℃〜200℃で加熱することが好ましい。より反応性を早めるために120℃〜200℃がより好ましく、120℃〜180℃で加熱することが更に好ましい。熱処理時間は5分〜60分が好ましく、10分〜60分がより好ましく、20分〜60分が更に好ましい。また、前処理と熱処理を複数回繰り返してもよい。
<パラジウム吸着層を形成する工程(IV)>
次に、改質された絶縁材料層1の凹部1aを含む表面に、パラジウム吸着層3を形成する工程(IV)を行う(図1(c))。本実施形態において、パラジウム吸着層3とは、パラジウムを絶縁材料層1の凹部1aを含む表面に吸着させた後、パラジウムを触媒として作用させるための活性化を行い、この後の工程で行う無電解ニッケルめっきの無電解めっき反応の触媒となるものである。このパラジウム吸着層3の形成方法について、以下に説明する。
まず、前処理がなされた後の第一絶縁材料層1の表面にパラジウムを付着させる。パラジウムは、市販の無電解めっき用パラジウム水溶液でよく、水中にパラジウム−スズコロイドが分散された溶液(パラジウム−スズコロイド溶液)、パラジウムイオン水溶液、パラジウムナノ粒子分散溶液などを用いればよい。パラジウムを付着させるために浸漬する水溶液の温度は、25℃〜80℃、付着させるための浸漬時間は1分〜60分の間で実施される。パラジウムを付着させた後、余分なパラジウムを除去するため、水又は有機溶剤で洗浄してもよい。
パラジウム付着後、パラジウムを触媒として作用させるための活性化を行う。パラジウムを活性化させる試薬は市販の活性化剤(活性化処理液)でよい。パラジウムを活性化させるために浸漬する活性化剤の温度は、25℃〜80℃、活性化させるために浸漬する時間は1分〜60分の間で実施される。パラジウムの活性化後、余分な活性化剤を除去するため、水又は有機溶剤で洗浄してもよい。
<ニッケル層を形成する工程(V)>
続いて、パラジウム吸着層3を形成した絶縁材料層1の凹部1aを含む表面に、無電解ニッケルめっきによりニッケル層5を形成する工程(V)を行う(図1(d))。このニッケル層5は、この後の工程で銅層7を形成するために行う電解銅めっきのシード層(電解銅めっきのための給電層)となる。
無電解ニッケルめっきとしては、無電解純ニッケルめっき(純度99質量%以上)、無電解ニッケル−リンめっき(リン含有量:1質量%〜13質量%)及び無電解ニッケル−ホウ素めっき(ホウ素含有量:0.3質量%〜1質量%)等が挙げられるが、コストの観点から、無電解ニッケル−リンめっきが好ましい。無電解ニッケルめっき液は市販のめっき液でよく、例えば、中リンタイプ(リン含有量:7質量%〜9質量%)の無電解ニッケルめっき液(株式会社三明製、商品名「ICPニコロンGM−SB−M」、「ICPニコロンGMSD」)を用いることができる。無電解ニッケルめっきは、60℃〜90℃の無電解ニッケルめっき液中で実施される。
無電解ニッケルめっきにより形成されるニッケル層5の厚さは、20nm〜200nmが好ましく、40nm〜200nmがより好ましく、60nm〜200nmが更に好ましい。
無電解ニッケルめっき後、余分なめっき液を除去するため、水又は有機溶剤で洗浄してもよい。また、無電解ニッケルめっき後、ニッケル層5と絶縁材料層1の密着力を高めるため、熱硬化(アニーリング:加熱による時効硬化処理)を行ってもよい。熱硬化温度は、80℃〜200℃で加熱することが好ましい。より反応性を早めるために120℃〜200℃がより好ましく、120℃〜180℃で加熱することが更に好ましい。熱硬化時間は5分〜60分が好ましく、10分〜60分がより好ましく、20分〜60分が更に好ましい。
<銅層を形成する工程(VI)>
次に、ニッケル層5上に電解銅めっきにより銅層7を形成する工程(VI)を行う(図2(a))。具体的には、無電解ニッケルめっきで形成したニッケル層5をシード層として、その上に電解銅めっきにより、ニッケル層5上に銅層7が形成されるとともに、内壁がニッケル層5で覆われている凹部1a内に銅層7が充填される。なお、本実施形態では、銅層7を形成する方法として、電解銅めっきを用いたが、これ以外に、例えば、無電解銅めっきを選択できる。
銅層7の厚さ(凹部1aが形成されている領域を除く)は、1〜10μmが好ましく、1〜5μmがより好ましく、1〜3μmが更に好ましい。
上述のとおり、凹部1aが銅層7で充填された状態とすることで、次の工程(VII)において、絶縁材料層1の表面における凹部1a以外の領域に形成されている銅層7、ニッケル層5及びその下に残存しているパラジウム(パラジウム吸着層)を除去するだけで、絶縁材料層1の表面と、凹部1a内に形成される配線層8(銅層7とニッケル層5とパラジウム吸着層3とによって構成)とを面一にすることができる。電解銅めっきによって、凹部1aが銅層7で充填された状態とするには、絶縁材料層1の表面に比べて、凹部1a内への電解銅めっきの析出量(めっき厚)が大きい、いわゆるフィルドめっきを用いるのが好ましい。
なお、必ずしも凹部1aは銅層7で充填されていなくてもよく、凹部1aの内壁(側面及び底面)に沿って銅層7が形成されてもよい。この場合、次の工程(VII)において、絶縁材料層1の表面における凹部1a以外の領域に形成されている銅層7、ニッケル層5及びその下に残存しているパラジウム(パラジウム吸着層)を除去した後、更に、絶縁材料層1の表面を削ることによって、凹部1aの底面に形成された銅層7を露出させることで、絶縁材料層1の表面と、凹部1a内に形成される配線層8とを面一にすることができる。
<銅層を含む配線層を形成する工程(VII)>
次に、絶縁材料層1の表面における凹部1a以外の領域に形成されている銅層7、ニッケル層5及びパラジウム吸着層3を除去することによって、凹部1a内に形成された銅層7を含む配線層8を形成する工程(VII)を行う(図2(b))。すなわち、絶縁材料層1の上面に形成されている銅層7、ニッケル層5及びその下に残存しているパラジウム(パラジウム吸着層3)を除去することで、銅層7、ニッケル層5及びパラジウム吸着層3の一部が凹部1a内に残される。これにより、銅層7と、ニッケル層5と、パラジウム吸着層3とによって構成される配線層8が凹部1a内に形成される。
絶縁材料層1の上面に形成されている銅層7、ニッケル層5及びその下に残存しているパラジウムを除去する際、絶縁材料層1の表面と、凹部1a内の配線層8とを面一となるように処理することが好ましい。換言すれば、工程(VII)後において、絶縁材料層1の表面と凹部1a内の配線層8が平坦面をなすように、工程(VII)を行うことが好ましい。工程(VII)における除去処理は、絶縁材料層1の上面に形成されている銅層7、ニッケル層5及びその下に残存しているパラジウムのみを対象としてもよいし、これに加え、絶縁材料層1の上面側の一部も対象としてもよい。
工程(VII)における除去処理としては、バックグラインド法、フライカット法及び化学的機械研磨(CMP)等によるものが挙げられ、これらのうち、1種を単独で採用してもよいし、2種以上を併用してもよい。例えば、フライカット法では、ダイヤモンドバイトによる研削装置を使用すればよい。具体例として、300mmウェハ対応のオートマチックサーフェースプレーナ(株式会社ディスコ製、商品名「DAS8930」)を用いることができる。なお、フライカット法による除去処理は、銅層7の上面側から面全体を均一に研磨するものであって研磨面が平坦となるため、平坦化処理であるともいえる。
<ニッケルバリア層を形成する工程(VIII)>
次に、上記工程(VII)における除去処理によって形成された配線層8の露出面8a上に無電解ニッケルめっきによって、ニッケルバリア層9を形成する工程(VIII)を行う(図2(c))。これにより、配線基板10(半導体装置製造用部材)が製造される。例えば、配線層8の露出面8aの脱脂、水洗、硫酸洗浄、パラジウムキャタライズ及びニッケルめっきをこの順序で実施することで、露出面8a上にのみニッケルバリア層9を形成することができる。無電解ニッケルめっきのめっき液としては、市販の置換無電解めっき液を適用することができる。
配線層8の露出面8aをニッケルバリア層9で覆うことで、配線層8に含まれる銅の拡散を十分に抑制できる。このため、配線基板10は絶縁信頼性が十分に高い微細配線層を有する半導体装置を製造するのに有用である。ニッケルバリア層9の厚さは、50〜500nmが好ましく、100〜400nmがより好ましく、150〜300nmが更に好ましい。ニッケルバリア層9の厚さが50nm以上であることで銅の拡散抑制効果が十分に得られやすく、他方、500nm以下であることで配線層を多層化して半導体装置を製造したときに全体の厚さを薄くしやすい。
以上、半導体装置製造用部材(配線基板)について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
例えば、上記実施形態においては、一層の配線層を有する配線基板10の製造方法について例示したが、配線基板10の代わりに、多層化された配線層を有する配線基板を製造し、これを用いて半導体装置を製造してもよい。多層化された配線層は、上記工程(VIII)後における絶縁材料層1及びニッケルバリア層9を覆うように絶縁材料層を形成する工程(XI)と、上記工程(II)から上記工程(VIII)の一連の工程とを1回以上繰り返すことによって形成することができる。工程(XI)における絶縁材料層の形成には上述の絶縁材料層1と同様の材料を使用すればよく、感光性絶縁材料が好ましい。当該絶縁材料層は絶縁材料層1と同様にして形成すればよい。当該絶縁材料層の厚さは、10μm以下が好ましく、5μm以下がより好ましく、3μm以下が更に好ましい。
S…支持体、1…絶縁材料層、1a…凹部、3…パラジウム吸着層、5…ニッケル層、7…銅層、8…配線層、8a…露出面、9…ニッケルバリア層、10…配線基板(半導体装置製造用部材)。

Claims (5)

  1. 支持体上に絶縁材料層を形成する工程(I)と、
    前記絶縁材料層の表面に凹部を形成する工程(II)と、
    前記絶縁材料層の凹部を含む表面を改質する工程(III)と、
    前記改質された前記絶縁材料層の凹部を含む表面に、パラジウム吸着層を形成する工程(IV)と、
    前記パラジウム吸着層が形成された絶縁材料層の凹部を含む表面に、無電解ニッケルめっきによりニッケル層を形成する工程(V)と、
    前記ニッケル層上に電解銅めっき又は無電解銅めっきにより銅層を形成する工程(VI)と、
    前記絶縁材料層の表面における前記凹部以外の領域に形成されている前記銅層、前記ニッケル層及び前記パラジウム吸着層を除去することによって、前記凹部内に形成された前記銅層を含む配線層を形成する工程(VII)と、
    前記配線層の露出面上に無電解ニッケルめっきによって、ニッケルバリア層を形成する工程(VIII)と、
    を含む、半導体装置製造用部材の製造方法。
  2. 前記工程(VII)後において、前記絶縁材料層の表面と前記凹部内に形成された前記配線層が平坦面をなしている、請求項1に記載の半導体装置製造用部材の製造方法。
  3. 前記絶縁材料層が感光性樹脂材料からなり、
    前記工程(II)における前記凹部は露光及び現像によって形成される、請求項1又は2に記載の半導体装置製造用部材の製造方法。
  4. 前記工程(II)で形成される前記凹部は、0.5〜20μmの開口幅を有する、請求項1〜3のいずれか一項に記載の半導体装置製造用部材の製造方法。
  5. 前記工程(VIII)後における前記絶縁材料層及び前記ニッケルバリア層を覆うように絶縁材料層を形成する工程(XI)と、
    前記工程(II)から前記工程(VIII)の一連の工程と、
    を1回以上繰り返すことによって、多層化された配線層を形成する、請求項1〜4のいずれか一項に記載の半導体装置製造用部材の製造方法。
JP2017145723A 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法 Active JP7280011B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017145723A JP7280011B2 (ja) 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法
JP2022077048A JP7315062B2 (ja) 2017-07-27 2022-05-09 半導体装置製造用部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017145723A JP7280011B2 (ja) 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022077048A Division JP7315062B2 (ja) 2017-07-27 2022-05-09 半導体装置製造用部材の製造方法

Publications (2)

Publication Number Publication Date
JP2019029452A true JP2019029452A (ja) 2019-02-21
JP7280011B2 JP7280011B2 (ja) 2023-05-23

Family

ID=65476472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017145723A Active JP7280011B2 (ja) 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法

Country Status (1)

Country Link
JP (1) JP7280011B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001323381A (ja) * 2000-05-16 2001-11-22 Sony Corp めっき方法及びめっき構造
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
JP2003051538A (ja) * 2001-05-28 2003-02-21 Univ Waseda 超lsi配線板及びその製造方法
JP2011134879A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp ビルドアップ基板の製造方法
JP2016042536A (ja) * 2014-08-18 2016-03-31 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001323381A (ja) * 2000-05-16 2001-11-22 Sony Corp めっき方法及びめっき構造
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
JP2003051538A (ja) * 2001-05-28 2003-02-21 Univ Waseda 超lsi配線板及びその製造方法
JP2011134879A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp ビルドアップ基板の製造方法
JP2016042536A (ja) * 2014-08-18 2016-03-31 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP7280011B2 (ja) 2023-05-23

Similar Documents

Publication Publication Date Title
JP6911982B2 (ja) 半導体装置及びその製造方法
US20140102768A1 (en) Wiring board and method for manufacturing the same
JP2023095942A (ja) 半導体装置の製造方法
JP2017069328A (ja) 配線パターン及びその製造方法
JP2020178140A (ja) 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
JPWO2020130100A1 (ja) 配線基板及びその製造方法
JP7315062B2 (ja) 半導体装置製造用部材の製造方法
JP2019029452A (ja) 半導体装置製造用部材の製造方法
JP2020136399A (ja) 配線基板の製造方法
WO2024142742A1 (ja) 半導体装置製造用部材及びその製造方法
JP7119307B2 (ja) 半導体装置製造用部材の製造方法
JP2019212653A (ja) 配線基板の製造方法
JP2024093537A (ja) 半導体装置製造用部材及びその製造方法
JP2017092385A (ja) 半導体装置及び半導体装置の製造方法
JP7263710B2 (ja) 配線基板の製造方法
WO2022070389A1 (ja) 配線基板の製造方法、半導体装置の製造方法、及び樹脂シート
TW202205923A (zh) 配線基板的製造方法
JP2020136314A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220208

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220509

C116 Written invitation by the chief administrative judge to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C116

Effective date: 20220524

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220524

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230207

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230322

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230511

R150 Certificate of patent or registration of utility model

Ref document number: 7280011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350