JP2017069328A - 配線パターン及びその製造方法 - Google Patents

配線パターン及びその製造方法 Download PDF

Info

Publication number
JP2017069328A
JP2017069328A JP2015191506A JP2015191506A JP2017069328A JP 2017069328 A JP2017069328 A JP 2017069328A JP 2015191506 A JP2015191506 A JP 2015191506A JP 2015191506 A JP2015191506 A JP 2015191506A JP 2017069328 A JP2017069328 A JP 2017069328A
Authority
JP
Japan
Prior art keywords
resin composition
copper
resin
wiring pattern
porous copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015191506A
Other languages
English (en)
Other versions
JP6651769B2 (ja
Inventor
一行 満倉
Kazuyuki Mitsukura
一行 満倉
正也 鳥羽
Masaya Toba
正也 鳥羽
蔵渕　和彦
Kazuhiko Kurabuchi
和彦 蔵渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2015191506A priority Critical patent/JP6651769B2/ja
Publication of JP2017069328A publication Critical patent/JP2017069328A/ja
Application granted granted Critical
Publication of JP6651769B2 publication Critical patent/JP6651769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】チップ同士の伝送に優れた高密度の半導体装置を良好な歩留まりと信頼性とを両立し、かつ、低コストで製造できる配線パターンを提供すること。【解決手段】配線パターンは、多孔質銅の空隙部に樹脂組成物が充填された層を有する。配線パターンの製造方法は、（Ｉ）銅ペーストを支持体上に塗布する銅ペーストの塗布工程と、（ＩＩ）塗布した銅ペーストを焼結する焼結工程と、（ＩＩＩ）得られた多孔質銅に樹脂組成物を充填させる樹脂組成物の充填工程と、を備える。【選択図】図３０

Description

本開示は、配線パターン及びその製造方法に関し、より詳しくは、微細化かつ高密度化の要求が高い配線パターン、及び、効率よく、低コストに製造するための配線パターンの製造方法に関する。
半導体パッケージの高密度化、高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されており、コスト面に優れたチップ間の高密度インターコネクト技術が重要になっている（例えば、特許文献１参照）。
パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージオンパッケージがスマートフォン及びタブレット端末に広く採用されている（例えば、非特許文献１及び非特許文献２参照）。
さらに、高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術（有機インターポーザ）、スルーモールドビア（ＴＭＶ）を有するファンアウト型のパッケージ技術（ＦＯ−ＷＬＰ）、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極（ＴＳＶ）を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術等が提案されている。
特に、有機インターポーザ又はＦＯ−ＷＬＰでは、半導体チップ同士を並列して搭載する場合には、高密度で導通させるために微細な配線パターンが必要となる（例えば、特許文献２参照）。
特表２０１２−５２９７７０号公報 ＵＳ２０１１／０２２１０７１号公報
Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｔｈｒｏｕｇｈ Ｍｏｌｄ Ｖｉａ （ＴＭＶ） ａｓ ＰｏＰ Ｂａｓｅ Ｐａｃｋａｇｅ， Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ （ＥＣＴＣ）， ２００８ Ａｄｖａｎｃｅｄ Ｌｏｗ Ｐｒｏｆｉｌｅ ＰｏＰ Ｓｏｌｕｔｉｏｎ ｗｉｔｈ Ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ ＰｏＰ （ｅＷＬＢ−ＰｏＰ） Ｔｅｃｈｎｏｌｏｇｙ， ＥＣＴＣ， ２０１２
微細な配線パターンを形成するためには、従来、スパッタによるシード層形成、レジスト形成、電気めっき、レジスト除去、及び、シード層除去の工程が必要となり、プロセスコストが課題であった。したがって、微細な配線パターンを低コストで生産することが強く望まれている。
また、基板サイズの大型化に伴って、スパッタ時に発生する熱が原因で、タクトが大幅に低下し、さらには、歩留まりが低下する場合があった。
また、配線パターンの微細化により、銅の配線パターンと絶縁層との密着性を確保することが困難になる傾向があった。
本開示は、チップ同士の伝送に優れた高密度の半導体装置を良好な歩留まりと信頼性とを両立し、かつ、低コストで製造できる配線パターンを提供することを目的とする。
本実施形態の第１の態様は、多孔質銅の空隙部に樹脂組成物が充填された層を有する配線パターンである。なお、前記配線パターンは、多孔質銅の空隙部に樹脂組成物が充填されてなる配線パターンともいえる。
本実施形態の第２の態様は、上記の配線パターンを用いた半導体装置である。
本実施形態の第３の態様は、（Ｉ）銅ペーストを支持体上に塗布する銅ペーストの塗布工程と、（ＩＩ）塗布した銅ペーストを焼結する焼結工程と、（ＩＩＩ）得られた多孔質銅に樹脂組成物を充填させる樹脂組成物の充填工程と、を備える配線パターンの製造方法である。
本実施形態によれば、配線形成のためのスパッタプロセスを必要とせず、レジスト工程も省略することができるため、従来のプロセスと比較して大幅に製造コストを低減することができる。
また、本実施形態によれば、多孔質銅を形成した後、すなわち、導電パスを形成した後、その空隙部に樹脂組成物を充填するため、多孔質銅の良好な電気伝導性を保持すると共に、多孔質銅を強靭化し、かつ、被着体面に樹脂組成物が存在することにより、多孔質銅と被着体との密着性を大幅に向上させることができる。そのため、高密度配線と高信頼性とを両立する微細な配線パターンを良好な歩留まりで提供することができる。
支持体上に銅ペーストを塗布した状態（銅ペーストの塗布工程をした状態）を模式的に示す断面図である。 銅ペーストを焼結させた状態（焼結工程をした状態）を模式的に示す断面図である。 焼結した銅ペーストに樹脂組成物を充填させる工程（樹脂組成物の充填工程）を模式的に示す断面図である。 樹脂組成物を硬化させた状態（樹脂組成物の硬化工程をした状態）を模式的に示す断面図である。 支持体上に銅ペーストを塗布し、焼結した状態（銅ペーストの塗布工程及び焼結工程をした状態）を模式的に示す断面図である。 焼結した銅ペーストに樹脂組成物を充填させる工程（樹脂組成物の充填工程）を模式的に示す断面図である。 樹脂組成物を硬化させた状態（樹脂組成物の硬化工程をした状態）を模式的に示す断面図である。 第１の絶縁層を形成し、さらに凹部を形成した状態（凹部形成工程をした状態）を模式的に示す断面図である。 第１の絶縁層上に銅ペーストを塗布した状態（銅ペーストの塗布工程をした状態）を模式的に示す断面図である。 第１の絶縁層上の銅ペーストを焼結させた状態（焼結工程をした状態）を模式的に示す断面図である。 銅ペーストに樹脂組成物を充填させる工程（樹脂組成物の充填工程）を模式的に示す断面図である。 樹脂組成物を硬化させた状態（樹脂組成物の硬化工程をした状態）を模式的に示す断面図である。 得られた第１の絶縁層及び多孔質銅と樹脂組成物との混合体を平坦化した状態（平坦化工程をした状態）を模式的に示す断面図である。 第２の絶縁層に凹部を形成し、さらに多孔質銅と樹脂組成物の混合体を形成して平坦化して得た微細配線層を模式的に示す断面図である。 支持体上に仮固定層を形成した状態（仮固定層形成工程をした状態）を模式的に示す断面図である。 仮固定層上に銅ペーストを塗布し、焼結した状態（銅ペーストの塗布工程及び焼結工程をした状態）を模式的に示す断面図である。 焼結した銅ペーストに樹脂組成物を充填させる工程（樹脂組成物の充填工程）を模式的に示す断面図である。 樹脂組成物を硬化させた状態（樹脂組成物の硬化工程をした状態）を模式的に示す断面図である。 第１の絶縁層を形成し、さらに、凹部を形成した状態（凹部形成工程をした状態）を模式的に示す断面図である。 第１の絶縁層上に銅ペーストを塗布した状態（銅ペーストの塗布工程をした状態）を模式的に示す断面図である。 第１の絶縁層上の銅ペーストを焼結させた状態（焼結工程をした状態）を模式的に示す断面図である。 銅ペーストに樹脂組成物を充填させる工程（樹脂組成物の充填工程）を模式的に示す断面図である。 樹脂組成物を硬化させた状態（樹脂組成物の硬化工程をした状態）を模式的に示す断面図である。 第１の絶縁層及び多孔質銅と樹脂組成物との混合体を平坦化した状態（平坦化工程をした状態）を模式的に示す断面図である。 第２の絶縁層に凹部を形成し、さらに多孔質銅と樹脂組成物の混合体を形成して平坦化して得た微細配線層を模式的に示す断面図である。 アンダーフィル材料を介して、半導体素子を搭載した状態を模式的に示す断面図である。 半導体素子を絶縁材料で封止した状態を模式的に示す断面図である。 キャリア及び仮固定層を剥離した状態を模式的に示す断面図である。 封止された配線層付き半導体素子を基板に搭載した状態を模式的に示す断面図である。 多孔質銅の空隙部に樹脂組成物が充填された層の電子顕微鏡写真である。
以下、図面を参照しながら本実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
本明細書及び請求項において、「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」、「第１」、「第２」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。
また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、他の材料と重なった構造体、単独の構造体も本用語に含まれる。
また、「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても、その工程の所期の目的が達成されれば、本用語に含まれる。
また、「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値を、それぞれ最小値及び最大値として含む範囲を示す。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。
本開示の第１実施形態にかかる図４に示す支持体付微細配線（配線パターン）１００を製造する方法について説明する。
なお、本開示の半導体装置の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適である。また、本実施形態の配線パターンは、半導体用（半導体装置用ともいえる）として、特に好適である。
図１から図４を参照しながら、半導体パッケージ（半導体装置）１００の製造方法について説明する。
図１に示すように、まず、支持体１上に銅ペースト２を形成する（銅ペーストの塗布工程）。これにより、基板１の上面の一部に第１の銅ペースト２が形成される。
支持体１は、特に限定されないが、シリコン板、ガラス板、ＳＵＳ板、ガラスクロス入り基板、基盤、セラミック板、シリコンカーバイト板、半導体素子入り基板、半導体素子入り封止樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート、絶縁有機基板等であり、２５℃での貯蔵弾性率が１ＧＰａ以上の支持体（「高剛性材料からなる支持体」ともいえる）が好適である。また、加熱工程での耐熱性の観点から、５％質量減少温度が２００℃以上の支持体が好適である。
支持体１は、ウェハ状、パネル状、ロール状のものを使用することができる。支持体１は、特に限定されないが、直径２００ｍｍ、直径３００ｍｍ若しくは直径４５０ｍｍのウェハ、又は、一辺が３００〜７００ｍｍの矩形パネルが好ましく用いられる。
銅ペースト２は、特に限定されないが、含有する銅粒子の平均粒径は、焼結性の観点から、１０〜５００ｎｍであることが好ましく、分散性の観点から、２０〜３００ｎｍであることがより好ましく、焼結性及び焼結後に樹脂を効率的に充填する充填性の観点から、５０〜２００ｎｍであることが最も好ましい。
本明細書における平均粒径とは、無作為に選択される２００個の銅粒子について測定した長軸の長さの算術平均値である。
銅ペースト２は、上記銅粒子を溶剤に分散した材料である。溶剤としては、特に限定はしないが、アルコール基、エステル基、アミノ基等を有する材料を使用することができる。
銅ペースト２の粘度は、使用方法に応じて選択できる。例えば、導体形成組成物をスクリーン印刷法に適用する場合は、粘度は、膜厚均一性の観点から、０．１〜３０Ｐａ・ｓであることが好ましい。
また、インクジェット印刷法又はスプレーコート法に適用する場合は、粘度は、塗出性の観点から、０．１〜３０ｍＰａ・ｓであることが好ましい。
銅ペースト２の塗布方法としては、スクリーン印刷法又はインクジェット印刷法が好適に用いられる。
図２に示すように、塗布した銅ペースト２を焼結し、多孔質銅３を得る（焼結工程）。ここで、「焼結」とは、銅ペースト２を固結させて、導電性を付与することと定義する。
焼結方法としては、加熱による焼結、キセノンフラッシュ等の照射による光焼結、マイクロ波照射による焼結などが挙げられる。また、多孔質銅の抵抗値を低くするために、焼結処理時の雰囲気は、不活性ガス（例えば、窒素雰囲気）下であることが好ましく、めっき銅と同等程度の抵抗値にするために、水素又は蟻酸等の還元性ガスを用いることがより好ましい。
焼結温度は、短時間で焼結でき、かつ絶縁材料層の熱変性を抑制できる点で、８０〜２００℃であることが好ましく、より低い体積抵抗値を得るために、１２０〜２００℃であることがより好ましく、より緻密な銅層（銅の配線パターン）を得るために、１２０〜１８０℃であることがさらに好ましい。
銅ペースト２の焼結によって得られる多孔質銅３の体積抵抗率は、半導体装置の信頼性の観点から、３０μΩ・ｃｍ以下であることが好ましく、伝送速度の観点から、２０μΩ・ｃｍ以下であることがより好ましく、発熱を抑制する観点から、１０μΩ・ｃｍ以下であることが最も好ましい。体積抵抗率は、４端針面抵抗測定器で測定した面抵抗値と、非接触表面及び層断面形状の計測システム（商品名「ＶｅｒｔＳｃａｎ」、株式会社菱化システム製）によって測定した膜厚から計算した値である。
図３に示すように、多孔質銅３に樹脂組成物４を塗布して、多孔質銅３内に樹脂組成物４を充填させて、樹脂組成物４と多孔質銅３との混合体５を得る（樹脂組成物の塗布工程）。
多孔質銅３は、ポーラス構造を有するので、樹脂組成物４を多孔質銅３上に塗布すると、塗布された樹脂組成物４は、多孔質銅３の内部に充填され、混合体５となる。樹脂組成物４の塗布方法は、印刷法、インクジェット法、スピンコート法又はスプレーコート法等が挙げられる。
なお、本明細書における「充填」とは、多孔質銅の空隙部に、樹脂組成物が存在する状態にすることを意味する。つまり、樹脂組成物を充填した後に、空隙部が残存していてもよく、全ての空隙部に樹脂組成物が存在していなくてもよい。すなわち、多孔質銅の空隙部の、内壁面に沿って、樹脂組成物が濡れ広がって存在してもよい。図３０に、本明細書における、多孔質銅の空隙部に樹脂組成物が充填された層の電子顕微鏡写真を例示する。
充填による被着体との密着性向上は、多孔質銅の空隙部に樹脂組成物が充填されることで、被着体と樹脂組成物が強固に密着すると共に、さらに多孔質銅と被着体とのアンカー効果によるものと考えられる。したがって、本実施形態の配線パターンと接触する材料（被着体）への接着性を大幅に向上することができる。本明細書における、「被着体」とは、前記支持体に加え、配線パターンと接触するパッド、バンプ等の導電材、配線の側壁に形成される絶縁材などを意味する。
樹脂組成物の充填前の、多孔質銅の空隙の平均径は、特に限定されないが、樹脂組成物の充填性（効率的な充填のしやすさ）の観点から、１００〜４０００ｎｍであることが好ましく、導電性の観点から、１００〜３０００ｎｍであることがより好ましい。また、焼結後に樹脂組成物をより効率的に充填できる観点から、２００〜２０００ｎｍであることが好ましく、１００〜１０００ｎｍであることがさらに好ましい。本明細書における「空隙の平均径」とは、断面ＳＥＭから無作為に選択される２００個の空隙について測定した長軸の長さの算術平均値である。
樹脂組成物４の塗布量は、多孔質銅３の断面写真から算出される空隙率から概算することができる。本概算方法によって、過剰な樹脂組成物４の塗布によって多孔質銅３上に多くの樹脂組成物４が存在することを抑制することができる。樹脂組成物４の塗布量は、概算される必要樹脂量に対して、１０〜１５０体積％であることが好ましく、また、良好な接着性を付与するために２０体積％以上であることがより好ましく、多孔質銅３をより強靭化するために５０体積％以上であることがさらに好ましい。一方、不要な樹脂組成物４を除去するための工程を短縮するために、樹脂組成物４の塗布量は、概算される必要樹脂量に対して、１００体積％以下であることが好ましい。以上から、樹脂組成物４の塗布量は、概算される必要樹脂量に対して５０〜１００体積％であることが最も好ましい。
なお、「必要樹脂量」は、空隙の平均径から算出できる、空隙率ともいえる。また、多孔質銅上の樹脂組成物とは「過剰な樹脂組成物４の塗布によって多孔質銅３上に多くの樹脂組成物４が存在する」ことを意味する。
樹脂組成物４の充填方法としては、特に限定はしないが、溶剤を含有した樹脂組成物を塗布して溶剤を乾燥する方法、溶剤を含有しない（又は、樹脂組成物に対して、溶剤の量が５質量％未満の）樹脂組成物を塗布する方法、樹脂フィルムをラミネートする方法等が挙げられる。
本明細書における多孔質銅の空隙部に樹脂組成物が充填された層における樹脂組成物の体積比は断面ＳＥＭの画像を２値化処理することによって算出した値であり、断面観察によって計算することができる。例えば、多孔質銅の空隙部に樹脂組成物が充填された層の一方面又は両面に、さらに樹脂層又は金属層が形成されている場合は、多孔質銅の空隙部に樹脂が充填された層のみで体積比を算出する。
多孔質銅３上に形成された樹脂組成物４は、化学的処理、物理的処理で除去することができる。具体的には、溶解による除去、ＣＭＰ処理、フライカット処理、プラズマ処理等が挙げられる。フライカット処理とは、サーフェースプレーナによる切削平坦化を意味する。
本実施形態では、多孔質銅３を形成した後、つまり、導電パスを形成した後に、その多孔質銅３の空隙部分に樹脂組成物４を充填するため、本来の多孔質銅３の良好な電気伝導性を損なうことなく、多孔質銅３を強靭化し、さらに、被着体（支持体１、又は、多孔質銅３を覆うように、後述する第１の絶縁層６のような絶縁層を支持体１に形成した場合には、その絶縁層）との密着性も向上することができる。
多孔質銅の空隙部に樹脂組成物４が充填された構造における樹脂組成物４の体積比が１０〜５０％であることが好ましい。樹脂組成物４の体積比が、１０％以上であると、被着体との密着強度が良好となり、信頼性が向上する傾向となる、樹脂組成物４の体積比が５０％以下であると、電気抵抗値が低くなる傾向がある。
本実施形態は、多孔質銅の空隙部に樹脂組成物４が充填された層をシード層としてめっきを成長させることもできる。例えば、多孔質銅の空隙部に樹脂組成物４が充填した構造と、めっき銅等のバルク銅とが混在する場合には、バルク銅部分を除いて多孔質銅の空隙部に樹脂組成物４が充填された構造における樹脂組成物４の体積比が算出される。
樹脂組成物４が多孔質銅の空隙部に充填された構造における樹脂組成物４の体積比の制御は、多孔質銅を形成する際の空隙率を制御することで達成できる。具体的には、銅ペースト２を焼結する際の温度、雰囲気又は時間等の焼結条件によって大きく変化させることができる。
樹脂組成物４としては、例えば、（Ａ）熱硬化性樹脂を好ましく用いることができる。熱硬化性樹脂としては、熱により架橋反応を起こす反応性化合物からなる成分であれば特に限定されることはなく、例えば、アクリレート樹脂、エポキシ樹脂、シアネートエステル樹脂、マレイミド樹脂、アリルナジイミド樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキド樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、シリコン樹脂、レゾルシノールホルムアルデヒド樹脂、トリアリルシアヌレート樹脂、ポリイソシアネート樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含有する樹脂、トリアリルトリメリタートを含有する樹脂、シクロペンタジエンから合成された熱硬化性樹脂、芳香族ジシアナミドの三量化による熱硬化性樹脂等が挙げられる。中でも、高温での接着力を向上させることができる観点で、エポキシ樹脂が好ましい。なお、熱硬化性樹脂は、単独で又は二種類以上を組み合わせて用いることができる。
樹脂組成物としては、（Ｂ）熱可塑性樹脂を含むことが好ましい。熱可塑性樹脂としては、例えば、アクリル樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアミド樹脂、ポリウレタン樹脂、ポリウレタンイミド樹脂、ポリウレア樹脂、ポリベンゾオキサゾール樹脂、ポリシロキサン樹脂、ポリエステル樹脂、ポリエーテル樹脂、フェノール樹脂、フェノールノボラック樹脂、クレゾールノボラック樹脂、ポリケトン樹脂等が挙げられる。また、これらの樹脂の側鎖にグリシジル基、フェノール性水酸基、アクリレート基、カルボキシル基等を有していてもよい。
樹脂組成物としては、（Ｃ）密着助剤を含むことができる。密着助剤としては、例えば、（Ｃ−１）シランカップリング剤、（Ｃ−２）トリアゾール系化合物又はテトラゾール系化合物を用いることができる。
（Ｃ−１）シランカップリング剤としては、銅との密着性を向上させるため窒素原子を有する化合物が好ましく用いられる。具体的には、Ｎ−２−（アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−トリエトキシシリル−Ｎ−（１，３−ジメチル−ブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、トリス（トリメトキシシリルプロピル）イソシアヌレート、３−ウレイドプロピルトリアルコキシシラン、３−イソシアネートプロピルトリエトキシシラン等が挙げられる。上記（Ｃ−１）シランカップリング剤の含有量は、添加による効果、耐熱性及びコスト等の点から、（Ａ）成分１００質量部に対して、０．１〜２０質量部が好ましい。
（Ｃ−２）トリアゾール系化合物としては、２−（２’−ヒドロキシ−５’−メチルフェニル）ベンゾトリアゾール、２−（２’−ヒドロキシ−３’−ｔｅｒｔ−ブチル−５’−メチルフェニル）−５−クロロベンゾトリアゾール、２−（２’−ヒドロキシ−３’，５’−ジ−ｔｅｒｔ−アミルフェニル）ベンゾトリアゾール、２−（２’−ヒドロキシ−５’−ｔｅｒｔ−オクチルフェニル）ベンゾトリアゾール、２，２’−メチレンビス［６−（２Ｈ−ベンゾトリアゾール−２−イル）−４−ｔｅｒｔ−オクチルフェノール］、６−（２−ベンゾトリアゾリル）−４−ｔｅｒｔ−オクチル−６’−ｔｅｒｔ−ブチル−４’−メチル−２，２’−メチレンビスフェノール、１，２，３−ベンゾトリアゾール、１−［Ｎ，Ｎ−ビス（２−エチルヘキシル）アミノメチル］ベンゾトリアゾール、カルボキシベンゾトリアゾール、１−［Ｎ，Ｎ−ビス（２−エチルヘキシル）アミノメチル］メチルベンゾトリアゾール、２，２’−［［（メチル−１Ｈ−ベンゾトリアゾール−１−イル）メチル］イミノ］ビスエタノール等が挙げられる。
（Ｃ−２）テトラゾール系化合物としては、１Ｈ−テトラゾール、５−アミノ−１Ｈ−テトラゾール、５−メチル−１Ｈ−テトラゾール、５−フェニル−１Ｈ−テトラゾール、１−メチル−５−エチル−１Ｈ−テトラゾール、１−メチル−５−メルカプト−１Ｈ−テトラゾール、１−フェニル−５−メルカプト−１Ｈ−テトラゾール、１−（２−ジメチルアミノエチル）−５−メルカプト−１Ｈ−テトラゾール、２−メトキシ−５−（５−トリフルオロメチル−１Ｈ−テトラゾール−１−イル）−ベンズアルデヒド、４，５−ジ（５−テトラゾリル）−［１，２，３］トリアゾール、１−メチル−５−ベンゾイル−１Ｈ−テトラゾール等が挙げられる。上記（Ｃ−２）トリアゾール系化合物又はテトラゾール系化合物の含有量は、添加による効果、耐熱性及びコスト等の点から、（Ａ）成分１００質量部に対して、０．１〜２０質量部が好ましい。
これら（Ｃ−１）シランカップリング剤、（Ｃ−２）トリアゾール系化合物又はテトラゾール系化合物は、それぞれ、単独で使用してもよいし、併用して用いることもできる。
さらに、イオン捕捉剤を添加することもできる。上記イオン捕捉剤によって、イオン性不純物を吸着して、吸湿時の絶縁信頼性が向上する。このようなイオン捕捉剤としては、特に制限はなく、例えば、トリアジンチオール化合物、及び、フェノール系還元剤等の、銅がイオン化して溶け出すのを防止するための銅害防止剤として知られる化合物、粉末状のビスマス系、アンチモン系、マグネシウム系、アルミニウム系、ジルコニウム系、カルシウム系、チタン系、及び、スズ系、並びに、これらの混合系等の無機化合物が挙げられる。
上記イオン捕捉剤の具体例としては、特に限定はしないが、無機イオン捕捉剤（商品名「ＩＸＥ−３００」（アンチモン系）、商品名「ＩＸＥ−５００」（ビスマス系）、商品名「ＩＸＥ−６００」（アンチモン、ビスマス混合系）、商品名「ＩＸＥ−７００」（マグネシウム、アルミニウム混合系）、商品名「ＩＸＥ−８００」（ジルコニウム系）、及び、商品名「ＩＸＥ−１１００」（カルシウム系）、いずれも、東亜合成株式会社製）がある。これらは１種を単独で、又は、２種以上混合して用いることができる。上記イオン捕捉剤の含有量は、添加による効果、耐熱性及びコスト等の観点から、（Ａ）成分１００質量部に対して、０．０１〜１０質量部が好ましい。
その他、樹脂組成物４としては、硬化剤、硬化促進剤又はフィラ等を適宜添加することができる。
また、樹脂組成物４として、銅、ニッケル、銀、パラジウム等の金属粒子又は錯体等を添加することで多孔質銅３との合金形成又はハイブリッド金属材料を形成することもできる。また、シリカ、アルミナ、窒化ホウ素、カーボン等のフィラを添加することができる。多孔質銅への充填性の観点から、フィラの大きさは長軸の平均が、５００ｎｍ以下であることが好ましく、より均一に充填できる点で１００ｎｍ以下であることがより好ましい。充填された樹脂におけるフィラの含有量は多孔質銅への充填性の観点から、有機成分量に対して１０質量％以下であることが好ましい。
樹脂組成物４は、溶剤を含有していてもよい。使用する溶剤は、特に制限はなく、例えば、乳酸エチル、Ｎ−メチルピロリジノン、シクロヘキサノン、γ―ブチロラクトン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル等が挙げられる。
樹脂組成物４の充填前の粘度は、多孔質銅への樹脂の充填性の観点から５０００ｍＰａ・ｓ以下であることが好ましく、より均一に充填できる点で２０００ｍＰａ・ｓ以下であることがより好ましく、多孔質銅上に多くの樹脂組成物が形成されることを抑制する点で１０００ｍＰａ・ｓ以下であることが最も好ましい。
樹脂組成物の粘度の測定は、例えば、ＥＨＤ型回転粘度計（Ｅ型粘度計、標準コーン、東京計器株式会社製）を用い、測定温度２５℃、サンプル容量４ｃｃの条件で実施可能である。粘度計の回転数は、表１に示すように、各サンプルにおいて想定される粘度に合わせて設定し、測定開始から１０分経過後の値を測定値とした。
図４に示すように、混合体５の樹脂組成物４を硬化させて、配線パターン２０を得ることもできる（樹脂組成物の硬化工程）。硬化させることで、耐溶剤性（薬液耐性ともいえる）が向上する。
具体的には、樹脂組成物４を塗布した後、溶剤乾燥及び樹脂硬化のために加熱処理することが好ましい。
加熱処理の温度は、特に限定しないが、通常、低応力という観点から、１００〜２００℃であることが好ましい。また、加熱処理の時間は、通常１０分〜３時間で実施される。
多孔質銅３に樹脂組成物４を塗布し、硬化した配線パターン２０の体積抵抗率は、半導体装置の信頼性の観点から、３０μΩ・ｃｍ以下であることが好ましく、伝送速度の観点から、２０μΩ・ｃｍ以下であることがより好ましく、発熱を抑制する観点から、１０μΩ・ｃｍ以下であることが最も好ましい。
樹脂組成物４の硬化後の、室温から１２０℃までの平均熱膨張係数は、反り抑制の観点から、１００ｐｐｍ／℃以下であることが好ましく、高信頼性の観点から、８０ｐｐｍ／℃以下であることがより好ましい。また、応力緩和性が得られる観点から、２０ｐｐｍ／℃以上であることが好ましい。平均熱膨張係数は、樹脂組成物４を離型剤付きＰＥＴフィルム（商品名「Ａ５３」、帝人デュポンフィルム株式会社製）上にアプリケータを用いて、乾燥後の膜厚が５０μｍになるように塗布し、オーブンを用いて８０℃で２０分間乾燥させた。得られたフィルムを１８０℃で１時間熱硬化したサンプルを、熱機械的分析装置（商品名「ＴＭＡ／ＳＳ６０００」、セイコーインスツルメンツ株式会社製）を用いて、フィルムサイズ４ｍｍ×３５ｍｍ、荷重１９．６Ｎ、昇温速度５℃／ｍｉｎ、測定温度０〜２８０℃で算出することができる。
樹脂組成物４の硬化後の室温弾性率は、接着性の観点から、１ＧＰａ以上であることが好ましく、応力緩和性の観点から、１０ＧＰａ以下であることが好ましい。室温弾性率は、上記の樹脂組成物４を熱硬化したサンプルを粘弾性アナライザー（商品名「ＲＳＡ−２」、ティー・エイ・インスツルメント・ジャパン株式会社製）を用いて、フィルムサイズが５ｍｍ×３０ｍｍ、昇温速度５℃／ｍｉｎ、周波数１Ｈｚ、測定温度−５０〜３００℃で測定した値である。
被着体（支持体１、又は、配線パターン２０を覆うように支持体１に後述する第１の絶縁層６のような絶縁材料を形成した場合には、その絶縁材料）と配線パターン２０との間の接着強度は、工程中の剥離不具合を抑制できる観点から、０．１Ｎ／ｃｍ以上であることが好ましく、耐リフロー性付与の観点から、０．２Ｎ／ｃｍ以上であることがより好ましく、耐温度サイクル性の観点から、０．３Ｎ／ｃｍ以上であることが最も好ましい。接着強度は、小型卓上試験機（商品名「ＥＺ−Ｓ」、株式会社島津製作所製）を用い、送り速度５０ｍｍ／ｍｉｎにて測定したときの最大値である。
図５から図１４を参照しながら、本開示の第２実施形態にかかる図１４に示す支持体付微細配線（配線パターン）１００ａを製造する方法について説明する。
第２実施形態で使用する支持体１、銅ペースト２は、第１実施形態で使用した支持体１、銅ペースト２と同様である。
銅ペーストの塗布工程、焼結工程（図５）、樹脂組成物の充填工程（図６）、及び、樹脂組成物の硬化工程（図７）は、それぞれ、第１実施形態の図１に示す銅ペーストの塗布工程、図２に示す焼結工程、図３に示す樹脂組成物の充填工程、及び、図４に示す樹脂組成物の硬化工程と同様である。
焼結工程（図５）、樹脂組成物の充填工程（図６）、樹脂組成物の硬化工程（図７）は、通常の銅シード層スパッタ、レジスト塗布及びパターニング、銅めっき、レジスト除去、シード除去の工程によっても作製できる。
図８に示すように、支持体１及び配線パターン２０の上に第１の絶縁材料で第１の絶縁層６を形成し、第１の絶縁層６の表面に凹部６ａを形成する（凹部形成工程）。
第１の絶縁材料としては、液状又はフィルム状の材料が挙げられ、膜厚平坦性及びコストの観点から、フィルム状の材料が好ましい。また、微細なトレンチ構造（凹部６ａ）を形成することができる観点から、第１の絶縁材料に含有するフィラサイズは、平均粒径５００ｎｍ以下、又は、第１の絶縁材料にはフィラを含有しないことが好ましい。
第１の絶縁材料として上記のフィルム状の材料を用いてラミネートで第１の絶縁層６を形成するラミネート工程は、低温工程であることが好ましい。第１の絶縁材料は、４０〜１２０℃でラミネート可能な感光性絶縁フィルムであることが好ましい。ラミネート可能な温度が４０℃以上の感光性絶縁フィルムは、常温でのタックが強くなく、取り扱い性が悪化し難い傾向にある。ラミネート可能な温度が１２０℃以下の感光性絶縁フィルムは、ラミネート工程後に、反りが大きくなり難い傾向がある。
第１の絶縁材料の膜厚（「第１の絶縁層の厚み」ともいえる）は、微細なトレンチ構造とするために、１０μｍ以下であることが好ましく、５μｍ以下であることがより好ましく、３μｍ以下であることが最も好ましい。また、第１の絶縁材料の膜厚は、電気的信頼性の観点から、５００ｎｍ以上であることが好ましい。
第１の絶縁層６における硬化後の熱膨張係数は、反り抑制の観点から、８０ｐｐｍ／℃以下であることが好ましく、高信頼性の観点から、７０ｐｐｍ／℃以下であることがより好ましい。また、第１の絶縁層６の熱膨張係数は、応力緩和性及び高精細なパターンが得られる観点から、２０ｐｐｍ／℃以上であることが好ましい。
凹部６ａの形成方法は、レーザアブレーション、フォトリソグラフィー、又は、インプリント等が挙げられるが、微細化及び低コストの観点から、フォトリソグラフィープロセスが好ましい。したがって、第１の絶縁材料としては、フィルム状の感光性絶縁材料が最も好ましく用いられる。
また、複数枚の第１の絶縁材料を貼り合わせて、第１の絶縁層６を形成してもよいし、複数枚の第１の絶縁材料を、順次、ラミネートをして第１の絶縁層６を形成してもよい。
フィルム状の感光性絶縁材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、又は、直描露光方式等を用いることができ、現像方法としては、炭酸ナトリウム、又は、ＴＭＡＨのアルカリ水溶液を用いることが好ましい。
凹部６ａを形成した後、第１の絶縁層６を、さらに、加熱硬化させてもよい。加熱温度は、低応力の観点から、１００〜２００℃、加熱時間は、通常３０分〜３時間で実施される。
さらに、図９に示す、凹部６ａを形成した第１の絶縁層６上に銅ペースト２を塗布する工程（銅ペーストの塗布工程）、図１０に示す、塗布した銅ペースト２を焼結して多孔質銅３を得る工程（焼結工程）、図１１に示す、多孔質銅３に樹脂組成物４を充填させる工程（樹脂組成物の充填工程）、及び、図１２に示す、樹脂組成物４を硬化させて、硬化した樹脂組成物４と多孔質銅３との混合膜２０ａを得る工程（樹脂組成物の硬化工程）は、それぞれ、第１実施形態の図１に示す銅ペーストの塗布工程、図２に示す焼結工程、図３に示す樹脂組成物の塗布工程、及び、図４に示す樹脂組成物の硬化工程と同様である。
さらに、混合膜２０ａ上に、無電解めっき法、又は、電解めっき法によって、銅めっきを成長させてもよい。
図１３に示すように、次に、第１の絶縁層６、及び、混合膜２０ａを平坦化する（平坦化工程）。平坦化工程により、混合膜２０ａが配線パターン２０になり、配線パターン２０と第１の絶縁層６とが形成された第１の微細配線層６０を形成する。
平坦化の手法としては、化学的エッチング、ＣＭＰ、又は、フライカット等が挙げられ、これらを組み合わせて使用することもできる。平坦化の手法としては、異種材料の界面（第１の絶縁層６と混合膜２０ａの界面）を良好に平坦化する観点から、フライカットが好ましく、具体的には（商品名「Ｓｕｒｆａｃｅ Ｐｌａｎｅｒ ＤＦＳ８９１０」、「Ｓｕｒｆａｃｅ Ｐｌａｎｅｒ ＤＦＳ８９２０」、「Ｓｕｒｆａｃｅ Ｐｌａｎｅｒ ＤＦＳ８９３０」、いずれも、株式会社ディスコ製）を用いることが好ましい。
図１４に示すように、さらに、第１の微細配線層６０上に第２の微細配線層７０を形成する。具体的には、第１の微細配線層６０上において、銅ペーストの塗布工程（図５に相当）、焼結工程（図５に相当）、樹脂組成物の充填工程（図６に相当）、樹脂組成物の硬化工程（図７に相当）を行った後、第２の絶縁樹脂材料を用いて第２の絶縁樹脂層７を形成し、さらに、凹部７ａを形成する凹部形成工程（図８に相当）、銅ペーストの塗布工程（図９に相当）、焼結工程（図１０に相当）、樹脂組成物の充填工程（図１１に相当）、樹脂組成物の硬化工程（図１２に相当）、及び、平坦化工程（図１３に相当）を行い、第２の微細配線層７０を形成し、微細配線付支持体１００ａを作製する。
図１５から図２９を参照しながら、本開示の実施形態にかかる半導体パッケージ（半導体装置）１０１を製造する方法について説明する。
図１５に示すように、支持体１４上に仮固定層１１を形成する（仮固定層形成工程）。
使用される仮固定層１１の形成方法は、特に限定はしないが、スピンコート、スプレーコート、ラミネート等が挙げられる。
仮固定層１１としては、例えば、ポリイミド、ポリベンゾオキサゾール、シリコン、フッ素等の非極性成分を含有した樹脂、加熱又はＵＶによって体積膨張又は発泡する成分を含有した樹脂、加熱又はＵＶによって架橋反応が進行する成分を含有した樹脂、光照射によって発熱する樹脂などを用いることができる。
仮固定層１１は、取り扱い性とキャリア剥離性が高度に両立するよう、光又は熱等の外部刺激によって剥離しやすくなる仮固定層であることが好ましい。
仮固定層１１は、半導体装置上に残存せずに、容易に、剥離可能である点で、加熱処理によって体積膨張する粒子を含有する仮固定層が最も好ましく使用される。
銅ペーストの塗布工程と焼結工程（図１６）、樹脂組成物の塗布工程（図１７）、樹脂組成物の硬化工程（図１８）は、それぞれ、第２実施形態の図５に示す焼結工程、図６に示す樹脂組成物の充填工程、及び、図７に示す樹脂組成物の硬化工程と同様である。図１６、図１７及び図１８に示す工程は、通常の銅シード層スパッタ、レジスト塗布及びパターニング、銅めっき、レジスト除去、シード除去等の工程によっても作製できる。また、銅箔をラミネート、レジスト塗布及びパターニング、エッチング、レジスト除去等の工程によっても作製できる。
第１の絶縁材料を用いて第１の絶縁層６を形成して凹部６ａを形成する凹部形成工程（図１９）、銅ペーストの塗布工程（図２０）、焼結工程（図２１）、樹脂組成物の充填工程（図２２）、樹脂組成物の硬化工程（図２３）、及び、微細配線層６０が得られるように、第１の絶縁層６及び多孔質銅３と樹脂組成物４との混合体５を平坦化する平坦化工程（図２４）は、それぞれ、凹部形成工程（図８）、銅ペーストの塗布工程（図９）、焼結工程（図１０）、樹脂組成物の充填工程（図１１）、樹脂組成物の硬化工程（図１２）、及び、平坦化工程（図１３）と同様であり、これらを繰り返して複数の微細配線層６０を形成する工程（図２５）も、前記記載の手法と同様である。
図２６に示すように、得られた最上位置の、微細配線層６０に半導体素子８０を、アンダーフィル材料１０を介して搭載する。
アンダーフィル材料１０としては、キャピラリーアンダーフィル（ＣＵＦ）、モールドアンダーフィル（ＭＵＦ）、ペーストアンダーフィル（ＮＣＰ）、フィルムアンダーフィル（ＮＣＦ）、感光性アンダーフィルを用いることができ、加熱圧着によって、半導体素子の電極８と基板の電極９とを金属接続させる。加熱圧着による金属接続の方法としては、例えば、電極８と電極９との間にはんだ８ａを形成し、はんだ接合で電極８と電極９とを金属接続させてもよい。はんだ８ａは、例えば、ボール状の形状、又は、めっき処理若しくは印刷法によって形成された形状であってもよい。最上層の微細配線層６０上に、電極９を形成する。電極９は、例えば、銅ペーストをインクジェット法等の印刷装置を用いて形成することができる。
半導体素子８０としては、特に限定はしないが、例えば、グラフィック処理ユニットＧＰＵ、ＤＲＡＭ又はＳＲＡＭ等の揮発性メモリ、フラッシュメモリ等の不揮発性メモリ、ＲＦチップ、これらを組合せた性能を有するチップなど、シリコンフォトニクスチップ、ＭＥＭＳ又はセンサーチップを用いることができる。また、ＴＳＶを有している半導体素子を使用することができる。
半導体素子８０としては、半導体素子が積層されたものも用いることができ、例えば、ＴＳＶを用いて積層したものを使用することができる。半導体素子８０の厚みは、２００μｍ以下であることが好ましく、パッケージをさらに薄型化できる点で、１００μｍ以下であることがより好ましい。また、取り扱い性の観点から、３０μｍ以上であることが好ましい。
図２７に示すように、半導体素子８０を絶縁材料１２で封止する。
絶縁材料１２は、液状、固形、シート状の材料等を使用することができ、図２６のアンダーフィル材料１０と兼用することもできる。
図２６に示すように、支持体１４及び仮固定層１１を剥離し、配線層付き半導体素子１０２を作製する。これによって、チップ同士の伝送に優れた高密度の半導体装置を、より良好な歩留まりで、かつ、経済的恩恵を得やすく、作製できる。
支持体１４及び仮固定層１１を剥離する剥離方法としてはピール剥離、スライド剥離、加熱剥離等が挙げられる。また、剥離した後に溶剤、プラズマ等で洗浄することもできる。
仮固定層１１が、加熱によって体積膨張又は発泡する成分（発泡剤）を含有している場合、絶縁材料の硬化温度及び焼結温度の観点から、発泡剤は、２００℃以上で急激に発泡することが好ましい。剥離したキャリアは、リサイクルすることもできる。
キャリアを剥離した配線層面（最下位にある微細配線層６０の剥離面）に、銅パッド又はハンダを形成することができる。形成方法は、特に限定しないが、銅ペースト又はハンダペースト、溶融ハンダ等をインクジェット、印刷等の手法で形成することができる。また、レジストを形成し、電解めっき又は無電解めっきによって接続用電極部を形成することもできる。
接続用電極部は、単一の金属から構成されている必要はなく、複数の金属を含んでもよい。接続用電極部は、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、ビスマス等を含んでもよい。
図２９に示すように、封止された配線層付き半導体素子を基板１３に搭載し、半導体パッケージ１０３を作製する。基板１３は、例えば、配線２４を備える基板コア材料２１と、基板コア材料２１上に形成された絶縁層２２と、絶縁層２２の一部から露出し、配線２４に接続している基板接続材料２３とを有する。
搭載される基板１３の線膨張係数は、パッケージの反りを抑制できる点で、３０ｐｐｍ／℃以下であることが好ましく、高信頼性が得られる点で、２０ｐｐｍ／℃以下であることがより好ましい。
以上、本開示の一実施形態に係る半導体装置の製造方法について説明したが、本開示は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
＜実施例１＞
（銅ペーストの作製）
水酸化銅（関東化学株式会社、特級）９１．５ｇ（０．９４ｍｏｌ）に１−プロパノール（関東化学株式会社、特級）１５０ｍＬを加えて撹拌し、これにノナン酸（関東化学株式会社、９０％以上）３７０．９ｇ（２．３４ｍｏｌ）を加えた。得られた混合物を、セパラブルフラスコ中で９０℃、３０分間加熱撹拌した。得られた溶液を加熱したまま、ろ過して未溶解物を除去した。その後放冷し、生成したノナン酸銅を吸引ろ過し、洗浄液が透明になるまでヘキサンで洗浄した。得られた粉体を５０℃の防爆オーブンで３時間乾燥してノナン酸銅（ＩＩ）を得た。収量は３４０ｇ（収率９６質量％）であった。
上記で得られたノナン酸銅（ＩＩ）１５．０１ｇ（０．０４０ｍｏｌ）と酢酸銅（ＩＩ）無水物（特級、関東化学株式会社）７．２１ｇ（０．０４０ｍｏｌ）をセパラブルフラスコに入れ、１−プロパノール２２ｍＬとヘキシルアミン（純度９９％、東京化成工業株式会社）３２．１ｇ（０．３２ｍｏｌ）を添加し、オイルバス中で、８０℃で加熱撹拌して溶解させた。氷浴に移し、内温が５℃になるまで冷却した後、ヒドラジン一水和物（特級、関東化学株式会社）７．７２ｍＬ（０．１６ｍｏｌ）を氷浴中で撹拌した。なお、銅：ヘキシルアミンのモル比は１：４である。次いで、オイルバス中で、９０℃で加熱撹拌した。その際、発泡を伴う還元反応が進み、３０分以内で反応が終了した。セパラブルフラスコの内壁が銅光沢を呈し、溶液が暗赤色に変化した。遠心分離を９０００ｒｐｍ（回転／分）で１分間実施して固体物を得た。固形物をさらにヘキサン１５ｍＬで洗浄する工程を３回繰り返し、酸残渣を除去して、銅光沢を有する銅含有粒子の粉体を含む銅ケークを得た。
得られた銅含有粒子のケーク（６０質量部）、テルピネオール（２０質量部）、及びイソボルニルシクロヘキサノール（商品名「テルソルブＭＴＰＨ」、日本テルペン化学株式会社製）（２０質量部）を混合して銅ペーストを作製した。
シリコンウェハ上に、上記銅ペーストを、アプリケータを用いて得られる多孔質銅の厚さが２μｍとなるように塗布し、加熱して多孔質銅１を形成し、多孔質銅付きサンプルを得た。
加熱は、雰囲気制御型加熱装置（アユミ工業株式会社製）を用いて、窒素中の酸素濃度を１００ｐｐｍ以下とした雰囲気中、昇温速度４０℃／分で１５０℃まで加熱して１０分間保持し、窒素中の蟻酸濃度を１０００ｐｐｍとなるように制御した後、昇温速度２０℃／分で１８０℃まで加熱して３０分間保持することによって多孔質銅１を形成した。
＜実施例２＞
シリコンウェハの代わりに、無アルカリガラス上に、銅ペーストを塗布した以外は、実施例１と同様の条件で、多孔質銅付きサンプルを得た。
＜実施例３〜５＞
（絶縁材料の作製）
クレゾールノボラック樹脂（商品名「ＴＲ−４０２０Ｇ」、旭有機材工業株式会社）（１００質量部）に対し、１，３，４，６―テトラキス（メトキシメチル）グリコールウリル（３０質量部）、トリメチロールプロパントリグリシジルエーテル（４０質量部）、トリアリールスルホニウム塩ＣＰＩ−３１０Ｂ（８質量部）、メチルエチルケトン（１００質量部）を配合し、絶縁材料組成物を得た。得られた絶縁材料組成物をポリエチレンテレフタレートフィルム（ＰＥＴフィルム）（商品名「Ａ−５３」、帝人デュポンフィルム株式会社）に塗布し、９０℃のオーブンで１０分間乾燥して膜厚５μｍの絶縁材料を得た。
得られた絶縁材料をシリコンウェハ上に、真空ラミネーター（ニッコー・マテリアルズ株式会社）を用いて、ステージ温度６０℃、ダイアフラム温度６０℃、真空圧９０Ｐａ、荷重０．５ＭＰａ、時間６０秒の条件でラミネートした。形成した絶縁材料に、高精度平行露光機（商品名「ＥＸＭ−１１７２」、３６５ｎｍ、照度１３．０ｍＷ／ｃｍ２、株式会社オーク製作所）を用いて４００ｍＪ／ｃｍ２全面露光した。
次いで、ＰＥＴフィルムを剥がし、露光された絶縁材料を８５℃で４分間加熱した。
その後、現像装置としてパドル対応現像装置（商品名「ＡＤ−１２００」、ミカサ株式会社）、現像液に２．３８質量％テトラメチルアンモニウムヒドロキシド水溶液を用いて３０秒間現像し、２０秒間純水で水洗した。得られたサンプルを、オーブンを用いて１８０℃で１時間、加熱硬化させた。
上記手法によって得られた絶縁材料上に、上記銅ペーストを、アプリケータを用いて得られる多孔質銅が２μｍとなるように塗布し、加熱して多孔質銅１を形成し、多孔質銅付きサンプルを得た。
＜実施例６〜７＞
実施例３と同様に、絶縁材料上に、銅ペーストを塗布した後、加熱して、多孔質銅２を形成し、多孔質銅付きサンプルを得た。
加熱は、雰囲気制御型加熱装置（アユミ工業株式会社）を用いて、窒素中の酸素濃度を１００ｐｐｍ以下とした雰囲気中、窒素中の蟻酸濃度を１０００ｐｐｍとなるように制御した後、昇温速度２０℃／分で１８０℃まで加熱して３０分間保持することによって多孔質銅２を得た。
（樹脂組成物の作製）
［熱可塑性樹脂（Ｂ）の合成］
撹拌機、温度計、窒素置換装置（窒素流入管）、及び、水分受容器付きの還流冷却器を備えた５００ｃｃのセパラブルフラスコ内に、脱イオン水２００ｇ、アクリル酸ブチル４０ｇ、アクリル酸エチル２８ｇ、グリシジルメタクリレート３ｇ、アクリロニトリル２９ｇ、１．８％ポリビニルアルコール水溶液２．０４ｇ、ラウリルパーオキサイド０．４１ｇ、及びｎ−オクチルメルカプタン０．０７ｇを配合した。続いて、６０分間Ｎ２ガスを吹き込んで系内の空気を除去した後、系内温度を６５℃に昇温して３時間重合を行った。さらに、９０℃に昇温して２時間撹拌を続け重合を完結させた。得られた透明のビーズをろ過により分離し、脱イオン水で洗浄した後、真空乾燥機で５０℃６時間乾燥させ、アクリルゴムを得た。アクリルゴムをＧＰＣで測定したところ、アクリルゴムの質量平均分子量はポリスチレン換算で４０万であった。また、アクリルゴムのＴｇは、８℃であった。
なお、ＧＰＣの測定は、ＧＰＣ（商品名「ＳＤ−８０２２／ＤＰ−８０２０／ＲＩ−８０２０」、東ソー株式会社）を用い、溶離液としてテトラヒドロフランを用い、カラム（商品名「Ｇｅｌｐａｃｋ ＧＬ−Ａ１５０−Ｓ／ＧＬ−Ａ１６０−Ｓ」、日立化成株式会社）を使用して行った。
また、アクリルゴムのＴｇは、示差走査熱量測定（ＤＳＣ）（商品名「ＤＳＣ８２３０」、株式会社リガク）を用いて、昇温速度１０℃／分、測定温度：−８０〜８０℃の条件で測定した。なお、この場合のガラス転移温度とは、熱量変化からＪＩＳ Ｋ ７１２１：１９８７に準拠した方法によって算出した中間点ガラス転移温度のことである。
表２に記載の組成で調製し、樹脂組成物Ｒ−１、Ｒ−２及びＲ−３を得た。次いで、それぞれの樹脂組成物をシリコンウェハ上に塗布し、ホットプレート上で１００℃で５分間加熱乾燥した後の膜厚が、４００ｎｍとなるスピンコートレシピでの塗布条件を決定した。次いで、上記多孔質銅付きサンプルの、多孔質銅上に、それぞれの樹脂組成物を、上記塗布条件で塗布し、ホットプレート上で、１００℃で５分間加熱乾燥し、サンプルを得た。
比較例２は、前記銅ペースト１００ｇに樹脂組成物Ｒ−１を１００ｇ予め配合した樹脂添加銅ペーストを、実施例３と同様に、前記絶縁材料上に塗布した。その後、多孔質銅１と同様の条件で、加熱した。
ＨＰ７２００Ｈ：ジシクロペンタジエン型エポキシ樹脂（ＤＩＣ株式会社）
ＨＰＣ−８０００−６５Ｔ：活性エステル樹脂（ＤＩＣ株式会社）
２Ｐ４ＭＨＺ：フェニル−４−メチル−５−ヒドロキシメチルイミダゾール（四国化成工業株式会社）
得られたサンプルを、オーブンを用いて１８０℃で１時間加熱処理して、多孔質銅と樹脂組成物との混合膜を得た。その後、プラズマ処理装置（商品名「ＰＢ−１０００Ｓ」、株式会社モリエンジニアリング）を用いて酸素１６０ｍＬ／分、アルゴン２５ｍＬ／分、出力５００Ｗ、時間５分の条件でプラズマ処理して多孔質銅上の不要な樹脂を除去した。
（樹脂組成物の体積比の評価）
多孔質銅の空隙部に樹脂組成物が充填された層における樹脂組成物の体積比（「樹脂組成物の体積比」ともいえる）は、断面ＳＥＭの画像を２値化処理することによって算出した。結果を表３に示す。なお、比較例２は、多孔質銅が形成されず、銅粒子が多く残存していた。
比較例１として、実施例３の、多孔質銅付きサンプルに、上述した樹脂組成物を塗布しなかったものを用いた。
（接着強度の評価）
接着強度評価は、幅１０ｍｍ、長さ３０ｍｍの耐熱絶縁用ポリイミド粘着テープ（商品名「Ｎｏ．３６０ＵＬ」、日東電工株式会社製）を、多孔質銅、めっき銅及び多孔質銅と樹脂組成物の混合体上に貼り付け、小型卓上試験機（商品名「ＥＺ−Ｓ」、株式会社島津製作所製）にて送り速度５０ｍｍ／ｍｉｎにて測定したときの最大値を接着強度とした。
接着強度の値が０．１Ｎ／ｃｍを超えたものをＡ、０．０３〜０．１Ｎ／ｃｍであったものをＢ、０．０３Ｎ／ｃｍ未満であったものをＣとした。結果を表３に示す。
（体積抵抗値の評価）
体積抵抗値は、多孔質銅と樹脂組成物との混合膜をプラズマ処理したサンプル上を４端針面抵抗測定器で測定した面抵抗値と、非接触表面及び層断面形状の計測システム（商品名「ＶｅｒｔＳｃａｎ」、株式会社菱化システム製）によって測定した膜厚から計算した。得られた体積抵抗値が３０μΩ・ｃｍ未満であったものをＡ、３０〜３００μΩ・ｃｍであったものをＢ、３００μΩ・ｃｍを上回ったものをＣとした。結果を表３に示す。

＊１：シリコンウェハを意味する。
＊２：無アルカリガラスを意味する。
＊３：比較として、銅ペーストと樹脂組成物との混合物を用いた（多孔質の構造を有していなかった）。
１、１４…支持体
２…銅ペースト
３…多孔質銅
４…樹脂組成物
５…混合体
６…第１の絶縁層
６ａ…凹部
８、９…電極
１０…アンダーフィル材料
１１…仮固定層
１２…絶縁材料
１３…基板
２０…配線パターン
２０ａ…混合膜
２１…基板コア材料
２２…絶縁層
２３…基板接続材料
２４…配線
６０…第１の微細配線層
７０…第２の微細配線層
８０…半導体素子
１００ａ…微細配線付支持体
１０１…半導体パッケージ（半導体装置）
１０２…半導体パッケージ（配線層付き半導体素子）
１０３…半導体パッケージ（半導体装置）

Claims (9)

  1. 多孔質銅の空隙部に樹脂組成物が充填された層を有する配線パターン。
  2. 多孔質銅の空隙部に樹脂組成物が充填された層における前記樹脂組成物の体積比が、１０〜５０％である、請求項１記載の配線パターン。
  3. 前記配線パターンの体積抵抗率が、３０μΩ・ｃｍ以下である、請求項１又は２に記載の配線パターン。
  4. 前記樹脂組成物が少なくとも熱硬化性樹脂を含む、請求項１〜３のいずれか１項に記載の配線パターン。
  5. 前記樹脂組成物が硬化されてなる、請求項１〜４のいずれか１項に記載の配線パターン。
  6. （Ｉ）支持体上に銅ペーストを塗布する銅ペーストの塗布工程と、
    （II）多孔質銅が得られるように、塗布された銅ペーストを焼結する焼結工程と、
    （III）得られた多孔質銅に樹脂組成物を充填させる樹脂組成物の充填工程と、
    を備える配線パターンの製造方法。
  7. （IV）前記樹脂組成物を硬化させる硬化工程、
    をさらに備える、請求項６に記載の配線パターンの製造方法。
  8. 請求項１〜５のいずれか１項に記載の配線パターンを用いて得られる半導体装置。
  9. 請求項１〜５のいずれか１項に記載の配線パターンを用いて得られる電子部品。
JP2015191506A 2015-09-29 2015-09-29 配線パターン及びその製造方法 Active JP6651769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015191506A JP6651769B2 (ja) 2015-09-29 2015-09-29 配線パターン及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015191506A JP6651769B2 (ja) 2015-09-29 2015-09-29 配線パターン及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017069328A true JP2017069328A (ja) 2017-04-06
JP6651769B2 JP6651769B2 (ja) 2020-02-19

Family

ID=58492793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015191506A Active JP6651769B2 (ja) 2015-09-29 2015-09-29 配線パターン及びその製造方法

Country Status (1)

Country Link
JP (1) JP6651769B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6381731B1 (ja) * 2017-04-25 2018-08-29 株式会社マテリアル・コンセプト 銅電極を有する電子部品
JP2019080063A (ja) * 2017-10-24 2019-05-23 啓耀光電股▲分▼有限公司 電子装置及びその製造方法
JP2020088112A (ja) * 2018-11-22 2020-06-04 日東電工株式会社 導電性フィルムの製造方法
JP2020198394A (ja) * 2019-06-04 2020-12-10 昭和電工マテリアルズ株式会社 電子部品の製造方法及び電子部品
JP2021097064A (ja) * 2019-12-13 2021-06-24 昭和電工マテリアルズ株式会社 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法
JP2022070565A (ja) * 2020-10-27 2022-05-13 アオイ電子株式会社 回路基板の製造方法、回路基板、積層基板および支持基板
JP2022070566A (ja) * 2020-10-27 2022-05-13 アオイ電子株式会社 回路基板の製造方法、回路基板、積層基板および支持基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008031491A (ja) * 2006-07-26 2008-02-14 Sumitomo Metal Mining Co Ltd 銅微粉とその製造方法及び導電性ペースト
JP2011096713A (ja) * 2009-10-27 2011-05-12 Hitachi Chem Co Ltd 電気導電用配線、回路基板及び半導体パッケージ
JP2016110690A (ja) * 2014-12-01 2016-06-20 大日本印刷株式会社 導電性基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008031491A (ja) * 2006-07-26 2008-02-14 Sumitomo Metal Mining Co Ltd 銅微粉とその製造方法及び導電性ペースト
JP2011096713A (ja) * 2009-10-27 2011-05-12 Hitachi Chem Co Ltd 電気導電用配線、回路基板及び半導体パッケージ
JP2016110690A (ja) * 2014-12-01 2016-06-20 大日本印刷株式会社 導電性基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6381731B1 (ja) * 2017-04-25 2018-08-29 株式会社マテリアル・コンセプト 銅電極を有する電子部品
JP2018185930A (ja) * 2017-04-25 2018-11-22 株式会社マテリアル・コンセプト 銅電極を有する電子部品
JP2019080063A (ja) * 2017-10-24 2019-05-23 啓耀光電股▲分▼有限公司 電子装置及びその製造方法
JP2020088112A (ja) * 2018-11-22 2020-06-04 日東電工株式会社 導電性フィルムの製造方法
JP7136669B2 (ja) 2018-11-22 2022-09-13 日東電工株式会社 導電性フィルムの製造方法
JP2020198394A (ja) * 2019-06-04 2020-12-10 昭和電工マテリアルズ株式会社 電子部品の製造方法及び電子部品
JP7419676B2 (ja) 2019-06-04 2024-01-23 株式会社レゾナック 電子部品の製造方法及び電子部品
JP2021097064A (ja) * 2019-12-13 2021-06-24 昭和電工マテリアルズ株式会社 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法
JP7487471B2 (ja) 2019-12-13 2024-05-21 株式会社レゾナック 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法
JP2022070565A (ja) * 2020-10-27 2022-05-13 アオイ電子株式会社 回路基板の製造方法、回路基板、積層基板および支持基板
JP2022070566A (ja) * 2020-10-27 2022-05-13 アオイ電子株式会社 回路基板の製造方法、回路基板、積層基板および支持基板

Also Published As

Publication number Publication date
JP6651769B2 (ja) 2020-02-19

Similar Documents

Publication Publication Date Title
JP6651769B2 (ja) 配線パターン及びその製造方法
JP6911982B2 (ja) 半導体装置及びその製造方法
TWI494337B (zh) 電路基板用環氧樹脂組成物，預浸體，積層板，樹脂片，印刷佈線板用積層基材，印刷佈線板及半導體裝置
TWI575692B (zh) Three - dimensional volume of the product body
JP6171280B2 (ja) 半導体装置の製造方法
WO2020166240A1 (ja) 陽極酸化処理方法および異方導電性部材の製造方法
JP2016034022A (ja) 先供給型アンダーフィル
JP2024014891A (ja) 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
JP6176294B2 (ja) 支持体付き樹脂シート
JP2021177546A (ja) 半導体装置の製造方法
TW201627439A (zh) 半導體用接著劑以及半導體裝置及其製造方法
JP2017183376A (ja) フレキシブル基板、フレキシブル回路基板および支持体レスフレキシブル回路基板の製造方法
JP7139600B2 (ja) 熱伝導性絶縁接着シート、および該シートの製造方法
TWI633141B (zh) 樹脂片
JP2016143671A (ja) 半導体装置の製造方法及び半導体装置
JP2017069257A (ja) 半導体装置の製造方法
JP7315062B2 (ja) 半導体装置製造用部材の製造方法
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
JP7280011B2 (ja) 半導体装置製造用部材の製造方法
TW201726404A (zh) 構造體、佈線基板及佈線基板之製造方法
KR20240012369A (ko) 반도체 장치의 제조 방법, 및, 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R151 Written notification of patent or utility model registration

Ref document number: 6651769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350