JP2016034022A - 先供給型アンダーフィル - Google Patents

先供給型アンダーフィル Download PDF

Info

Publication number
JP2016034022A
JP2016034022A JP2015123685A JP2015123685A JP2016034022A JP 2016034022 A JP2016034022 A JP 2016034022A JP 2015123685 A JP2015123685 A JP 2015123685A JP 2015123685 A JP2015123685 A JP 2015123685A JP 2016034022 A JP2016034022 A JP 2016034022A
Authority
JP
Japan
Prior art keywords
polymer
layer
underfill
viscosity
polymer region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015123685A
Other languages
English (en)
Inventor
ロバート・ケイ・バール
K Barr Robert
エドガード・アンズレス
Anzures Edgardo
ジェフリー・エム・カルヴァート
Jeffrey M Calvert
ヘロン・レイ
Lay Herron
デイヴィット・フレミング
Fleming David
アヴィン・ヴィ・ドーブル
V Dhoble Avin
アヌパム・チョウベイ
Choubey Anupam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2016034022A publication Critical patent/JP2016034022A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/18Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02Composition of the impregnated, bonded or embedded layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04Impregnation, embedding, or binder material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32501Material at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32505Material outside the bonding interface, e.g. in the bulk of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851Intermediate layer is discontinuous or differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

【課題】電気アセンブリにおいて先供給型アンダーフィルを形成するために有用な乾燥フィルム構造を提供する。
【解決手段】先供給型アンダーフィル材料として有用なアンダーフィル構造は、第1粘度を有する第1充填ポリマー領域20と第2粘度を有する第2充填ポリマー領域30とを有するポリマー層を含み、ここで、第1粘度は第2粘度よりも小さく、チップまたはダイおよび基板を含む電子アセンブリは、そのような多層構造の先供給型アンダーフィルを用いて形成される。
【選択図】図1A

Description

本発明は概して電子回路パッケージングの分野に関し、さらに詳細には先供給型アンダーフィルの分野に関する。
集積回路(IC)チップが本質的に反転され、そしてはんだ可能な相互接続を用いて基板に接着されるフリップチップ技術は、近年、半導体パッケージングで急成長を見せている。この技術に対する要求の主な推進力は、さらに高速でさらに短い接続を可能にするI/O接続の増加であり、その結果、シグナルインテグリティが改善される。フリップICチップと基板との間の空間を占めるアンダーフィル材料は、フリップチップパッケージの信頼性にとって重要である。アンダーフィル材料は、電気的接続を支持し、それらを環境から保護し、そしてフリップチップ接続に対する熱機械応力を軽減する。概して、ポリマーベースのアンダーフィル材料は、チップおよび基板成分、例えばはんだ接続部とは異なる熱膨張係数(CTE)を有する。このCTEの不一致は、装置が温度サイクルに供される場合に装置故障の原因となり得る熱機械応力に至る可能性がある。このCTE不一致を軽減するために、アンダーフィル材料は典型的にはシリカなどの無機フィラーを含む。
基板上のチップの端部でアンダーフィルを施用し、毛細管作用のもとでチップと基板との間の間隙に流しこむことが、パッケージにアンダーフィルを組み入れる最も一般的な方法であった。ある予想される展開では、毛細管流動は、例えば高レベルのフィラーがアンダーフィル材料に添加される場合に緩徐、および/または不完全である可能性があり、その結果、毛細管流動中のフィラーの沈降のために、パッケージにボイドが生じ、またポリマーとフィラーとの間のアンダーフィルが不均一になる可能性がある。この問題は、チップサイズの増加および/またはフリップチップダイ上の相互接続構造のピッチサイズの減少とともに、なお一層重大になる可能性がある。
先供給型アンダーフィルは、キャピラリーアンダーフィルの代替物として開発された。アンダーフィル材料をフィルムラミネーション、スピンコーティングまたはスクリーンプリンティング法などの様々な技術によってウェハまたは実装基板に施用することができる。米国特許第6,861,285号は、複数のアンダーフィル層が隆起したウェハに施用され、少なくとも1つのアンダーフィル層がフィラー材料を含み、少なくとも1つのアンダーフィル層がフィラー材料を含まないかまたは実質的に含まず、アンダーフィル材料の各層を個別に施用する方法を記載する。フィラーを含むアンダーフィル層をまずウェハ上に施用する。所望の数のそのような充填アンダーフィル層が施用された後、化学的および/または機械的方法を用いてバンプの最上部からアンダーフィル材料を除去し、バンプの頂面を露出させる。そのような方法には、研磨または研削、ドライまたはウェットエッチング、化学的機械的研磨、反応性イオンエッチング、レーザーミリング(laser milling)、およびレーザーアブレーションが含まれる。次に、フィラー材料を含まないかまたは実質的に含まないアンダーフィル材料の層を充填アンダーフィル層の表面およびはんだバンプの露出した頂面上に施用する。最後に、ウェハを基板に接合させ、ここで、はんだバンプを基板上の対応するボンディングパッドと接触させる。この特許で記載される方法は、化学的および/または機械的除去ステップを必要とし、このステップ中にはんだバンプは損傷を受けやすく、潜在的に高い機械故障率に至る可能性がある。ICアセンブリを作製する際にアンダーフィル材料を施用するための改善法が依然として必要とされている。
米国特許出願公開第2008/0314618号は、プリント配線板用の絶縁ラミネート材料であて、無電解めっきに好適な0.5μm以下の平均表面粗さを有する最上層と、任意の第2層とを有するラミネート材料を開示する。最上層は、シロキサン構造を有するあるポリイミド樹脂を含み、第2層は、内側回路基板に対して最上層よりも良好な接着能力を有する熱硬化性樹脂である。したがって、最上層および任意の第2層は異なる種類のポリマー材料から構成される。最上層は0〜30重量%のフィラーを含んでもよく、任意の第2層は最上層よりも高いフィラー含有量を有する。任意の第2層は、20000Pa・S以下の溶融粘度を有し、内側回路基板層に対して充分な接着性を提供するために、回路線間の間隙を充填するように設計される。最上層および第2層の線膨張係数(すなわち、CTE)は、各層が異なる特性に対応するように設計されているために異なる。そのようなラミネート構造はICを基板に取り付けるのに適さない。
本発明は、最上フィルム層、ポリマー層、および最下フィルム層をこの順で含むアンダーフィル構造を提供し、ここで、ポリマー層は第1粘度を有する第1充填ポリマー領域および第2粘度を有する第2充填ポリマー領域を任意の順序で含み、第2粘度は第1粘度の1.5倍以上である。好ましくは、重量パーセンテージ基準で第1充填ポリマー領域中に存在する無機フィラーの総量は、重量パーセンテージ基準で第2充填ポリマー領域中に存在する無機フィラーの総量と実質的に同じである。
本発明はまた、電子パッケージを形成する方法であって、その表面上に相互接続構造を有する成分を提供し、その表面上に導電性接着パッドを有する基板を提供し、上記アンダーフィル構造を提供し、最下フィルムをアンダーフィル構造から除去し、その上に相互接続構造を有する成分表面またはその上に導電性接着パッドを有する基板表面にアンダーフィル構造を積層し、最上フィルム層を除去し、相互接続構造の最上部を導電性接着パッドと合わせてユニットを形成し、そして相互接続構造を導電性接着パッドと電気的に接続させることを含む方法も提供する。好ましくは、第1充填ポリマー領域が基板表面のすぐとなりになるようにアンダーフィル構造を配置する。
図1Aは、本発明のアンダーフィル構造の別の実施形態の断面の略図である。 図1Bは、本発明のアンダーフィル構造の別の実施形態の断面の略図である。 図2は、金属ピラー相互接続構造を有する成分上に本発明のアンダーフィル構造を配置するラミネーション工程を示す略図である。 図3Aは、金属ピラー相互接続構造を有する成分上に積層された本発明のアンダーフィル構造の別の実施形態を示す断面略図である。 図3Bは、金属ピラー相互接続構造を有する成分上に積層された本発明のアンダーフィル構造の別の実施形態を示す断面略図である。 図4Aは、導電性接着パッドを有する基板上に積層された本発明のアンダーフィル構造を示す断面略図である。 図4Bは、導電性接着パッドを有する基板上に積層された本発明のアンダーフィル構造を示す断面略図である。 図5は、本発明のラミネート構造から調製される電子パッケージを示す断面略図である。 図6は、本発明のラミネート構造から形成される電子パッケージを示す光学画像である。 図7は、比較ラミネート構造から形成される電子パッケージを示す光学画像である。
本明細書中全体にわたって用いられる場合、文脈上、特に明確な指示がない限り、以下の略語は以下の意味を有する:℃=セ氏度、g=グラム、kg=キログラム、μm=ミクロン=マイクロメートル、mm=ミリメートル、min.=分、DI=脱イオン化、mol=モル、およびrpm=1分あたりの回転数。特に断りのない限り、すべての量は重量パーセント(「重量%」)であり、全ての比は重量比である。すべての重量パーセンテージは、特に断りのない限り、組成物の総重量基準である。すべての数値範囲は両端を含み、そのような数値範囲が合計して100%にならなければならないことが明らかである場合を除いて、任意の順序で組み合わせることができる。図中、同様の参照番号は同様の要素を指す。冠詞「a」、「an」および「the」は、文脈上、特に記載のない限り、単数および複数を指す。「アルキル」は、線状、分枝および環状アルキルを指す。「アリール」は、芳香族炭素環および芳香族複素環を指す。「(メタ)アクリレート」という語は、アクリレートおよびメタクリレートの両方を包含する。同様に、「(メタ)アクリル」という語は、アクリルおよびメタクリルの両方を包含する。
ある要素が別の要素の「上」または「となり」にあるという場合、それは他の要素のすぐ上またはすぐとなりにある可能性もあるが、それらの間に介在する要素があってもよいと理解される。ある要素が別の要素の「すぐ上」または「すぐとなり」にあるといわれる場合、介在する要素は存在しない。
第1、第2、第3などという語は本明細書中では様々な要素、成分、領域、層、部分またはセクションを記載するために用いるが、これらの要素、成分、領域、層、部分またはセクションはこれらの語によって限定されるべきではないとも理解される。これらの語は、1つの要素、成分、領域、層またはセクションを別の要素、成分、領域、層、部分またはセクションから区別するためだけに使用される。したがって、第1要素、成分、領域、層、部分またはセクションは、本発明の教示から逸脱することなく、第2要素、成分、領域、層またはセクションと称することができる。
さらに、「下方」または「最下」および「上方」または「最上」などの相対的な語は、本明細書中では、図面で示されるような1つの要素の別の要素に対する関係を説明するために用いることができる。相対的な語は図面で示される配向に加えて、装置の異なる配向を包含することを意図すると理解される。例えば、図面の1つの装置を反転させると、他の要素の「下方」側にあると記載されている要素は、他の要素の[上方」側の配置になる。例としての語「下方」は、したがって図の特定の配向に応じて「下方」および「上方」の両方の配向を包含し得る。同様に、図面の1つの装置が反転される場合、他の要素の「下」または「真下」と記載される要素は、他の要素の「上」に配置される。例示した語「下」または「真下」はしたがって、上および下の両配向を包含し得る。
本発明は、電気アセンブリにおいて先供給型アンダーフィルを形成するために有用な乾燥フィルム構造を提供する。本発明の構造は、最上フィルム層、ポリマー層、および最下フィルム層をこの順で含み、ここで、ポリマー層は第1粘度を有する第1充填ポリマー領域および第2粘度を有する第2充填ポリマー領域を任意の順序で含み、第2粘度は第1粘度の1.5倍以上である。本明細書中で用いられる場合、ポリマー領域に関して「充填された」という語は、特定のポリマー領域がある量の無機フィラーを含むことを意味する。構造は場合によって、例えば緩衝層、剥離層などのさらなる材料の1以上の層を含んでもよい。好ましくは、構造は緩衝層を含み、さらに好ましくは、この緩衝層は最上フィルム層とポリマー層との間に配置されている。場合によって、構造は最下フィルム層とポリマー層との間に配置された剥離層を含んでもよい。
本発明の構造の1つの実施形態において、最上フィルム層はポリマー層の第1充填ポリマー領域上に配置され、好ましくは、緩衝層が最上フィルム層と第1充填ポリマー領域との間に配置される。図1Aは、最上フィルム層10および任意の緩衝層15から構成される最上フィルム部分17、ポリマー層PLおよび最下フィルム40をこの順で有する本発明の1つの実施形態の断面略図を示し、ポリマー層PLは、第2充填ポリマー領域30上に配置された、無機フィラー21を含む第1充填ポリマー領域20から構成され、第2ポリマー領域30は無機フィラー31を含む。図1Aでは、任意の緩衝層15が最上フィルム層10とポリマー層の第1充填ポリマー領域20との間に配置され、そしてポリマー層の第2充填ポリマー領域30は最下フィルム40の直ぐ上に配置される。別の実施形態では、最上フィルム層が第2ポリマー領域上に配置され、そして好ましくは緩衝層が最上フィルム層と第2充填ポリマー領域との間に配置される。図1Bは、最上フィルム層10および任意の緩衝層15から構成される最上フィルム部分17と、無機フィラー21を含む第1充填ポリマー領域20上に配置された、無機フィラー31を含む第2充填ポリマー領域30から構成されるポリマー層PLとをこの順で有する、本発明のこの別の実施形態の断面略図を示し、ここで、第1充填ポリマー領域20は最下フィルム層40上に配置されている。図1Aおよび1Bのいずれの構造も、ポリマー層PLと最下フィルム層40との間に配置された剥離層(図示せず)を場合によって含んでもよい。使用時に、最下フィルムをアンダーフィル構造から除去した後、構造を表面に積層し、表面に積層した後、最上フィルム層を次いで除去して、先供給型アンダーフィルとして表面上にポリマー層を提供する。
最上フィルム層は、貯蔵および取り扱いの間、ポリマー層を保護する働きをし、積層の間、相互接続構造間にポリマー層を配置するのを助ける働きをする。最上フィルム層は、剥離によってポリマー層から最上フィルム層を除去できるように充分なフィルム完全性を有する。最上フィルム層は例えば剥離によってアンダーフィル構造から除去されるので、最上フィルム層とポリマー層との間の接着は、特徴的には低〜中程度である。例えばフリーラジカル重合ポリマー、グラフトコポリマー、逐次重合ポリマーなど、前記基準を満たすものであるならば、様々なポリマーを最上フィルム層として使用することができる。最上フィルム層として有用なポリマーとしては、ポリオレフィン、ポリオレフィンコポリマー、ポリ塩化ビニル、ポリ塩化ビニルコポリマー、ポリ塩化ビニリデン、ポリウレタン、ポリウレタンコポリマー、ポリ(メタ)アクリレート、およびポリ(メタ)アクリレートコポリマーのコポリマーが挙げられる。好ましいポリオレフィンとしては、ポリエチレン、ポリプロピレン、ポリブチレン、ポリイソブチレン、ポリブタジエン、およびポリイソプレンが挙げられる。エラストマーは、最上フィルム層として有用な別の好ましい種類のポリマー材料である。そのようなエラストマーとしては、限定されるものではないが、ポリオレフィンエラストマー、エチレン酢酸ビニル、ポリエーテルブロックアミド、ポリアクリルゴム、エチレンプロピレンゴム、エチレンプロピレンジエンゴム、ポリイソブチレンポリブタジエン、シリコーン−ウレタンコポリマー、ポリブタジエン−ポリウレタンコポリマー、スチレン−ブロックコポリマー、スチレン−ブタジエンコポリマー、およびポリ塩化ビニルエラストマーが挙げられる。ポリオレフィンエラストマーは当該技術分野で周知であり、典型的にはエチレンおよび別のアルファ−オレフィンのコポリマーである。加えて、最上フィルム層は、積層の間に相互接続構造を変形することなく変形するために充分柔軟性であることが好ましい。最上フィルム層は、5〜250μm、好ましくは10〜150μmなどの任意の好適な厚さを有していてもよい。
場合によって、緩衝層は最上フィルム層とポリマー層との間に配置される。理論によって拘束されることを望まないが、緩衝層は、積層の間に最上フィルム層と相互接続構造との間の緩衝材またはクッションとしての機能を果たし、相互接続構造を変形することなく積層中の最上フィルム層を動かすことができると考えられる。積層中に最上フィルム層を動かすことができるようにするため、または相互接続構造を変形させることなく積層中に変形するために十分柔軟性なあらゆるポリマー材料を緩衝層として使用することができる。緩衝層は、最上フィルム層とポリマー層との間の接着を改善する機能も果たし得る。緩衝層は接着性材料であることが好ましい。当該技術分野で公知の多種多様の接着性材料は、可剥性であり、恒久的でないならば、緩衝層として使用することができる。好ましくは、接着性材料は感圧性接着剤(PSA)である。感圧性接着剤は当該技術分野で周知であり、特徴的にはエラストマー、例えばゴム、(メタ)アクリレートまたはシリコーンを含む。緩衝層を使用する場合、最上フィルム層を構造から除去する場合に緩衝層が最上フィルム層と実質的に離れないのが好ましく、緩衝層残留物がポリマー層上に残らないのがさらに好ましい。最上フィルム層の除去後にポリマー層上に残存するいかなる緩衝層残留物も、適切なリムーバー、例えば好適な有機溶媒との接触によって除去することができる。緩衝層を最上フィルム層とポリマー層との間に配置するのが好ましく、PSA層を最上フィルム層とポリマー層との間に配置するのがさらに好ましい。本発明で用いられる場合、緩衝層の厚さは重要ではないが、特徴的には5〜100μm、そして好ましくは10〜50μmの範囲である。緩衝層の利点は、最上層とポリマー層との間の接着エネルギーを変更することもできることである。
好ましい実施形態では、PSAテープを本発明の構造で使用して、最上フィルム層および緩衝層を形成する。PSAテープは、ポリマーフィルムのすぐ上に配置されたPSA層から構成される。PSAテープのポリマーフィルムは、本発明の構造において最上フィルム層として機能し、一方、PSA層は緩衝層として機能する。多種多様のPSAテープが市販されており、本発明で使用することができる。特に有用なPSAテープは裏面研削テープ(backgrinding tape)である。典型的なPSAテープは、商品名BG Tape(Lintec Corp.から入手可能)、BG−HTCR100−PET(AI Technology, Inc.から入手可能)、ICROS(商標)Tape(Mitsui Chemicalsから入手可能)、ELEGRIP(商標)Tape(Denkaから入手可能)で販売されているもの、ならびにToyo Adtec、Furukawa Electric、および他の市販の供給業者から入手可能な他の裏面研削テープである。好ましくは、テープは、適切なUV線に暴露される前の表面に対しては比較的強力な接着力を有し、適切なUV線暴露後は比較的弱い接着力を有するUV光感受性接着剤層を有する。すなわち、UV線に暴露されると、テープははがれやすくなる。したがって、UV線暴露のステップは、UV感受性接着剤を有するフィルムを用いる場合に最上フィルム除去ステップで用いることができる。
本発明のアンダーフィル構造のポリマー層は複数のポリマー領域から構成されている。ポリマー層は少なくとも2つの充填ポリマー領域、つまり第1粘度を有する第1充填ポリマー領域および第2粘度を有する第2充填ポリマー領域を含み、ここで、第2粘度は第1粘度の1.5倍以上である。好ましくは、ポリマー層は2つの充填ポリマー領域から構成されている。2より多い充填ポリマー領域を使用してもよいが、そのようなさらなるポリマー領域は、工程のコストを増大させる可能性があると理解される。ポリマー層は、少なくとも2つの異なる充填領域を有する1つのポリマー層から構成されてもよいし、あるいはポリマー層は、複数の個々のポリマー層から構成されていてもよく、そのような複数の個々のポリマー層は、少なくとも2つの個々の充填領域を形成する。各ポリマー領域は、1つのポリマー層から構成されていてもよいし、または複数の個々のポリマー層から構成されていてもよい。ポリマー層が2つの個々のポリマー層から構成され、個々のポリマー層の各々は異なる充填ポリマー領域を形成するのが好ましい。
ポリマー層は、アンダーフィルとして有用な任意の好適なポリマーから構成されていてもよい。各ポリマー領域は、1以上の硬化性ポリマー、1以上のクロスリンカー、1以上の熱硬化剤(触媒)、1以上の無機フィラー、ならびに場合によって、融剤(fluxing agent)、流動性添加剤、柔軟剤、溶媒、消泡剤、耐衝撃改良剤、界面活性剤、接着促進剤、およびそれらの混合物から選択される1以上の添加剤を含む。任意の好適な硬化性ポリマー、クロスリンカー、熱硬化剤および場合によって添加剤を任意のポリマー領域で使用することができる。好適な硬化性ポリマーはアンダーフィルとして有用なものである。好ましくは、硬化性ポリマーはエポキシであり、さらに好ましくはエポキシおよび二官能性アミンモノマーのポリマーである。二官能性エポキシモノマーを使用するのがさらに好ましい。3官能性エポキシモノマーから形成されるポリマーを使用してもよいが、3官能性エポキシの量はポリマーを形成するために使用するモノマーの総重量の5重量%以下、好ましくは3重量%以下であるものとする。硬化性ポリマーを形成する際に有用な典型的なエポキシ樹脂としては、ビスフェノールAのジグリシジルエーテル;ビスフェノールFのジグリシジルエーテル;ビスフェノールSのジグリシジルエーテル;アントラセンのジグリシジルエーテル;ジシクロペンタジエンのジグリシジルエーテル;ナフタレンのジグリシジルエーテル;ビフェニルのジグリシジルエーテル;プロピレングリコールのジグリシジルエーテル;およびジプロピレングリコールのジグリシジルエーテルが挙げられるが、これらに限定されるものではない。エポキシ/アミンポリマーを形成する際に有用なアミンとしては、1,8−ジアミノメタン;2,6−ジアミノ−2,6−ジメチル−5−フェニルヘプタン−3−オール;2,6−ジアミノ−2,5,6−トリメチルヘプタン−3−オール;トリメチレングリコールジ−p−アミノベンゾエート;およびオリゴマージアミンポリテトラメチレンオキシド−ジ−p−アミノベンゾエートが挙げられるが、これらに限定されるものではない。好適なクロスリンカーは、カルボン酸、ヒドロキシル、およびアミンから選択される2以上の官能基を有する任意の脂肪族または芳香族物質である。好ましいクロスリンカーとしては、フェノール系硬化剤、例えばノボラック樹脂およびジフェノールビフェニル、ならびにジヒドラジド硬化剤が挙げられる。好適なノボラック樹脂としては、限定されないが、フェノールノボラック、クレゾールノボラックおよびレゾールノボラックが挙げられる。典型的なフェノール系硬化剤は、Meiwa Plastic Industriesから商品名DL−92、MEH 7800−4S、MEH 7851SSおよびMEH 7500で入手可能なものである。典型的なジヒドラジド硬化剤としては、アジピン酸ジヒドラジド、イソフタル酸ジヒドラジド、セバシン酸ジヒドラジド、およびAjinomoto Fine−Techno Co., Inc.から入手可能な商品名Ajicure LDHおよびAjicure VDHで入手可能なものが挙げられる。クロスリンカーは、0〜70重量%、好ましくは2.5〜50重量%、そしてさらに好ましくは2.5〜25重量%の量で存在し得る。好適な熱硬化剤としては、限定されないが、窒素またはリン化合物が挙げられる。好ましい硬化剤は:テトラブチルホスホニウムヘキサフルオロホスフェート、テトラフェニルホスホニウムテトラフェニルボレート、テトラブチルホスホニウムテトラフェニルボレート、テトラエチルホスホニウムヘキサフルオロホスフェート、テトラブチルホスホニウムテトラフルオロボレート;イミダゾール塩、例えばAir ProductsからCurezol(商標)ブランドで入手可能なもの;トリアリールホスフィン、例えばトリフェニルホスフィン;第3アミン、例えばベンジルジメチルアミン;尿素化合物、例えばN−(4−クロロフェニル)−N,N−ジメチル尿素、2,4−トルエン−ビス−ジメチル尿素、フェニルジメチル尿素、トルエン−ビス−ジメチル尿素、4,4’−メチレン−ビス(フェニルジメチル尿素)、および脂環式ビス尿素;ならびにジシアンジアミドである。熱硬化剤は、0〜10重量%、好ましくは0〜5重量%、さらに好ましくは0.01〜3重量%の量で存在し得る。好ましくは、第1および第2ポリマー領域の各々は融剤を含む。好適な融剤は、カルボン酸、フェノールまたはアミン官能基を含む物質である。融剤は、各ポリマー領域中、0〜50重量%、好ましくは0.01〜20重量%、さらに好ましくは0.01〜10重量%の量で存在し得る。特定のポリマー領域を形成する硬化性ポリマーが融剤としても機能することがさらに好ましい。融剤として機能する好ましいポリマーは、特徴的には第2アミン部分を含み、ここで、そのようなポリマーは第1ポリマー領域中、0.1〜70重量%、さらに好ましくは20〜70重量%、そしてなお一層好ましくは30〜70重量%の量で存在する。好ましい任意の添加剤は、2−、3−、および4−官能性エポキシモノマーであり、これらは、一部、モノマー中のエポキシ基の数に応じて、他の機能の中でも柔軟剤または硬化剤として機能し得る。
本発明のポリマー領域の各々を形成するために多種多様な硬化性ポリマー、クロスリンカー、および熱硬化剤を使用することができる。第1ポリマー領域について選択されたポリマーおよび第2ポリマー領域について選択されるポリマーは相溶性であること、すなわち、相互接続構造をボンドパッドと場合によって圧力の存在下で電気的に接続される場合など、加熱すると、2つの異なるポリマー領域が一体になったポリマー領域を形成することが好ましい。第1ポリマー領域で使用される硬化性ポリマーが第2ポリマー領域で使用される硬化性ポリマーと同じ種類であることがさらに好ましい。なお一層好ましくは、第1ポリマー領域を形成するために使用される硬化性ポリマーは、第2ポリマー領域を形成するために使用されるものと同じである。第1ポリマー領域で使用されるクロスリンカーは、第2ポリマー領域で使用されると同じであってもよいし、または異なっていてもよい。第2ポリマー領域で使用される硬化剤は、第1ポリマー領域で使用される硬化剤と同じであってもよいし、または異なっていてもよい。第1ポリマー領域で使用される硬化性ポリマー、クロスリンカーまたは熱硬化剤などの成分の量は、第2ポリマー領域で使用されるその成分の量と同じであってもよいし、または異なっていてもよい。任意の好適な溶媒を第2ポリマー領域で使用してもよい。
無機フィラーを使用して、ポリマー層の、そしてそれに応じてアンダーフィルの全体的な熱膨張係数(CTE)を低下させる。本発明で使用する無機フィラーは非導電性かつ不活性であり、つまり、ポリマー層と反応しないかまたは不活性化しない。ケイ素間結合については成分(例えば、ケイ素ウェハの場合はケイ素)の相対的に低いCTEに近いか、または相対的に低CTEの成分(例えば、ケイ素)と相対的に高CTEの有機基板(例えば、回路板、例えばFR4)間のアンダーフィルのCTEを得るために、ある量の無機フィラーをポリマー層で使用する。CTEの適切な選択が電子アセンブリの製造およびその後の使用の間の応力緩和のために必要である。
好ましくは、第1および第2充填ポリマー領域の両方で使用される無機フィラーは、シリカ、金属酸化物またはセラミックから選択される。好適なセラミック無機フィラーは、結晶性酸化物、窒化物または炭化物である。無機フィラーは、シリカ、アルミナ、ジルコニア、べリリア(berylia)、セリア、酸化亜鉛、窒化ケイ素、窒化アルミニウム、シリカコート窒化アルミニウム、窒化ホウ素、および炭化ケイ素から選択されるのが好ましく、シリカ、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウム、窒化ホウ素、および炭化ケイ素から選択されるのがさらに好ましい。無機フィラーの混合物を使用してもよい。無機フィラーは任意の好適な形状およびサイズを有していてもよい。好ましくは、無機フィラーは球状または実質的に球状の形状を有する。そのような球状の形状は、表面積を最小限に抑え、さらにポリマー領域中のフィラーの高いローディングを可能にする。無機フィラーは、相互接続構造によるいずれのポリマー領域の貫通も妨げない、例えば平均粒子サイズなどのサイズを有するのが好ましい。無機フィラーは、0.005〜10μm、さらに好ましくは0.005〜5μm、そしてなお一層好ましくは0.01〜3μmの平均粒子サイズを有するのが好ましい。無機フィラー粒子サイズの混合物をポリマー領域で用いることができる。例えば、本発明のポリマー領域は、第1平均粒子サイズを有する第1シリカフィラーと第2平均粒子サイズを有する第2シリカフィラーとを含み得る。本発明で有用な無機フィラーとしては、コア・シェル構造を有するセラミックであって、セラミック物質コアが無機物質シェルによって取り囲まれているもの、例えばシリカコート窒化アルミニウムが挙げられる。無機フィラーを、場合によって、フィラー粒子の表面化学を修飾するため、例えば、無機フィラー粒子をポリマー領域で使用するポリマーまたはクロスリンカーと反応させるために、接着促進剤で処理してもよい。フィラーの表面化学の修飾は、破壊靭性を改善する可能性があり、そしてポリマー領域中のフィラーの分散を改善する可能性がある。
無機フィラーは、第1充填ポリマー領域中、30重量%以上、好ましくは30重量%超、さらに好ましくは35重量%以上、さらに好ましくは40重量%以上、なお一層好ましくは30〜80重量%、さらに好ましくは35〜80重量%、そしてさらに好ましくは40〜75重量%の量で存在する。無機フィラーは第2充填ポリマー領域中、30重量%以上、好ましくは30重量%超、さらに好ましくは35重量%以上、さらに好ましくは40重量%以上、なお一層好ましくは30〜80重量%、さらに好ましくは35〜80重量%、そしてさらに好ましくは40〜75重量%の量で存在する。好ましくは、重量パーセンテージ基準で第1充填ポリマー領域中に存在する無機フィラーの総量は、重量パーセンテージ基準で第2充填ポリマー領域中に存在する無機フィラーの総量と実質的に同じである。本明細書中で用いられる場合、「実質的に同じ」量の無機フィラーという語は、第1充填ポリマー領域中の無機フィラーの総量が第2充填ポリマー領域中の無機フィラーの総量(重量パーセンテージ基準)の10%以内、好ましくは5%以内、さらに好ましくは3%以内、そしてなお一層好ましくは2%以内であることを意味する。なお一層好ましくは、第1ポリマー領域中に存在する無機フィラーの総量は第2ポリマー領域中に存在する無機フィラーの総量と同じである。第1および第2ポリマー領域のいずれかまたは両方における無機フィラーの勾配は、複数の個々のポリマー層を各々のポリマー領域で使用することによって達成することができ、ここで、各々のポリマー層は異なるレベルの無機フィラーを有することは、当業者には理解されるであろう。しかしながら、本発明のラミネート構造は、第1または第2ポリマー領域のいずれかにおいて、そして好ましくは第1および第2ポリマー領域の両方において、そのような勾配を有しないことが好ましい。ポリマー領域について選択される無機フィラーの量は、他のパラメータの中でも、ポリマー層の所望のCTE、ポリマー層の所望の透明性、およびポリマー層の所望の流量特性に一部基づくことは、当業者には理解されるであろう。
第1充填ポリマー領域は、第2充填ポリマー領域よりも低い粘度を有する。第2充填ポリマー領域は、第1ポリマー領域の粘度の1.5倍以上、好ましくは2倍以上、さらに好ましくは2.5倍以上、さらに好ましくは3倍以上、そしてなお一層好ましくは4倍以上である粘度を有する。典型的には、第2ポリマー領域の粘度は、第1ポリマー領域の粘度の1.5〜1000倍、好ましくは1.5〜500倍である。第1充填ポリマー領域は、パラレルプレートレオメーターを用いて測定して、125℃で0.1〜1000Pa・S、好ましくは1〜1000Pa・S、そしてさらに好ましくは1〜500Pa・Sの範囲の粘度を有する。第2充填ポリマー領域は、パラレルプレートレオメーターを用いて測定して125℃で1000〜100,000Pa・S、好ましくは5000〜100,000Pa・S、そしてさらに好ましくは5000〜50,00Pa・Sの範囲の粘度を有する。そのような粘度は、当業者に知られている他の変数のうちでも、特定の無機フィラーまたは無機フィラーの混合物の適切な選択;フィラー粒子サイズの選択;無機フィラーの表面処理;ポリマー領域中のフィラーローディング;特定のポリマー領域で使用される硬化性ポリマーのサイズ(分子量および/または分枝度);チキソトロープ剤の添加などによって容易に達成することができる。例えば、ポリマー領域でのフィラーローディングを増加させると、その領域の粘度が増加し、一方、無機フィラーの平均粒子サイズを減少させると、特定のポリマー領域の粘度が増加する。ポリマー領域を形成するために使用する硬化性ポリマーの分子量および/または分枝度を増加させると、そのポリマー領域の粘度も増加する。典型的なチキソトロープ剤は、商品名BYK 405、BYK 410、およびBYK 415でAltana AGによって販売されているものなどの無機フィラーと相互作用または結合するものである。
電子アセンブリが形成される前に最上および最下フィルム層の両方が本発明のアンダーフィル構造から除去されるので、アンダーフィル構造における唯一の重要な寸法はポリマー層の厚さである。相互接続構造の高さは使用する特定の構造に応じて相当変わるので、本発明の構造におけるポリマー層に特定の厚さの範囲はない。ポリマー層の合計厚さ、すなわち、第1および第2ポリマー領域の合計厚さは、電子アセンブリを形成するために使用される相互接続構造の高さよりも厚くてもよいし、または等しくてもよいし、または薄くてもよい。第2ポリマー領域の高さは重要であり、相互接続構造の高さ以下であり、好ましくは相互接続構造の高さより低い。融剤としても機能し得る第1ポリマー領域は、相互接続構造の最上部を覆ってもよい。ポリマー層の高さが相互接続構造の高さよりもはるかに高い場合、ポリマー層が基板に沿ってブリードアウトするか、またはダイの側壁をずり上がる危険性がある。相互接続構造と、それらが電気的に接続される導電性パッドとの間の良好な接触を妨害する可能性もある。ポリマー層の高さが相互接続構造の高さよりも遙かに低い場合、成分の基板へのアセンブリ後に、ポリマー層と基板または成分との間に望ましくない間隙が残る可能性がある。成分および基板を接触させ、加熱して、成分を基板にはんだ付けし、すなわち、相互連結構造を導電性接着パッドに電気的に接続するので、相互接続構造の最上部とポリマー層の頂面との高さの差は、電子装置のアセンブリ中の相互接続構造およびアンダーフィルの延展の原因となるために充分でなければならない。そのようなアセンブリ後、ポリマー層は、成分の表面と基板の表面との間の空間を充填しなければならず、成分の端部に沿ってフィレット(fillet)を形成しなければならない。
概して、第1ポリマー領域および第2ポリマー領域の各々は任意の好適な厚さを有してもよいが、ただし、第2ポリマー領域の厚さは第1ポリマー領域の厚さ以上であるものとする。好ましくは、第1ポリマー領域の厚さの第2ポリマー領域に対する比は0.1:9.9〜1:1であり、さらに好ましくは1:9〜1:1である。好適には、第1および第2ポリマー領域だけを含むポリマー層について、第1ポリマー領域はアンダーフィル構造中のポリマー層の厚さの0.1〜50%、好ましくは1〜50%の厚さを有し、そして第2ポリマー領域は、ポリマー層の厚さの99.9〜50%、好ましくは99〜50%の厚さを有する。好ましくは、第2ポリマー領域の厚さは、第1ポリマー領域の厚さよりもはるかに大きい。一例として、第1ポリマー領域は、0.1〜10μm(またはそれ以上)の範囲内の厚さを有してもよく、そして第2ポリマー領域は5〜200μm(またはそれ以上)の厚さを有してもよいが、多種多様の厚さを本発明のアンダーフィル構造で使用することができる。
本発明のアンダーフィル構造中の最下フィルム層は、特徴的には、製造、貯蔵およびその後の加工中に、乾燥フィルムアンダーフィル構造のポリマー層および任意の他の層の支持体として機能する。概して、最下フィルム層を、例えば剥離によって乾燥フィルム(ポリマー層)から除去し、そして特徴的には本発明のアンダーフィル構造を表面に積層する前に除去する。したがって、最下フィルム層とポリマー層との間の接着は、特徴的には分離を容易にするために低〜中程度である。概して、最下フィルム層を最上フィルム層の前に除去し、したがって、最下フィルム層とポリマー層との間の接着は、最上フィルム層とポリマー層との間の接着よりも相対的に低い。最下フィルム層のために使用される特定の材料は、大きく異なる可能性があり、使用される特定の材料は重要ではない。最下フィルム層の材料は硬質であってもよいし、または柔軟性であってもよく、特徴的にはロールまたはシート形態である。好適な最下フィルム層材料としては、限定されないが、ポリエステル、例えばポリエチレンテレフタレート(PET);紙;ナイロン;ガラス;酢酸セルロース;ポリオレフィン;ポリイミド;ポリウレタン;ポリ(メタ)アクリレート;金属シート;エポキシラミネート;銅でコーティングされたファイバーボードなどが挙げられる。例えばPET、紙などの材料は、様々な方法でコーティングしてもよい。例えば、PETは、樹脂コーティングしてもよいし、または火炎処理もしくは静電放電処理してもよいし、またはスリップ処理してもよい。最下フィルムとして使用される紙は、特徴的には樹脂でコーティングされ、例えばポリエチレンでコーティングされた紙またはポリビニルアルコールでコーティングされた紙である。好ましくは、最下フィルム層はポリオレフィンであり、さらに好ましくはポリエチレンである。最下フィルム層は特徴的には5〜250μmの厚さを有するが、最下フィルム層の正確な厚さは、アンダーフィル構造の他の層を支持できる限り重要ではない。
場合によって、剥離層を最下フィルム層とポリマー層との間に配置してもよい。最下フィルム層とポリマー層との間の接着が相対的に高すぎる場合に、アンダーフィル構造のポリマー層または他の層に損傷を与えず、最下フィルム層がポリマー層から容易に除去できないように、剥離層が典型的には使用される。使用するどの剥離層も、最下フィルム層をポリマー層から剥離可能にする必要がある。剥離層を使用する場合、最下フィルム層をアンダーフィル構造から除去すると剥離層が最下フィルム層と実質的に離れないこと、そして剥離層残留物がポリマー層上の残らないことが好ましい。最下フィルム層の除去後に残存する剥離層残留物を場合によって、例えば好適な有機溶媒と接触させることによって除去してもよい。剥離層を使用しないのが好ましい。
本発明のアンダーフィル構造は、PETフィルムなどの最下フィルム上にポリマー層を付着させることによって形成することができる。充填ポリマー材料をフィルムの頂面上に付着させることによりポリマー領域をまず形成することによって、ポリマー層を形成する。充填ポリマー材料層を最下フィルムに積層してもよいし、またはスロットダイ、ロール式ナイフを使用するか、もしくは当業者に公知の別の好適なコーティング法によってコーティングしてもよく、次いで典型的には乾燥した後、さらに加工する。充填ポリマー領域(第1または第2ポリマー領域であってもよい)の所望の厚さを達成するために必要ならば、さらなる充填ポリマー材料層を付着させてもよい。次に、先に付着させたポリマー材料とは異なる粘度を有する異なるポリマー領域を形成するための充填ポリマー材料の1以上の層を、充填材料層上にグラビアコーティングまたは当業者に公知の他の好適なコーティング法によって積層またはコーティングし、次いで典型的には乾燥したのちさらなに加工する。最上フィルム層を次いでポリマー層の表面上に、圧力を使用し、場合によって加熱しながら積層する。本発明のアンダーフィル構造において緩衝層を使用する場合、緩衝層を当該技術分野で使用される任意の好適な方法により最上フィルム層上にまずコーティングし、次いで緩衝層を含む最上フィルム層を、圧力と場合によって熱を使用して未充填ポリマー層に積層するのが好ましい。
多種多様の乾燥フィルム積層技術は当該技術分野で公知であり、他のもののなかでも、ホットロール積層、真空積層、湿式積層、および前述の組み合わせなど、これらの技術のいずれも本発明のアンダーフィル構造を表面に積層するために好適である。例えば、米国特許出願第14/017,264号で開示されている積層技術を参照のこと。真空積層が好ましい。図2は、図1Aのアンダーフィル構造を用いた真空積層技術を示す。まず、最下フィルム層40を、任意の好適な方法(ステップは不掲載)を使用してアンダーフィル構造から除去し、次に、アンダーフィル構造を、その表面上に配置された金属ピラー(相互接続構造)65を有する成分55の表面に積層する。真空積層機(不掲載)中のシリコーンゴム隔膜を使用して、熱および圧力を使用してアンダーフィル構造を成分55の表面上にプレスし、接着させることができる。真空チャンバー内部の真空を使用して、隔膜を成分表面上に引き下ろすことができ、圧力を隔膜の後ろ側にかけることができる(図2中、矢印により示す)。隔膜の後ろ側にかけられた圧力はいずれも真空の引き下げと連動して動作して、金属ピラー65間にポリマー層PLを押し込む。ポリマー層PLは、第1充填ポリマー領域20および第2充填ポリマー領域30から構成され、ここで、第2ポリマー領域は第1ポリマー領域の粘度の1.5倍以上の粘度を有する。ポリマー層PLの全体的な高さ(第1ポリマー領域20+第2ポリマー領域30)は、金属ピラー65の高さより低くてもよいし(不掲載)、または等しくてもよいし(不掲載)、または高くてもよく(図示)、一方、第2ポリマー領域30の高さは金属ピラー65の高さよりも低い。図2中、第1ポリマー領域20は金属ピラー65の最上部を覆う。空気を真空チャンバー中に導入した後、最上フィルム部分17(最上フィルム層10および任意の接着剤層15を含む)を、任意の好適な方法を使用して構造から除去し、その結果、成分55の表面上の金属ピラー65間に配置された先供給型アンダーフィル(ポリマー層PL)を得る。
図2を参照して前述したとおり、ポリマー層の全体的な高さ(h)は、アンダーフィル構造が積層された表面上の相互接続構造の高さよりも低いか、同じか、または高く、一方、第2ポリマー領域の高さは、相互接続構造の高さよりも低いかまたは等しく、好ましくは相互接続構造の高さより低い。図2中、最上フィルム部分17はエラストマー最上フィルム層および緩衝層(PSA)から構成されている。金属ピラー65は、積層方法または最上フィルム部分17によって変形されない。理論によって拘束されることを望まないが、最上フィルム部分17の柔軟性、そして特に最上フィルム部分17の緩衝層の柔軟性は、相互接続構造を実質的に変形させることなくそのような積層を可能にすると考えられる。ポリマー層の全体的な高さhが金属ピラー65の高さと充分近い場合、最上フィルム部分17は積層中に、金属ピラーによって貫通されることなく、それらにより変形される。第1ポリマー領域の高さが、相互接続構造の最上部を覆うようなものである場合、変形の高さは減少させることができるか、またはそれらの存在さえもなくすことができることは、当業者には理解されるであろう。
本発明のアンダーフィル構造を、様々な基体、例えば能動デバイスを有する成分、および導電性接着パッドを有する基板に積層することができる。好適な成分としては、限定されることなく、とりわけ集積回路が挙げられる。好適な基板としては、プリント配線板(PCB)、パッケージ基板などが挙げられる。例えば、フリップチップをパッケージ基板に取り付け、結果として得られるパッケージをPCB上に取り付けてもよいし、あるいはフリップチップをPCBに直接取り付けてもよい。本発明のアンダーフィル構造を、例えばはんだバンプ、金属ピラーなどの多種多様の相互接続構造上で使用してもよい。相互接続構造は、はんだバンプの場合のようにはんだから構成されていてもよいし、またははんだづけ可能なキャップを有する非はんだ材料から構成されていてもよい。はんだバンプを形成するために使用される典型的なはんだとしては、スズ、スズ−鉛、スズ−銀、スズ−ビスマス、スズ−銅、スズ−銀−銅などが挙げられるが、これらに限定されるものではない。典型的な金属ピラーは銅ピラーである。金属ピラーは、はんだづけ可能なキャップ部分を有し、そのようなはんだづけ可能なキャップは任意の好適なはんだであり得る。金属ピラーは、金属とはんだづけ可能なキャップ層との間に配置されたニッケル層などの1以上の金属層も含み得る。そのような相互接続構造は、成分のデザインに応じて、多種多様なサイズを有する。
アンダーフィル構造を基板表面に積層した後、最上フィルム層を任意の緩衝層とともに除去して、基板表面上に先供給型アンダーフィルを得る。図3Aおよび3Bは、図1Aおよび1Bのアンダーフィル構造がそれぞれ相互接続構造を有する成分に積層されている1つの配置を示す。最上フィルム層の除去後、相互接続構造の上部(金属ピラー)はポリマー層の表面上に露出していてもよいし、またはポリマー層の第1または第2ポリマー領域のいずれかによって覆われていてもよく、成分上に先供給型アンダーフィルを得る。ポリマー層で覆われているか否かは、相互接続構造の高さに対するポリマー層の高さに左右される。図3Aは、図1Aのアンダーフィル構造が、その上に相互接続構造65を有する成分(能動デバイス)55に積層されている好ましい配置を示し、ここで、相対的に高い粘度を有する第2充填ポリマー領域30が成分表面のすぐとなりになるように、相互接続構造は、はんだづけ可能なキャップ層66を有する。図3Bは、図1Bのアンダーフィル構造が、その上に相互接続構造65を有する成分(能動デバイス)55に積層され、相対的に低い粘度を有する第1充填ポリマー領域20が成分表面のすぐとなりになるように、相互接続構造がはんだづけ可能なキャップ層66を有する、別の配置を示す。図3Aおよび3Bの両方で、ポリマー層は相互接続構造65およびはんだづけ可能なキャップ層66の合計高さよりも高いように示されているが、ポリマー層は、相互接続構造の合計高さと同じ高さであってもよいし、または低い高さであってもよい。次に、成分を基板に取りつける。はんだづけ可能なキャップ層66である相互接続構造65の最上部を、基板(例えばPCB)80上の導電性接着パッド85と合わせ、図3Aおよび3B中の矢印によって示されるようにはんだづけ可能なキャップ層66を導電性接着パッド85と接触させて、ユニットを形成する。
図4Aおよび4Bは、図1Bおよび1Aのアンダーフィル構造が、それぞれその表面上に導電性接着パッドを有する基板に積層されている別の配置を示す。最上フィルム層の除去後に、導電性接着パッド上に先供給型アンダーフィル構造を有する基板を得る。図4Aおよび4B中のポリマー層の高さ(第1ポリマー領域20および第2ポリマー領域30の合計高さ)は、使用する相互接続構造の全高さによって決定され、その結果、導電性接着パッド85の高さよりもはるかに高い。図4Aは、相対的に低い粘度を有する第1ポリマー領域が基板表面のすぐとなりになるように、図1Bのアンダーフィル構造がその表面上に導電性接着パッド85を有する基板(例えばPCB)80に積層されている好ましい配置を示す。図4Bは、相対的に高い粘度を有する第2ポリマー領域が基板表面のすぐとなりになるように、図1Aのアンダーフィル構造がその表面上に導電性接着パッド85を有する基板(例えばPCB)80に積層された別の配置を示す。次に、その上に相互接続構造65を有する成分(能動デバイス)55であって、相互接続構造がはんだづけ可能なキャップ層66を有する成分を、その上に先供給型アンダーフィルを有する基板に取り付ける。はんだづけ可能なキャップ層66である相互接続構造65の最上部を基板(例えばPCB)80上の導電性接着パッド85と合わせ、そして図4Aおよび4Bで矢印により示されるようにはんだづけ可能なキャップ層66を導電性接着パッド85と接触させて、ユニットを形成する。
成分の相互接続構造を実装基板上の導電性接着パッドと接触させてユニットを形成した後、そのユニットを、相互接続構造を導電性接着パッドと電気的に接続する条件に供する。そのような条件としては、限定されるものではないが、典型的には圧力を成分、実装基板のいずれか、または両方にかけて、ユニットを熱圧着し、加熱して、相互接続構造を少なくとも部分的に溶融させて、相互接続構造を導電性接着パッドに電気的に接続(はんだづけ)することが挙げられる。この加熱ステップの間に、先供給型アンダーフィル(ポリマー層)はさらに硬化(重合)する。ポリマー層を、典型的には、ポリマー層を重合させるために十分な時間加熱することによって硬化させる。そのような時間は、使用する硬化性ポリマー、使用するクロスリンカー、熱硬化剤を使用するか否か、およびポリマー層全体の厚さにより一部左右されるが、典型的には5分〜5時間、好ましくは10分〜2時間である。熱硬化剤を使用する場合、硬化剤を活性化するために必要な温度以上の温度までアンダーフィルを加熱しなければならない。好ましくは、アンダーフィルは、100〜250℃、さらに好ましくは100〜200℃、そしてなお一層好ましくは125〜200℃の範囲の温度まで加熱することによって硬化させる。特に好ましい硬化条件は、アンダーフィルを150〜175℃で30分〜2時間加熱する。
相互接続構造を導電性接着パッドに電気的に接続し、アンダーフィルが硬化した後、電子パッケージが得られる。図5は、ボンドパッド85に電気的に接続された相互接続構造65を有する基板80上に取り付けられた成分55を有する、本発明にしたがって形成された電子パッケージを示す。図5の電子パッケージは、図3A、3B、4Aおよび4Bのいずれかに示されるようにして形成されたユニットから得ることができる。ポリマー層の硬化の間、第2ポリマー領域よりも相対的に低い粘性の第1ポリマー領域は、第2ポリマー領域よりも大幅に流動する。第1ポリマー領域が流動する際、相互接続構造と導電性接着パッドとの間に形成される電気的接続から遠ざかり、成分と基板との間から流出し、図5中の成分55を取り囲むビーズまたはフィレット91を形成する。硬化後、第1および第2ポリマー領域は、図5中の一体型バルク領域90を形成する。理論によって拘束されることを望まないが、そのような一体型バルク領域はバルク全体にわたって実質的に均一な濃度の無機フィラーを有すると考えられる。すなわち、一体型バルク領域には無機フィラー濃度勾配が実質的になく、好ましくはそのような濃度勾配がない。本発明の硬化したアンダーフィルは、アンダーフィル全体にわたって実質的に均一なフィラー濃度を有し、そして実質的に均一なCTEを有する。一体型バルク構造の形成は、互いに相溶性の第1および第2ポリマー領域についてポリマーを選択することによって少なくとも部分的に補助される。混合物中の2以上のポリマーは、硬化に際して別個のドメインを形成せず、その代りに単一の硬化したドメインを形成する場合に、相溶性であるとみなされる。図6は、本発明のアンダーフィル構造を使用し、成分の端部に沿って形成された比較的均一なフィレットを有する基板に取り付けられた成分の隅角(corner−on)の光学画像である。図7は、相対的に高粘度を有するポリマー領域を1つだけ有し、その結果、均一性が低く、より丸みを帯びた望ましくない形状を有するフィレットとなる比較アンダーフィル構造を用いて基板に取り付けられた成分の隅角の光学画像である。
本発明は多くの利点を提供する。本発明の相対的に高粘度の充填ポリマー領域はアンダーフィル中のボイド形成(voiding)を減少させるために特に好適である。相対的に低粘度の充填ポリマー領域は、フィレット形成のため、そして相互接続構造と導電性接着パッドとの間の電気的接続におけるフィラーの閉じ込め(entrapment)を減少させるために、特に好適である。第1粘度を有する第1充填ポリマー領域と第2粘度を有する第2充填ポリマー領域とを有する本発明のアンダーフィル構造であって、第2粘度が第1粘度の1.5倍以上であるアンダーフィル構造は、ボイド形成が減少し、フィレット形成が良好で、接着工程の間に形成される導電性接続におけるフィラーの閉じ込めが減少し、そしてCTEが実質的に均一な一体型バルク構造を提供する。本発明のアンダーフィル構造から形成される電子パッケージは、ボイドを実質的に含まず、好ましくはボイドを含まない硬化アンダーフィルを有する。さらに、そのような電子パッケージは、好ましくは良好なフィレット形成を有する。相対的に低粘度のポリマー領域中のフィラーの量は、バルクアンダーフィルと同じCTEを有するフィレットを提供する。
実施例1 ポリマー1の調製。オーバーヘッドスターラー、温度計および凝縮器を備えたジャケット付3Lリアクターに、2000g(11.3モル)のビスフェノールAのジグリシジルエーテル(The Dow Chemical Companyから得られるDER 332、EEW:177)および545.7gのプロピレングリコールモノメチルエーテル(PGME)を添加した。溶液を50℃まで加熱し、10分間撹拌して、確実に充分撹拌する。適切な撹拌後、182.8g(4.3モル)の1,8−メタンジアミン(The Dow Chemical Companyから得られるPrimine MD)を撹拌しながら添加し、結果として得られる混合物を100℃まで加熱した。100℃で安定化したら、混合物を1時間撹拌し、その後、130℃までさらに加熱し、材料をさらに4時間撹拌した。反応が完了した後、温度を下げ、bステージポリマーを貯蔵のために4Lのガラス瓶中に滴加した。
実施例2 ポリマー2の調製。オーバーヘッドスターラー、温度計および凝縮器を備えたジャケット付の3Lリアクターに、1100.8g(6.2モル)のビスフェノールAのジグリシジルエーテル(DER 332、EEW:177)、820.9g(1.9モル)のエポキシ官能基を有する柔軟剤(EPICLON(商標)EXA−4850−150、DIC Corporation、EEW450)および675.0gのPGMEを添加した。溶液を50℃まで加熱し、10分間撹拌して、確実に充分混合した。適切な撹拌後、1,8−メタンジアミンの103.3g(2.4モル)部分を撹拌しながら添加し、そして結果として得られる混合物を100℃まで加熱した。一旦、100℃で安定化したら、混合物を1時間撹拌し、その後、130℃まで加熱し、材料をさらに4時間撹拌した。反応が完了した後、温度を下げ、bステージポリマーを貯蔵のために4Lガラス瓶中に滴加した。
実施例3 ポリマーの調製。ビスフェノールAエポキシを、1モル当量の表1に記載した二官能性エポキシモノマーと置換する以外は実施例1または実施例2の手順を繰り返すことによって様々なポリマー材料を調製する。
実施例4 ポリマーの調製。表2で記載されているエポキシモノマーおよびアミンクロスリンカーを使用する以外は実施例1または実施例2の手順を繰り返すことによって、様々なポリマー材料を調製する。
実施例5 ポリマー配合物の一般的調製方法。実施例1〜4のポリマーサンプル、表3からの無機フィラー、および表4からの他の成分を使用して、実施例6〜8の組成物を調製するために、以下の一般的手順を使用する。無機フィラーをまず湿潤剤(HYPERMER(商標)KDI、Croda, Inc.から得られる)と組み合わせ、5分間2000rpmに設定されたダブルプラネタリーミキサーを使用してn−ブチルアセテート/PGMEの50:50ブレンドから構成される溶媒混合物中に分散させる。このフィラースラリーに、ポリマーサンプルおよび任意のモノマーを添加し、結果として得られる混合物を再度、ダブルプラネタリーミキサー中で5分間、2000rpmの速度で回転させる。次いで、流動性添加剤(TEGOFLOW(商標)370、Evonik Industries AGから得られる)、硬化剤、および強化剤(BTA 753ER、The Dow Chemical Companyから得られる)をすべて添加し、結果として得られる混合物をダブルプラネタリーミキサー中5分間、2000rpmの速度で回転させる。最後に、触媒を添加し、結果として得られる配合物をもう1度、ダブルプラネタリーミキサー中5分間、2000rpmの速度で回転させる。全ての材料を合わせて配合したら、結果として得られる配合物を、0.8mmの酸化ジルコニウム粉砕媒体を含むNetzsch媒体ミルを通過させて、フィラー凝集物を確実に分解させて、それにより粘稠性自由流動性液体を得る。
実施例6 高粘度ポリマー配合物。実施例5の一般的手順にしたがい、表5で示した量(グラム)で成分を組み合わせることによって、高粘度ポリマー配合物(HVF)を調製する。
実施例7 高粘度ポリマー配合物。実施例5の一般的手順にしたがい、表6および7で示した量(グラム)で成分を組み合わせることによって、高粘度ポリマー配合物(HVF)を調製する。
実施例8 低粘度ポリマー配合物。実施例5の一般的手順にしたがって表8および9で示す量(グラム)で成分を組み合わせることによって低粘度ポリマー配合物(LVF)を調製する。
実施例9 アンダーフィル構造の調製。表5〜7からの高粘度配合物は、PETキャリヤフィルム(最下フィルム)上のスロットダイを用いてコーティングする。このコーティングを、110℃のピーク温度で多段式オーブンを通過させて溶媒を除去して、乾燥フィルムを得る。表8または9からの低粘度配合物をPETキャリア上にコーティングし、そして高粘度配合物と同様に処理する。2つの乾燥フィルム材料を続いて、ホットロールラミネーターを使用して合わせて積層し、そして低粘度材料のとなりのPETカバーシートを除去する。このアセンブリを次に、PSA層を有する裏面研削テープ(最上フィルム層)に、ホットロールラミネーターを使用して積層し、低粘度材料層を裏面研削テープ上の接着剤層に接着させる。高粘度材料のとなりのPETキャリヤフィルム(最下フィルム)を剥がし、高粘度材料の露出面を次いで、バキュームラミネーターを用いてウェハ上に積層する。
実施例10。表5からの高粘度配合物3をPETキャリヤフィルム(最下フィルム)上に、スロットダイコーターを使用してコーティングし、実施例9の手順に従って乾燥した。表9からの低粘度配合物15をPETキャリア上にコーティングし、そして同様に処理した。2つの乾燥フィルム材料をその後、ホットロールラミネーターを使用して合わせて積層し、低粘度材料のとなりのPETカバーシートを除去した。このアセンブリを次いで、PSA層を有する裏面研削テープ(最上フィルム層)にホットロールラミネーターを使用して積層し、低粘度材料層を裏面研削テープ上の接着剤層に接着させた。高粘度材料のとなりのPETキャリヤフィルム(最下フィルム)を剥がし、高粘度材料の露出した表面を次いでPCB基板上に積層して、先供給型アンダーフィル材料がその上に配置されたPCB基板を提供する。最上フィルム層を次いで先供給型アンダーフィルから除去して、低粘度領域の表面を露出させた。半導体ダイを次いで先供給型アンダーフィルに合わせ、PCB基板に取り付け、そして先供給型アンダーフィル材料を次いで175℃で90分間硬化させた。ダイを取り付ける間に、アンダーフィル材料はダイと基板の間から流出して、ダイを取り巻く硬化アンダーフィルのビーズを形成した。図6はこの電子パッケージの真横の光学画像を示す。
実施例11 比較例。低粘度配合物を使用せず高粘度配合物4を使用する以外は実施例10の手順を繰り返した。すなわち、アンダーフィル構造は単一の高粘度ポリマー領域を有し、低粘度ポリマー領域を有しないポリマー層を含んでいた。図7は、この電子パッケージの真横の光学画像を示す。図7(比較例)から、ダイを取り囲むアンダーフィルビーズは、図6(本発明)で示されるアンダーフィルビーズほど均一でないことがわかる。

Claims (14)

  1. 最上フィルム層、ポリマー層、および最下フィルム層をこの順で含むアンダーフィルム構造であって、前記ポリマー層が、第1粘度を有する第1充填ポリマー領域と第2粘度を有する第2充填ポリマー領域とを含み、前記第2粘度が前記第1粘度の1.5倍以上である、アンダーフィル構造。
  2. 第1粘度が120℃で0.1〜1000Pa・Sの範囲内である、請求項1に記載のアンダーフィル構造。
  3. 第2粘度が120℃で1000〜100,000Pa・Sの範囲内である、請求項1に記載のアンダーフィル構造。
  4. 第2粘度が第1粘度の2倍以上である、請求項1に記載のアンダーフィル構造。
  5. 第1充填ポリマー領域が第1量の無機フィラーを含み、第2充填ポリマー領域が第2量の無機フィラーを含み、無機フィラーの前記第1量が無機フィラーの前記第2量と実質的に同じである、請求項1に記載のアンダーフィル構造。
  6. 接着剤層が最上フィルム層とポリマー層との間に配置される、請求項1に記載のアンダーフィル構造。
  7. 最上フィルム層がエラストマーから構成される、請求項1に記載のアンダーフィル構造。
  8. 最上フィルム層が、ポリオレフィン、ポリエステル、ポリウレタン、ポリ(塩化ビニル)、ポリ(塩化ビニリデン)、エチレン酢酸ビニル、およびポリ(メタ)アクリレートから選択されるポリマーである、請求項1に記載のアンダーフィル構造。
  9. 最下フィルム層が、ポリエステル、ポリアミド、ポリイミド、ポリオレフィン、ポリアクリレート、ポリウレタン、および金属から選択される、請求項1に記載のアンダーフィル構造。
  10. 第1充填ポリマー領域および第2充填ポリマー領域の各々が、硬化性ポリマー、架橋剤、熱硬化剤および無機フィラーを含む、請求項1に記載のアンダーフィル構造。
  11. 第1充填ポリマー領域が30〜80重量%の無機フィラーを有する、請求項1に記載のアンダーフィル構造。
  12. 第2充填ポリマー領域が30〜80重量%の無機フィラーを有する、請求項1に記載のアンダーフィル構造。
  13. 電子パッケージを形成する方法であって、その表面上に相互接続構造を有する成分を提供し;その表面上に導電性接着パッドを有する基板を提供し;請求項1に記載のアンダーフィル構造を提供し;最下フィルムを前記アンダーフィル構造から除去し;前記アンダーフィル構造を、その上に相互接続構造を有する成分表面またはその上に導電性接着パッドを有する基板面に積層し;前記最上フィルム層を除去し;前記相互接続構造の最上部を前記導電性接着パッドと合わせて、ユニットを形成し;そして前記相互接続構造を前記導電性接着パッドと電気的に接続させることを含む、方法。
  14. 第1充填ポリマー領域が基板表面のすぐとなりになるようにアンダーフィル構造が配置されている、請求項13に記載の方法。
JP2015123685A 2014-06-23 2015-06-19 先供給型アンダーフィル Pending JP2016034022A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/312,682 US20150371916A1 (en) 2014-06-23 2014-06-23 Pre-applied underfill
US14/312,682 2014-06-23

Publications (1)

Publication Number Publication Date
JP2016034022A true JP2016034022A (ja) 2016-03-10

Family

ID=53476715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015123685A Pending JP2016034022A (ja) 2014-06-23 2015-06-19 先供給型アンダーフィル

Country Status (7)

Country Link
US (1) US20150371916A1 (ja)
EP (1) EP2960929A1 (ja)
JP (1) JP2016034022A (ja)
KR (1) KR20150146454A (ja)
CN (1) CN105206587A (ja)
SG (1) SG10201504961WA (ja)
TW (1) TWI571387B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005463A (ko) * 2016-07-06 2018-01-16 삼성전자주식회사 반도체 패키지
JP2019103314A (ja) * 2017-12-05 2019-06-24 アイシン・エィ・ダブリュ株式会社 熱硬化性樹脂組成物シート、ステータ、ステータの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627784B1 (en) * 2015-12-01 2017-04-18 International Business Machines Corporation Method and apparatus for strain relieving surface mount attached connectors
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
KR102524428B1 (ko) 2017-05-10 2023-04-24 세키스이가가쿠 고교가부시키가이샤 절연성 시트 및 적층체
US10403578B2 (en) * 2017-09-30 2019-09-03 Intel Corporation Electronic device package
US11075133B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11404289B2 (en) * 2020-08-31 2022-08-02 Micron Technology, Inc. Semiconductor device assembly with graded modulus underfill and associated methods and systems
CN115621215A (zh) * 2021-07-12 2023-01-17 长鑫存储技术有限公司 封装结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009008448A1 (ja) * 2007-07-11 2010-09-09 日立化成工業株式会社 回路部材接続用接着剤
JP2011515839A (ja) * 2008-03-14 2011-05-19 チェイル インダストリーズ インコーポレイテッド 半導体パッケージ用複合機能テープ及びこれを用いた半導体素子の製造方法
JP2012169414A (ja) * 2011-02-14 2012-09-06 Nitto Denko Corp 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815831B2 (en) 2001-12-12 2004-11-09 Intel Corporation Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion
US6899960B2 (en) * 2002-03-22 2005-05-31 Intel Corporation Microelectronic or optoelectronic package having a polybenzoxazine-based film as an underfill material
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
JP5196703B2 (ja) * 2004-01-15 2013-05-15 デクセリアルズ株式会社 接着フィルム
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
WO2006013950A1 (ja) 2004-08-05 2006-02-09 Kaneka Corporation 溶液、めっき用材料、絶縁シート、積層体及びプリント配線板
JP2006045388A (ja) * 2004-08-05 2006-02-16 Kaneka Corp 絶縁性接着シートおよびその利用
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
JP4391508B2 (ja) * 2006-09-29 2009-12-24 Okiセミコンダクタ株式会社 半導体装置、及び半導体装置の製造方法
JP5311772B2 (ja) * 2007-06-27 2013-10-09 デクセリアルズ株式会社 接着フィルム
WO2009107880A1 (en) * 2008-02-25 2009-09-03 Ls Mtron, Ltd. Flip chip packaging method using double layer type wafer level underfill, flip chip package manufactured using the same, and semiconductor device for the same
JP5763078B2 (ja) * 2009-09-14 2015-08-12 ナミックス株式会社 高密度相互接続フリップチップのためのアンダーフィル
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
JP2014203971A (ja) * 2013-04-04 2014-10-27 日東電工株式会社 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009008448A1 (ja) * 2007-07-11 2010-09-09 日立化成工業株式会社 回路部材接続用接着剤
JP2011515839A (ja) * 2008-03-14 2011-05-19 チェイル インダストリーズ インコーポレイテッド 半導体パッケージ用複合機能テープ及びこれを用いた半導体素子の製造方法
JP2012169414A (ja) * 2011-02-14 2012-09-06 Nitto Denko Corp 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005463A (ko) * 2016-07-06 2018-01-16 삼성전자주식회사 반도체 패키지
KR102505853B1 (ko) * 2016-07-06 2023-03-03 삼성전자 주식회사 반도체 패키지
JP2019103314A (ja) * 2017-12-05 2019-06-24 アイシン・エィ・ダブリュ株式会社 熱硬化性樹脂組成物シート、ステータ、ステータの製造方法

Also Published As

Publication number Publication date
US20150371916A1 (en) 2015-12-24
EP2960929A1 (en) 2015-12-30
KR20150146454A (ko) 2015-12-31
CN105206587A (zh) 2015-12-30
SG10201504961WA (en) 2016-01-28
TWI571387B (zh) 2017-02-21
TW201611999A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
JP2016034022A (ja) 先供給型アンダーフィル
KR101735983B1 (ko) 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법
TWI499610B (zh) Heat-curable resin composition with adhesive flip chip package, a method of manufacturing a semiconductor device, and semiconductor device
KR101856914B1 (ko) 필름상 접착제, 필름상 접착제를 사용한 반도체 패키지 및 그 제조 방법
KR102558125B1 (ko) 필름상 반도체 봉지재
CN107540797B (zh) 非导电性粘结膜用组合物及包含其的非导电性粘结膜
WO2014061767A1 (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、及び電子装置
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
EP2842735A1 (en) Pre-applied underfill
JP4339927B2 (ja) 半導体チップの積層方法
JP2015137299A (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置
EP3051580B1 (en) Underfill material and method for manufacturing semiconductor device using said underfill material
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
JP5544927B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
TW201627444A (zh) 片狀樹脂組合物、積層片材及半導體裝置之製造方法
JP7373073B2 (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
WO2020196430A1 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
TW201517181A (zh) 半導體裝置之製造方法
JP7384171B2 (ja) 半導体用フィルム状接着剤、半導体装置及びその製造方法
WO2024070134A1 (ja) 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
WO2024070132A1 (ja) 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
TW202414631A (zh) 半導體裝置之製造方法及半導體晶圓加工用接著膜
TW201517180A (zh) 半導體裝置之製造方法
JP6040737B2 (ja) 接着フィルム、電子部品の製造方法、および電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170227