JP7373073B2 - 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法 - Google Patents

半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法 Download PDF

Info

Publication number
JP7373073B2
JP7373073B2 JP2022533658A JP2022533658A JP7373073B2 JP 7373073 B2 JP7373073 B2 JP 7373073B2 JP 2022533658 A JP2022533658 A JP 2022533658A JP 2022533658 A JP2022533658 A JP 2022533658A JP 7373073 B2 JP7373073 B2 JP 7373073B2
Authority
JP
Japan
Prior art keywords
adhesive layer
epoxy resin
semiconductor chip
semiconductor
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022533658A
Other languages
English (en)
Other versions
JP2023505277A (ja
Inventor
ジン チェ、テ
イン パク、ス
Original Assignee
ドゥーサン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドゥーサン コーポレイション filed Critical ドゥーサン コーポレイション
Publication of JP2023505277A publication Critical patent/JP2023505277A/ja
Application granted granted Critical
Publication of JP7373073B2 publication Critical patent/JP7373073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C08G59/4215—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof cycloaliphatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/686—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Description

本発明は、半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法に関し、より具体的には、半導体パッケージの製造時に、ボイド（ｖｏｉｄ）の発生を極力抑制することでパッケージの信頼性を向上させることができる、半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法に関する。
近年の電子機器の小型化、高密度化に伴い、半導体素子を最小の面積で実装できるフリップチップ（ｆｌｉｐ－ｃｈｉｐ）パッケージの製造方法が注目を集めている。
フリップチップパッケージを製造するに当たり、半導体チップとパッケージ基板との間の空間にアンダーフィル（ｕｎｄｅｒｆｉｌｌ）が配置される。アンダーフィルは、機械的衝撃及び接合部の腐食のような外部の影響からパッケージ構造を保護すると共に、チップと基板との間の熱膨張係数の差による応力を最小化することにより、パッケージ製品の信頼性を向上させる役割を果たす。
このようなアンダーフィルは、半田リフロー（ｓｏｌｄｅｒ ｒｅｆｌｏｗ）工程を行った後、ニードルのような装備を用いて半導体チップとパッケージ基板との間の空間に液状アンダーフィル樹脂を充填した後、硬化するという方法で形成されている。
但し、液状アンダーフィル樹脂の充填工程では、半導体チップとパッケージ基板との間の空間の全領域に、アンダーフィル樹脂を均一に提供する必要がある。従って、ニードルを半導体チップの側面に沿って一定の軌跡で移動させるためのニードル移動空間を確保すると共にニードルを配置するための余裕空間を確保する必要がある。このため、空間消費が発生し、これは、フリップチップを備える製品の小型化の障害要因となっている。
また、液状アンダーフィル樹脂の充填工程は、印刷回路基板の回路パターン及びボンディングパッドと、半導体チップの半田によって、液状アンダーフィル樹脂の拡散速度に差が生じ、これにより、アンダーフィル中のエアギャップ又は空隙が発生している。このようなエアギャップ又は空隙は、アンダーフィル機能を低下させるだけでなく、長期的には、水分が浸透してパッケージの信頼性を低下させる原因となっている。
本発明の目的は、半導体パッケージングの際に、ボンディング工程を単純化すると共にボイド（ｖｏｉｄ）の発生を極力抑制することで接続信頼性を向上させることができる半導体パッケージ用アンダーフィルフィルムを提供することにある。
本発明の他の目的は、上述したアンダーフィルフィルムを用いて、ボンディング工程の単純化及び生産効率を向上させると共に、接続信頼性に優れた半導体パッケージの製造方法を提供することにある。
上述のような技術的課題を達成するため、本発明は、基材；及び、上記基材の一面に配置され、１６０～１７０℃における最低溶融粘度が３０００Ｐａ．ｓ以下である接着層；を含む半導体パッケージ用アンダーフィルフィルムを提供する。
また、本発明は、バンプを備えた半導体チップのバンプ上に、上記アンダーフィルフィルムの接着層を圧着するステップ；上記接着層が圧着された半導体チップのバンプを、上記バンプ位置に対応する領域にボンディングパッドを備えたパッケージ基板のボンディングパッド上に位置合わせするステップ；上記半導体チップのバンプを溶融させ、半導体チップとパッケージ基板とを接続させるステップ；及び、上記接続された半導体チップとパッケージ基板との間に配置されている接着層を硬化させるステップ；を含む半導体パッケージの製造方法を提供する。
本発明によれば、最低溶融粘度の低い接着層を含むことにより、半導体パッケージングの際に、ボンディング工程を簡素化すると共にボイドの発生を極力抑制し、パッケージの接続信頼性を向上させることができる。
本発明の第１の実施例に係る半導体パッケージ用アンダーフィルフィルムを概略的に示す断面図である。 本発明の第２の実施例に係る半導体パッケージ用アンダーフィルフィルムを概略的に示す断面図である。 本発明に係る半導体パッケージの製造方法を概略的に説明するための各工程別の断面図である。 本発明に係る半導体パッケージの製造方法を概略的に説明するための各工程別の断面図である。 本発明に係る半導体パッケージの製造方法を概略的に説明するための各工程別の断面図である。 本発明に係る半導体パッケージの製造方法を概略的に説明するための各工程別の断面図である。
以下、本発明について詳述する。
<半導体パッケージ用アンダーフィルフィルム>
図１は、本発明の第１の実施例に係る半導体パッケージ用アンダーフィルフィルムを概略的に示した断面図であり、図２は、本発明の第２の実施例に係る半導体パッケージ用アンダーフィルフィルムを概略的に示した断面図である。
本発明に係るアンダーフィルフィルム１０Ａ、１０Ｂは、半導体のパッケージングの際に、半導体チップのバンプとパッケージ基板のボンディングパッドとの接続部に加えられる応力（ｓｔｒｅｓｓ）を緩和させるために使用される非導電性接着フィルムであって、図１及び図２に示されるように、基材１１、及び上記基材の一面上に配置された接着層１２を含む。選択的に、上記接着層の他面に配置された他の基材（以下、「第２の基材」という。）１３をさらに含むことができる（図２を参照）。
以下、図１に基づいて、本発明の第１の実施例に係る半導体パッケージ用アンダーフィルフィルム１０Ａについて説明する。
（１）基材
本発明に係るアンダーフィルフィルムにおいて、基材１１は、接着層を支持すると共に接着層の表面を保護する部分であって、アンダーフィルフィルムの使用時に剥離除去される。
このような基材１１としては、当業界で周知のプラスチックフィルムであって剥離可能なものであれば制限なく使用でき、また、離型紙を使用することもできる。
使用可能なプラスチックフィルムとして、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレートなどのポリエステルフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、セロファン、ジアセチルセルロースフィルム、トリアセチルセルロースフィルム、アセチルセルロースブチレートフィルム、ポリ塩化ビニルフィルム、ポリ塩化ビニリデンフィルム、ポリビニルアルコールフィルム、エチレン－酢酸ビニル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリメチルペンテンフィルム、ポリスルホンフィルム、ポリエーテルエーテルケトンフィルム、ポリエーテルスルホンフィルム、ポリエーテルイミドフィルム、ポリイミドフィルム、フッ素樹脂フィルム、ポリアミドフィルム、アクリル樹脂フィルム、ノルボルネン系樹脂フィルム、シクロオレフィン樹脂フィルムなどが挙げられるが、これらに制限されない。このようなプラスチックフィルムは、透明もしくは半透明であり、又は、着色もしくは無着色であることができる。一例では、基材１１は、ポリエチレンテレフタレート（ＰＥＴ）であることができる。他の一例では、基材１１は、ポリイミド（ＰＩ）であることができる。
このようなプラスチックフィルム上には、離型層を配置することができる。離型層は、基材１１の接着層１２からの分離時に、接着層が損傷することなく形状を維持した状態で基材を接着層から分離しやすくすることができる。なお、離型層は、一般的に使用されるフィルムタイプの離型物質であることができる。
離型層に使用される離型剤の成分は、特に限定されず、当業界で周知の離型剤成分を使用することができる。その例としては、エポキシ基盤の離型剤、フッ素樹脂からなる離型剤、シリコン系離型剤、アルキド樹脂系離型剤、水溶性高分子などが挙げられるが、これらに制限されない。また、必要に応じて、離型層成分として、粉末状フィラー、例えば、シリコン、シリカなどを含むことができる。なお、微粒子状の粉末フィラーは、２タイプの粉末フィラーを混用することができ、このとき、これらの平均粒度は、形成される表面粗度を考慮して適宜選択することができる。
このような離型層の厚さは、当業界で周知の範囲内で適宜調節することができる。
本発明において、基材１１の厚さは、特に限定されず、当業界で周知の範囲内で調節することができ、例えば、約２５～１５０μｍであり、具体的には、約３０～１００μｍであり、より具体的には、約３０～５０μｍであることができる。
このような基材の離型力は、特に限定されず、例えば、約１～５００ｇｆ／ｉｎｃｈであり、具体的には、約１０～１００ｇｆ／ｉｎｃｈの範囲であることができる。
離型層を形成する方法は、特に限定されず、熱プレス、熱ロールラミネート、押し出しラミネート、コーティング液の塗布、乾燥などの公知の方法を採用することができる。
（２）接着層
本発明に係るアンダーフィルフィルムにおいて、接着層１２は、基材１１の一面上に配置されるものであって、半導体パッケージングの際に、半導体チップのパッケージ基板への位置合わせを行う時、半導体チップをパッケージ基板に接着させることができ、アンダーフィル（ｕｎｄｅｒｆｉｌｌ）として半導体チップとパッケージ基板との間の熱膨張係数の差により発生する応力と歪を再分配することができる。
本発明の接着層１２は、半硬化状態で、約１６０～１７０℃で約３０００Ｐａ．ｓ以下の最低溶融粘度（ｌｏｗｅｓｔ ｍｅｌｔ ｖｉｓｃｏｓｉｔｙ）を有する。このような接着層１２を、バンプ（ｂｕｍｐ）を備えた半導体チップと、ボンディングパッドを備えたパッケージ基板との間に位置させ、これらを約２００℃、約３０～１００Ｎ、約１～３秒の条件下で圧着する場合、接着層は、１ｍｍ2当たり１％以下のボイド面積率を有する。
具体的に、本発明の接着層１２は、最低溶融粘度が、約１６０～１７０℃で約３０００Ｐａ．ｓ以下、好ましくは、約１００～１０００Ｐａ．ｓと低いため、約２００℃、５０Ｎ、約１～３秒の条件下での圧着によっても容易に溶融され、流動性を有する。よって、半導体チップのバンプをパッケージ基板のボンディングパッドに仮接着する時、半導体チップのバンプとパッケージ基板のボンディングパッドとの間に接着層１２が位置することになる。このような接着層１２は、仮接着時に溶融され、バンプとボンディングパッドとの間の空間を満たすことができる。特に、接着層は、流動性が高いため、ファインピッチ（ｆｉｎｅ ｐｉｔｃｈ）の微細な空間を充填することもできる。また、本発明の接着層は、アンダーフィルの役割だけでなく、フラックス（ｆｌｕｘ）の役割を果たすこともできるため、従来とは異なり、ボンディングパッドの上にフラックス（ｆｌｕｘ）を塗布する必要がなく、また、フラックスを洗浄する必要もない。それで、フラックスの残渣やフラックス洗浄溶媒の残留物によるボイドが発生することはない。上述のように、本発明の接着層は、充填（ｇａｐ－ｆｉｌｌｉｎｇ）効果に優れ、ボイドの発生を極力抑制することができる。一例では、約２００℃、約３０～１００Ｎ、約１～３秒の条件下で圧着した後において、接着層中のボイド面積率は、１ｍ2当たり１％以下であり、このような接着層中のボイド面積率は、以後、リフロー（ｒｅｆｌｏｗ）工程においてバンプが溶融される場合、０．５％以下とさらに低下することが可能である。
また、接着層１２は、示差走査熱量分析器（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉｍｅｔｅｒ、ＤＳＣ）上のオンセット温度（Ｏｎｓｅｔ Ｔｅｍｐｅｒａｔｕｒｅ）が、約１６０～２２０℃の範囲と高い。従って、接着層は、高温で硬化特性が安定している。ここで、オンセット温度（Ｏｎｓｅｔ Ｔｅｍｐｅｒａｔｕｒｅ）とは、ＤＳＣ測定時に、発熱によってＤＳＣグラフの傾きが最初に増加する時点の温度をいう。
なお、接着層の厚さは、接着層の最低溶融粘度などを考慮して調節する。一例では、上記接着層の厚さは、上記半導体チップとパッケージ基板との間の間隔の８０～１２０％の範囲であることができる。
このような接着層１２は、接着樹脂組成物の半硬化物からなるものであって、上記接着樹脂組成物は、（ａ）液状エポキシ樹脂、フェノキシ樹脂、及び多官能性エポキシ樹脂を含有するエポキシ樹脂；（ｂ）酸無水物系硬化剤；（ｃ）含窒素（Ｎ）ヘテロ環化合物；及び、（ｄ）フィラー（ｆｉｌｌｅｒ）を含んでなる。
上記接着樹脂組成物において、エポキシ樹脂は、液状エポキシ樹脂、フェノキシ系樹脂、及び多官能性エポキシ樹脂を含む。このとき、液状エポキシ樹脂と、フェノキシ系樹脂と、多官能性エポキシ樹脂との使用割合（混合割合）は、１：１～３：１～３の重量割合であることができる。この場合、本発明の接着層は、最低溶融粘度が約３０００Ｐａ．ｓ以下と低いため、接着性に優れ、かつ充填効果に優れているため、パッケージの接続信頼性を確保することができる。
上記接着樹脂組成物において、液状エポキシ樹脂は、２５±５℃で液体状態のエポキシ樹脂であって、熱硬化性樹脂である。このような液状エポキシ樹脂は、接着樹脂組成物に接着性、硬化性を付与することができ、また、硬化後の接着層に硬化均一性を付与することができる。
本発明において使用可能な液状エポキシ樹脂の非制限的な例としては、例えば、液状ビスフェノールＡ型エポキシ樹脂、液状ビスフェノールＦ型エポキシ樹脂、液状ナフタレン型エポキシ樹脂、液状アミノフェノール型エポキシ樹脂、液状水添ビスフェノール型エポキシ樹脂、液状脂環式エポキシ樹脂、液状アルコールエーテル型エポキシ樹脂、液状環状脂肪族型エポキシ樹脂、液状フルオレン型エポキシ樹脂、液状シロキサン系エポキシ樹脂などが挙げられ、その中でも、液状ビスフェノールＡ型エポキシ樹脂、液体ビスフェノールＦ型エポキシ樹脂、液体ナフタレン型エポキシ樹脂が、接着性、硬化性、耐久性、耐熱性の点から好適に使用される。これらは、単独で使用、又は２種以上を混合して使用することができる。
具体的には、液状エポキシ樹脂の製品としては、新日鐵化学社製のビスフェノールＦ型エポキシ樹脂（商品名：ＹＤＦ８１７０）、ＤＩＣ社製のビスフェノールＡ型エポキシ樹脂（商品名：ＥＸＡ－８５０ＣＲＰ）、新日鐵化学社製のビスフェノールＦ型エポキシ樹脂（商品名：ＹＤＦ８７０ＧＳ）、ＤＩＣ社製のナフタレン型エポキシ樹脂（商品名：ＨＰ４０３２Ｄ）、三菱化学社製のアミノフェノール型エポキシ樹脂（グレード：ＪＥＲ６３０、ＪＥＲ６３０ＬＳＤ）、モメンティブ・パフォーマンス・マテリアルズ社製のシロキサン系エポキシ樹脂（商品名：ＴＳＬ９９０６）、新日鐵化学株式会社製の１，４－シクロヘキサンジメタノールジグリシジルエーテル（商品名：ＺＸ１６５８ＧＳ）などが挙げられるが、これらに限定されない。
上記接着樹脂組成物において、フェノキシ樹脂は、少なくとも一つの末端にエポキシ基を含有している熱可塑性高分子であり、分子内のエポキシ基は、分子量に比して当量が非常に低いため、硬化に関与するが、高温で流動性を付与することができる。このようなフェノキシ樹脂のため、本発明の接着層は、常温（約２５±５℃）で半硬化（Ｂ－ｓｔａｇｅ）状態のフィルム形状に成形することができる。
本発明において使用可能なフェノキシ樹脂としては、高分子鎖内にフェノキシ基を含有すると共に少なくとも一つの末端にエポキシ基を含有する高分子であれば、特に限定されない。
例えば、フェノキシ樹脂は、下記化１で示される化合物であることができるが、これに限定されない。
（式中、
ａ及びｂは、それぞれ、１～４の整数であり、
複数のＲ1及び複数のＲ2は、互いに同一又は異なり、それぞれ独立に、水素、ハロゲン、Ｃ1～Ｃ10のアルキル基、Ｃ3～Ｃ20のシクロアルキル基、Ｃ5～Ｃ20のアリール基、及びニトロ基からなる群から選択され、具体的には、それぞれ独立に、水素、ハロゲン、Ｃ1～Ｃ5のアルキル基、Ｃ3～Ｃ10のシクロアルキル基、Ｃ5～Ｃ10のアリール基、及びニトロ基からなる群から選択され、
Ｒ3～Ｒ8は、互いに同一又は異なり、それぞれ独立に、水素、又はヒドロキシ基であり、但し、Ｒ3～Ｒ8のうちの少なくとも１つがヒドロキシ基であり、
Ｘ1は、単結合、又はＣ1～Ｃ10のアルキレン基であり、具体的には、単結合、又はＣ1～Ｃ5のアルキレン基であり、
Ｙ1及びＹ2は、互いに同一又は異なり、それぞれ独立に、水素、ヒドロキシ基、又はエポキシ基であり、但し、Ｙ1及びＹ2のうちの少なくとも１つは、エポキシ基であり、
ｎは、３０～４００の整数である。）
本発明において使用可能な多官能性エポキシ樹脂は、２つ以上のエポキシ基を含有するエポキシ樹脂である。このような多官能性エポキシ樹脂は、接着層に電気絶縁性、耐熱性、化学的安定性、強度（ｔｏｕｇｈｎｅｓｓ）、及び成形性を付与する。
本発明において使用可能な多官能性エポキシ樹脂としては、分子（単量体）当たり２つ以上、具体的には、２～５つのエポキシ基を含有するエポキシ樹脂であれば、特に限定されない。
多官能性エポキシ樹脂としては、例えば、フェノール又はアルキルフェノール類とヒドロキシベンズアルデヒドとの縮合物をエポキシ化することで得られるエポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル（ｂｉｐｈｅｎｙｌ）型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、線状脂肪族エポキシ樹脂、脂環式エポキシ樹脂、複素環式エポキシ樹脂、スピロ環を含むエポキシ樹脂、キシロック型エポキシ樹脂、多官能型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂、ビスフェノールＡ／ビスフェノールＦ／ビスフェノールＡＤのノボラック型エポキシ樹脂、ビスフェノールＡ／ビスフェノールＦ／ビスフェノールＡＤのグリシジルエーテルエポキシ樹脂、ビスヒドロキシビフェニル系エポキシ樹脂、ジシクロペンタジエン系エポキシ樹脂、ナフタレン系エポキシ樹脂などが挙げられるが、これらに制限されない。その中でも、２５±５℃で非液状である多官能性エポキシ樹脂が好適に使用される。なお、２５±５℃で非液状であるとは、２５±５℃で半固状もしくは固状であるエポキシ樹脂を意味し、固状に近接したエポキシ樹脂も含まれる。
上記接着樹脂組成物は、酸無水物系硬化剤を含む。酸無水物系硬化剤は、液状エポキシ樹脂、フェノキシ樹脂、及び多官能性エポキシ樹脂のうちの少なくとも一つを硬化させることができ、また、フラックス（ｆｌｕｘ）特性を発揮することができる。
このような酸無水物系硬化剤の非制限的な例としては、例えば、テトラヒドロフタル酸無水物、メチルテトラヒドロフタル酸無水物、メチルヘキサヒドロフタル酸無水物、ヘキサヒドロフタル酸無水物、トリアルキルテトラヒドロフタル酸無水物、メチルシクロヘキセンジカルボン酸無水物、フタル酸無水物、マレイン酸無水物、ピロメリット酸無水物などが挙げられ、これらは、単独で使用、又は２種以上を混合して使用することができる。
また、接着樹脂組成物は、上述した酸無水物系硬化剤の他に、当該技術分野でエポキシ樹脂を硬化させる成分として周知の硬化剤を１種以上さらに含むことができる。例えば、メタフェニレンジアミン、ジアミノジフェニルメタン、ジアミノジフェニルスルホンなどの芳香族アミン系硬化剤；ジエチレントリアミン、トリエチレンテトラミンなどの脂肪族アミン系硬化剤；フェノールアラルキル型フェノール樹脂、フェノールノボラック型フェノール樹脂、キシロック型フェノール樹脂、クレゾールノボラック型フェノール樹脂、ナフトール型フェノール樹脂、テルペン型フェノール樹脂、多官能型フェノール樹脂、ジシクロペンタジエン系フェノール樹脂、ナフタレン型フェノール樹脂、ビスフェノールＡとレゾールから合成されたノボラック型フェノール樹脂などのようなフェノール系硬化剤；ジシアンジアミド（ｄｉｃｙａｎｄｉａｍｉｄｅ）などの潜在性硬化剤などが挙げられるが、これらは、単独で使用、又は２種以上を混合して使用することができる。
上記接着用樹脂組成物は、含窒素（Ｎ）ヘテロ環化合物を含む。含窒素ヘテロ環化合物は、硬化を促進させ得る硬化触媒の一種であって、硬化速度を調節すると共に接着層の高温安定性を確保することができる。
このような含窒素（Ｎ）ヘテロ環化合物は、下記化２で示される化合物、及び下記化３で示される化合物からなる群から選択される１種以上であることができる。
式中、
ｎ１は、１又は２であり、
ｎ２は、０～２の整数であり、
Ｘ1～Ｘ6は、互いに同一又は異なり、それぞれ独立に、Ｎ又はＣ（Ｒ1）であり、但し、Ｘ1～Ｘ6のうちの１つ以上がＮであり、
Ｙ1～Ｙ6は、互いに同一又は異なり、それぞれ独立に、Ｎ（Ｒ2）又はＣ（Ｒ3）（Ｒ4）であり、但し、Ｙ1～Ｙ6のうちの１つ以上がＮ（Ｒ2）であり、
このとき、複数のＣ（Ｒ1）は、互いに同一又は異なり、複数のＮ（Ｒ2）は、互いに同一又は異なり、複数のＣ（Ｒ3）（Ｒ4）は、互いに同一又は異なり、
Ｒ1、Ｒ2、Ｒ3、及びＲ4は、それぞれ独立に、水素、重水素（Ｄ）、ハロゲン、シアノ基、ニトロ基、Ｃ1～Ｃ20のアルキル基、Ｃ2～Ｃ20のアルケニル基、及びＣ2～Ｃ20のアルキニル基からなる群から選択される。
具体的には、上記化２において、Ｘ1～Ｘ6のうちの１～２つは、Ｎであり、残りは、Ｃ（Ｒ1）であることができる。
また、上記化３において、Ｙ1～Ｙ6のうちの１～２つは、Ｎ（Ｒ2）であり、残りは、Ｃ（Ｒ3）（Ｒ4）であることができる。
また、上記化２及び３において、Ｒ1、Ｒ2、Ｒ3、及びＲ4は、それぞれ独立に、水素、重水素（Ｄ）、ハロゲン、シアノ基、ニトロ基、Ｃ1～Ｃ12のアルキル基、Ｃ2～Ｃ12のアルケニル基、及びＣ2～Ｃ12のアルキニル基からなる群から選択される。
上記化２で示される化合物としては、例えば、ピラジン系（ｐｙｒａｚｉｎｅ－ｂａｓｅｄ）化合物、ピリジン系（ｐｙｒｉｄｉｎｅ－ｂａｓｅｄ）化合物などが挙げられるが、これらに限定されない。
具体的には、上記化２で示される化合物としては、例えば、下記化２ａで示される化合物などであることができるが、これに制限されない。
上記化３で示される化合物としては、例えば、ピペラジン系（ｐｉｐｅｒａｚｉｎｅ－ｂａｓｅｄ）化合物などが挙げられるが、これに限定されない。具体的には、上記化３で示される化合物は、例えば、下記化３ａで示される化合物、下記化３ｂで示される化合物などであることができるが、これらに制限されない。
一例では、含窒素（Ｎ）ヘテロ環化合物は、ピラジン系（ｐｙｒａｚｉｎｅ－ｂａｓｅｄ）化合物、ピリジン系（ｐｙｒｉｄｉｎｅ－ｂａｓｅｄ）化合物、及びピペラジン系（ｐｉｐｅｒａｚｉｎｅ－ｂａｓｅｄ）化合物からなる群から選択される１種以上を含むことができる。
本発明の接着樹脂組成物において、含窒素ヘテロ環化合物の含有量は、液状エポキシ樹脂、フェノキシ樹脂、及び多官能性エポキシ樹脂の全含有量やその使用割合、酸無水物系硬化剤の種類及び含有量を考慮して調節することが好ましい。一例では、本発明の接着樹脂組成物において、エポキシ樹脂の含有量（即ち、液状エポキシ樹脂、フェノキシ樹脂、及び多官能性エポキシ樹脂の合計含有量）は、樹脂組成物の総量を基準にして、約４０～８０重量％の範囲であり、酸無水物系硬化剤の含有量は、樹脂組成物の総量を基準にして、約５～２０重量％の範囲であり、含窒素ヘテロ環化合物の含有量は、樹脂組成物の総量を基準にして、約０．０１～５重量％の範囲であることができる。このとき、液状エポキシ樹脂と、フェノキシ樹脂と、多官能性エポキシ樹脂との使用割合（混合割合）は、１：１～３：１～３の重量割合であることができる。
この場合、本発明の接着層は、取り扱いが容易であり、接着力に優れ、かつ約１６０～１７０℃での最低溶融粘度が約３０００Ｐａ．ｓ以下であるため、ボイドの発生が極力抑制され、充填性に優れているため、接続信頼性を向上させることができる。
上記接着樹脂組成物は、フィラー（ｆｉｌｌｅｒ）を含む。フィラーは、チキソトロピー特性（ｔｈｉｘｏｔｒｏｐｉｃ ｐｒｏｐｅｒｔｙ）を発現して溶融粘度を調節することができ、また、接着性を向上させると共に熱膨張係数を低くすることができる。
このようなフィラーは、有機フィラー、又は無機フィラーであることができる。具体的には、無機フィラーとしては、金粉、銀粉、銅粉、ニッケル粉末などのような金属成分；アルミナ、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、シリカ、窒化ホウ素、二酸化チタン、ガラス、酸化鉄、セラミックなどのような非金属成分が挙げられ、有機フィラーとしては、カーボン、ゴム系フィラー、ポリマー系フィラーなどが挙げられるが、これらに限定されない。これらは、単独で使用、又は２種以上が混合して使用することができる。
フィラーの形状及び大きさは、特に制限されず、例えば、フィラーの形状は、角状、球状などであることができ、平均粒径は、約１０～１００ｎｍの範囲であることができる。フィラーの平均粒径が上述の範囲内である場合は、硬化物の機械的物性がさらに向上することができる。一例として、フィラーは、約１０～１００ｎｍの平均粒径を有するシリカであることができる。
このようなフィラーの含有量は、特に限定されず、例えば、接着樹脂組成物の総量が１００重量％になるように調節する残量であることができ、具体的には、当該接着樹脂組成物の総量を基準にして約１０～５０重量％であることができる。フィラーの含有量が上述の範囲内である場合は、低い熱膨張係数（ＣＴＥ）を有する接着層が形成され、基板及び半導体素子間の熱膨張係数の差が小さいため、反り（ｗａｒｐａｇｅ）やクラック（ｃｒａｃｋ）の発生を極力抑制することができる。
本発明の接着樹脂組成物は、必要に応じて、上述した成分の他に、当技術分野で周知の添加剤を、当該組成物の使用目的及び使用環境に応じて選択的にさらに含むことができる。例えば、アセトン、メチルエチルケトン、トルエン、エチルアセテートなどの溶媒、粘着増進剤、カップリング剤、帯電防止剤、密着力増進剤、濡れ性向上剤、レベリング増進剤などが挙げられるが、これらに限定されない。
このような添加剤の含有量は、特に限定されず、当技術分野で周知の範囲で使用可能である。例えば、当該樹脂組成物の総量を基準にして約０．０１～１０重量％であることができる。
上記接着樹脂組成物は、当技術分野で周知の常法で製造することができる。例えば、液状エポキシ樹脂、フェノキシ樹脂、多官能性エポキシ樹脂、酸無水物系硬化剤、含窒素ヘテロ環化合物、フィラー、及び選択的に添加剤を、ボールミル、ビーズミル、３本ロールミル（３ ｒｏｌｌ ｍｉｌｌ）、バスケットミル（ｂａｓｋｅｔ ｍｉｌｌ）、ダイノーミル（ｄｙｎｏ ｍｉｌｌ）、プラネタリー（ｐｌａｎｅｔａｒｙ）などの混合装置を用いて、室温乃至適切に昇温された温度で、混合及び撹拌して接着樹脂組成物を製造することができる。
本発明に係るアンダーフィルフィルムは、当技術分野における常法で製造することができる。例えば、上述した方法で得られた接着樹脂組成物を、必要に応じて、希釈可能な有機溶剤で希釈し、塗膜製造が容易な適正濃度でミキシングした後、これを基材に塗布し、乾燥するという方法によって、アンダーフィルフィルムを製造することができる。
上記塗布及び乾燥方法は、バーコート法、グラビアコート法、コンマロールコート法、ロールリバースコート法、ロールナイフコート法、ダイコート法、リップコート法などのような塗膜を形成し得る方法であれば、特に限定されない。
上述のような本発明のアンダーフィルフィルムは、最低溶融粘度が低いため、半導体チップとパッケージ基板との仮接着時に、ボイドの発生を極力抑制し、充填性に優れているため、パッケージの接続信頼性を向上させると共に、ファインピッチ（ｆｉｎｅ ｐｉｔｃｈ）に適用可能である。また、従来とは異なり、ボンディング工程の単純化及びマスリフロー（ｍａｓｓ ｒｅｆｌｏｗ）工程の遂行が可能である。
以下、図２に示される本発明の第２の実施例に係るアンダーフィルフィルム１０Ｂについて説明する。
図２に示されるように、本発明のアンダーフィルフィルム１０Ｂは、基材（以下、「第１の基材」という。）１１；上記基材の一面上に配置された接着層１２；及び、上記接着層１２の他面に配置された他の基材（以下、「第２の基材」という。）１３を含んでなる。
本発明において使用可能な第１の基材１１及び接着層１２については、第１の実施例における基材及び接着層の記載と同様であるため、説明を省略する。
本発明において、第２の基材１３は、接着層１２の他面に配置され、接着層を支持すると共に接着層の表面を保護する部分であって、剥離可能であるため、フィルムの使用時に剥離除去される。
このような第２の基材１３は、第１の基材と同一又は異なっており、第２の基材の例についての説明は、第１の実施例における記載と同様であるため、省略する。
＜半導体パッケージの製造方法＞
なお、本発明は、上述したアンダーフィルフィルム１０Ａ、１０Ｂを用いて、種々の半導体パッケージの製造方法を提供することができる。特に、上記アンダーフィルフィルム１０Ａ、１０Ｂは、約１６０～１７０℃で最低溶融粘度が約３００Ｐａ．ｓ以下と低いため、約２００℃、約１～３秒間、圧着によって半導体チップとパッケージ基板との位置合わせを行う場合、アンダーフィルフィルムは、容易に流動性が得られ、半導体チップとパッケージ基板とのギャップ（ｇａｐ）を、ボイドが発生することなく充填することができ、これにより、半導体パッケージの接続信頼性が向上することができる。従って、本発明は、上述のようなアンダーフィルフィルムを使用することで、半導体パッケージの製造工程を簡素化させ、かつ生産効率を向上させると共に、接続信頼性に優れた半導体パッケージを製造することが可能である。
一例として、半導体パッケージの製造方法は、（ａ）バンプを備えた半導体チップのバンプ上に上記アンダーフィルフィルムの接着層を配置するステップ；（ｂ）上記接着層が配置された半導体チップのバンプを、上記バンプ位置に対応する領域にボンディングパッドを備えたパッケージ基板のボンディングパッド上に位置合わせするステップ；（ｃ）上記半導体チップのバンプを溶融させて半導体チップとパッケージ基板とを互いに接続するステップ；及び、（ｄ）上記接続された半導体チップとパッケージ基板との間に配置された接着層を硬化させるステップ；を含む。但し、上述のような本発明に係る製造方法は、必要に応じて、各工程のステップを変形し、又は選択的に混用して行うことができる。
以下、図３～６に基づいて、本発明に係る半導体パッケージの製造方法を各工程別に説明すると、次の通りである。
（ａ）半導体チップに接着層を配置するステップ
図３に示されるように、バンプ２１を備えた半導体チップ２０のバンプ２１上に上記アンダーフィルフィルム１０Ａ、１０Ｂの接着層１２を配置する(以下、「ステップＳ１００」)。
一般的に、半導体チップ２０には、内部の電子回路を外部と連結するための端子（パッド）（図示せず）が、チップの縁部に沿って形成されており、また、必要に応じて、チップの中央に沿って１列又は２列で形成されている。
このような半導体チップの端子には、バンプ（ｂｕｍｐ）２１がそれぞれ形成されている。上記バンプは、パッケージングの際に、基板と半導体チップとを電気的に連結する外部端子であって、半田バンプ（ｓｏｌｄｅｒ ｂｕｍｐ）や金バンプ（Ａｕ ｂｕｍｐ）などがある。
本発明では、図３に示されるように、上記アンダーフィルフィルム１０Ａ、１０Ｂから基材１１、１３を分離し、接着層１２のみを半導体チップのバンプ２１側に配置する。このとき、バンプ２１を備えた半導体チップ２０を、約３０～１００Ｎの圧力で接着層１２上に加圧して積層させることができる。また、必要であれば、上記半導体チップ２０を接着層のオンセット温度（Ｏｎｓｅｔ Ｔｅｍｐｅｒａｔｕｒｅ）より低い温度、例えば、５０～１５０℃の温度下で加圧して積層させることができる。これにより、接着層は、半硬化状態（Ｂ－ｓｔａｇｅ）で、半導体チップのバンプ上に圧着されている。なお、接着層は、アンダーフィルの役割だけでなく、フラックス（ｆｌｕｘ）の役割を果たすこともできるため、本発明では、従来とは異なり、バンプをフラックス（ｆｌｕｘ）で洗浄する必要がない。
（ｂ）半導体チップと基板との位置合わせステップ
上記ステップＳ１００で接着層１２が圧着された半導体チップ２０を、パッケージ基板３０上に位置合わせする（以下、「ステップＳ２００」）。
本発明において使用可能なパッケージ基板３０は、少なくとも一面に回路パターン（図示せず）が形成された基板であり、例えば、プリント回路基板（ＰＣＢ）などであることができる。このようなパッケージ基板３０には、半導体チップ２０のバンプ２１位置に対応する領域にボンディングパッド３１が形成されている。
本発明では、図４に示されるように、バンプ２１が形成された半導体チップ２０がボンディングパッド３１上に配列されるように、パッケージ基板３０上に半導体チップ２０を搭載する。具体的には、約２００℃、約３０～１００Ｎ、約１～３秒の条件で、半導体チップ２０のバンプ２１をパッケージ基板３０のボンディングパッド３１上に加圧し、パッケージ基板３０と半導体チップ２０との仮接着（ｐｒｅ－ｂｏｎｄｉｎｇ）を行うことができる。このとき、半導体チップ２０とパッケージ基板３０との間に配置されている接着層１２は、上述の通り、最低溶融粘度が低いため、流動する。これにより、接着層中のボイド面積率は、約１％以下である。
なお、本発明では、接着層１２がフラックスとして機能し得る成分を含有しているため、従来とは異なり、ステップＳ２００の前に、パッケージ基板３０のボンディングパッド３１にフラックス（ｆｌｕｘ）を塗布する必要がない。従って、本発明では、ボンディングパッドにおけるフラックス塗布工程及びフラックス洗浄工程を省略することができる。
（ｃ）バンプの溶融ステップ
図５に示されるように、半導体チップ２０のバンプ２１を溶融させ、半導体チップ２０とパッケージ基板３０とを、電気的、機械的に接続する（以下、「ステップＳ３００」）。
ステップＳ３００は、約１５０～３００℃、具体的には、約１７０～２７０℃のオーブン内でバンプをリフロー（ｒｅｆｌｏｗ）するステップであり、バンプが溶融されて半導体チップ２０とパッケージ基板３０とが電気的、機械的に接続する。このとき、半導体チップ２０とパッケージ基板３０との間に配置された接着層１２も溶融され、接着層中のボイド面積率が約０．５％以下とさらに低下している。これにより、本発明によって製造された半導体パッケージの接続信頼性がさらに向上することができる。
（ｄ）接着層の硬化ステップ
図６に示されるように、上記ステップＳ３００で接続された半導体チップ２０とパッケージ基板３０との間に配置された接着層１２を硬化させる（以下、「ステップＳ４００」）。
本発明の接着層１２は、約１６０～２２０℃のオンセット温度を有するため、ステップＳ４００は、上記オンセット温度より高い温度、例えば、約１７０～２５０℃で行うことができる。
接着層の硬化時間は、硬化温度によって調節され、例えば、約０．５～３時間であることができる。
以下、本発明を実施例に基づいて詳述するが、後述の実施例及び実験例は、本発明の一様態を例示するものに過ぎず、本発明の範囲は、後述の実施例及び実験例によって制限されるものではない。
［実施例１～３及び比較例１：アンダーフィルフィルムの製造］
１－１．接着樹脂組成物の製造
下記表１に示す組成により各成分を混合して実施例１～３及び比較例１の接着樹脂組成物を製造した。表１に示す各成分の含有量単位は、重量％であり、当該樹脂組成物の総量を基準としている。
１－２．アンダーフィルフィルムの製造
ＰＥＴ離型フィルム（厚さ：３８μｍ）の一面上に、実施例１－１で製造された各接着用樹脂組成物をダイコーティングした後、乾燥して接着層（厚さ：１８μｍ）を形成し、非導電性接着フィルムを製造した。
［実験例１：物性評価］
実施例１～３及び比較例１でそれぞれ製造された非導電性接着フィルムの物性を、以下のようにそれぞれ測定し、測定結果を下記表２に示す。
１）オンセット温度（Ｏｎｓｅｔ Ｔｅｍｐｅｒａｔｕｒｅ）
示差走査熱量分析器（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉｍｅｔｒｙ、ＤＳＣ）を用いて、非導電性接着フィルムのオンセット温度を測定した。
２）溶融粘度（Ｍｅｌｔ Ｖｉｓｃｏｓｉｔｙ）
レオメーターを用いて、非導電性接着フィルムを、毎分１０℃ずつ、５０℃から３００℃まで昇温しながら、粘度を測定した。
１０Ａ、１０Ｂ：アンダーフィルフィルム、１１：基材、１２：接着層、１２’：硬化された接着層、１３：第２の基材、２０：半導体チップ、２１：バンプ、３０：パッケージ基板、３１：ボンディングパッド。

Claims (11)

  1. 基材；及び、
    上記基材の一面に配置され、１６０～１７０℃における最低溶融粘度が３０００Ｐａ．ｓ以下である接着層；
    を含み、
    示差走査熱量分析器（ＤＳＣ）上の開始温度（Ｏｎｓｅｔ Ｔｅｍｐｅｒａｔｕｒｅ）が、１６０～２２０℃の範囲である、半導体パッケージ用アンダーフィルフィルム。
  2. 上記接着層を、バンプ（ｂｕｍｐ）を備えた半導体チップと、ボンディングパッドを備えたパッケージ基板との間に位置させ、２００℃、３０～１００Ｎ、１～３秒の条件下で圧着する場合、上記接着層のボイド面積率が、１ｍ2当たり１％以下である、請求項１に記載の半導体パッケージ用アンダーフィルフィルム。
  3. 上記接着層の厚さは、上記半導体チップとパッケージ基板との間の間隔の８０～１２０％の範囲である、請求項２に記載の半導体パッケージ用アンダーフィルフィルム。
  4. 上記接着層は、（ａ）液状エポキシ樹脂、フェノキシ樹脂、及び多官能性エポキシ樹脂を含むエポキシ樹脂；（ｂ）酸無水物系硬化剤；（ｃ）含窒素（Ｎ）ヘテロ環化合物；及び、（ｄ）フィラー（ｆｉｌｌｅｒ）；を含む接着樹脂組成物の硬化物である、請求項１に記載の半導体パッケージ用アンダーフィルフィルム。
  5. 上記含窒素ヘテロ環化合物は、下記化２で示される化合物、及び下記化３で示される化合物からなる群から選択される１種以上の化合物である、請求項４に記載の半導体パッケージ用アンダーフィルフィルム：

    （上記化２及び３中、
    ｎ１は、１又は２であり、
    ｎ２は、０～２の整数であり、
    Ｘ1～Ｘ6は、互いに同一又は異なり、それぞれ独立に、Ｎ又はＣ（Ｒ1）であり、但し、Ｘ1～Ｘ6のうちの１つ以上がＮであり、
    Ｙ1～Ｙ6は、互いに同一又は異なり、それぞれ独立に、Ｎ（Ｒ2）又はＣ（Ｒ3）（Ｒ4）であり、但し、Ｙ1～Ｙ6のうちの１つ以上がＮ（Ｒ2）であり、
    このとき、複数のＣ（Ｒ1）は、互いに同一又は異なり、複数のＮ（Ｒ2）は、互いに同一又は異なり、複数のＣ（Ｒ3）（Ｒ4）は、互いに同一又は異なり、
    Ｒ1、Ｒ2、Ｒ3、及びＲ4は、それぞれ独立に、水素、重水素（Ｄ）、ハロゲン、シアノ基、ニトロ基、Ｃ1～Ｃ20のアルキル基、Ｃ2～Ｃ20のアルケニル基、及びＣ2～Ｃ20のアルキニル基からなる群から選択される。）
  6. 上記接着樹脂組成物は、当該接着樹脂組成物の総量を基準にして、
    ４０～８０重量％のエポキシ樹脂、
    ５～２０重量％の硬化剤、
    ０．０１～５重量％の含窒素ヘテロ環化合物、及び
    １０～５０重量％のフィラー、
    を含む、請求項４に記載の半導体パッケージ用アンダーフィルフィルム。
  7. 上記液状エポキシ樹脂、フェノキシ樹脂、及び多官能性エポキシ樹脂は、１：１～３：１～３の重量割合で含まれる、請求項４に記載の半導体パッケージ用アンダーフィルフィルム。
  8. バンプを備えた半導体チップのバンプ上に、請求項１～７のうちのいずれか１項に記載のアンダーフィルフィルムの接着層を圧着するステップ；
    上記接着層が圧着された半導体チップのバンプを、上記バンプ位置に対応する領域にボンディングパッドを備えたパッケージ基板のボンディングパッド上に位置合わせするステップ；
    上記半導体チップのバンプを溶融させ、半導体チップとパッケージ基板とを接続させるステップ；及び、
    上記接続された半導体チップとパッケージ基板との間に配置されている接着層を硬化させるステップ；
    を含む、半導体パッケージの製造方法。
  9. 上記バンプとボンディングパッドとの間の位置合わせステップは、２００℃、３０～１００Ｎ、１～３秒の条件下で圧着して行われ、
    上記圧着の後、上記接着層中のボイド面積率は、１％以下である、請求項８に記載の半導体パッケージの製造方法。
  10. 上記バンプ溶融ステップを行った後、上記接着層中のボイド面積率は、０．５％以下である、請求項９に記載の半導体パッケージの製造方法。
  11. 上記接着層の硬化温度は、１７０～２５０℃の範囲である、請求項８に記載の半導体パッケージの製造方法。
JP2022533658A 2019-12-05 2020-12-04 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法 Active JP7373073B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190160625A KR20210070639A (ko) 2019-12-05 2019-12-05 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법
KR10-2019-0160625 2019-12-05
PCT/KR2020/017668 WO2021112627A1 (ko) 2019-12-05 2020-12-04 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
JP2023505277A JP2023505277A (ja) 2023-02-08
JP7373073B2 true JP7373073B2 (ja) 2023-11-01

Family

ID=76222574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022533658A Active JP7373073B2 (ja) 2019-12-05 2020-12-04 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法

Country Status (6)

Country Link
US (1) US20230027838A1 (ja)
EP (1) EP4068352A4 (ja)
JP (1) JP7373073B2 (ja)
KR (1) KR20210070639A (ja)
CN (1) CN114762104A (ja)
WO (1) WO2021112627A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117567973B (zh) * 2024-01-16 2024-04-09 深圳先进电子材料国际创新研究院 一种高Tg底部填充胶及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129590A1 (ja) 2007-04-10 2008-10-30 Sumitomo Bakelite Co., Ltd. 半導体用接着フィルム及びこれを用いた半導体装置
JP2013219286A (ja) 2012-04-11 2013-10-24 Hitachi Chemical Co Ltd 半導体封止用接着剤及びフィルム状半導体封止用接着剤
WO2015037584A1 (ja) 2013-09-10 2015-03-19 日本化薬株式会社 エポキシ樹脂混合物、エポキシ樹脂組成物、硬化物および半導体装置
JP2015056500A (ja) 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2015216317A (ja) 2014-05-13 2015-12-03 日東電工株式会社 半導体装置の製造方法
JP2019509620A (ja) 2016-03-31 2019-04-04 エルジー・ケム・リミテッド 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023844B1 (ko) * 2007-06-25 2011-03-22 주식회사 엘지화학 접착수지 조성물, 접착필름, 다이싱 다이 본딩 필름 및반도체 장치
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
JP5739372B2 (ja) * 2012-04-25 2015-06-24 信越化学工業株式会社 接着剤組成物、並びにこれを用いた接着シート、半導体装置保護用材料、及び半導体装置
KR102186491B1 (ko) * 2014-01-02 2020-12-03 헨켈 아이피 앤드 홀딩 게엠베하 나노-미립자 충전제를 함유하는 필름

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129590A1 (ja) 2007-04-10 2008-10-30 Sumitomo Bakelite Co., Ltd. 半導体用接着フィルム及びこれを用いた半導体装置
JP2013219286A (ja) 2012-04-11 2013-10-24 Hitachi Chemical Co Ltd 半導体封止用接着剤及びフィルム状半導体封止用接着剤
WO2015037584A1 (ja) 2013-09-10 2015-03-19 日本化薬株式会社 エポキシ樹脂混合物、エポキシ樹脂組成物、硬化物および半導体装置
JP2015056500A (ja) 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2015216317A (ja) 2014-05-13 2015-12-03 日東電工株式会社 半導体装置の製造方法
JP2019509620A (ja) 2016-03-31 2019-04-04 エルジー・ケム・リミテッド 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN114762104A (zh) 2022-07-15
EP4068352A1 (en) 2022-10-05
WO2021112627A1 (ko) 2021-06-10
KR20210070639A (ko) 2021-06-15
JP2023505277A (ja) 2023-02-08
US20230027838A1 (en) 2023-01-26
EP4068352A4 (en) 2024-05-15

Similar Documents

Publication Publication Date Title
KR101735983B1 (ko) 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법
US9840645B2 (en) Underfill material and method for manufacturing semiconductor device using the same
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
TWI637021B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
TW201034094A (en) Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition
KR20150146454A (ko) 사전 적용된 언더필
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP7373073B2 (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
KR101435758B1 (ko) 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
TWI769072B (zh) 半導體封裝體用底部填充膜及利用其的半導體封裝體的製造方法
JP2013175546A (ja) アンダーフィル材、及びそれを用いた半導体装置の製造方法
KR101253107B1 (ko) 반도체소자 고정용 필름상 접착제, 그것을 이용한반도체장치, 및 그 반도체장치의 제조방법
JP2008004751A (ja) 半導体装置の製造方法
JP6768188B2 (ja) 接着フィルム用接着剤組成物及びその製造方法
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
CN113795560A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
JP7442533B2 (ja) 半導体パッケージ用非導電性接着フィルム及びこれを用いる半導体パッケージの製造方法
KR100526624B1 (ko) 반도체 장치용 접착테이프
JP7436240B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2012156385A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2006216790A (ja) 電子部品装置及び電子部品装置の製造方法
CN116195040A (zh) 制造半导体装置的方法及膜状黏合剂
CN115895551A (zh) 一种高可靠性能的底部填充胶及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231020

R150 Certificate of patent or registration of utility model

Ref document number: 7373073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150