KR102514042B1 - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR102514042B1
KR102514042B1 KR1020180090056A KR20180090056A KR102514042B1 KR 102514042 B1 KR102514042 B1 KR 102514042B1 KR 1020180090056 A KR1020180090056 A KR 1020180090056A KR 20180090056 A KR20180090056 A KR 20180090056A KR 102514042 B1 KR102514042 B1 KR 102514042B1
Authority
KR
South Korea
Prior art keywords
pillars
semiconductor
molding member
molding
semiconductor chip
Prior art date
Application number
KR1020180090056A
Other languages
English (en)
Other versions
KR20200014637A (ko
Inventor
오준영
김현기
김상수
김승환
이용관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180090056A priority Critical patent/KR102514042B1/ko
Priority to US16/357,732 priority patent/US11069588B2/en
Priority to EP19164082.0A priority patent/EP3605599B1/en
Priority to CN201910216950.0A priority patent/CN110797311A/zh
Priority to TW108122082A priority patent/TWI805789B/zh
Publication of KR20200014637A publication Critical patent/KR20200014637A/ko
Priority to US17/355,831 priority patent/US11699626B2/en
Application granted granted Critical
Publication of KR102514042B1 publication Critical patent/KR102514042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명의 기술적 사상에 따른 반도체 패키지는, 패키지 기판, 패키지 기판 상에 실장된 적어도 하나의 반도체 칩, 및 반도체 칩을 둘러싸고 필러들을 포함하는 몰딩 부재를 포함하되, 필러들은 비전자기 물질인 코어 및 코어를 감싸는 전자기 물질인 코팅층을 포함하고, 몰딩 부재는 필러들의 분포도가 서로 다른 영역으로 구성된다.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
본 발명의 기술적 사상은 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는, 반도체 칩을 둘러싸는 몰딩 부재를 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 전자 제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 전자 제품에 실장되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 전자 부품들의 소형화 및 경량화를 위하여 이에 탑재되는 반도체 패키지는 그 부피가 점점 작아지면서도 고용량의 데이터를 처리할 것이 요구되고 있다. 이러한 반도체 패키지에 실장되는 반도체 칩들은 몰딩 부재에 둘러싸여 보호된다. 일반적으로, 몰딩 부재에 포함되는 필러들은 무작위로 섞여 있는 상태에서 위치가 고정되므로, 반도체 패키지의 종류에 따라 필러들의 위치를 몰딩 부재의 내부에서 선택적으로 변경하는 것은 매우 어려운 실정이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 반도체 패키지의 구조 내에서 반도체 칩들을 효율적으로 보호하기 위하여, 전기장 또는 자기장을 이용하여 몰딩 부재의 내부에서 필러들의 위치 제어가 가능한 반도체 패키지를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 반도체 패키지의 구조 내에서 반도체 칩들을 효율적으로 보호하기 위하여, 전기장 또는 자기장을 이용하여 몰딩 부재의 내부에서 필러들의 위치 제어가 가능한 반도체 패키지 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 반도체 패키지는, 패키지 기판; 상기 패키지 기판 상에 실장된 적어도 하나의 반도체 칩; 및 상기 반도체 칩을 둘러싸고, 필러들을 포함하는 몰딩 부재;를 포함하되, 상기 필러들은 비전자기 물질인 코어 및 상기 코어를 감싸는 전자기 물질인 코팅층을 포함하고, 상기 몰딩 부재는 상기 필러들의 분포도가 서로 다른 영역으로 구성된다.
본 발명의 기술적 사상에 따른 반도체 패키지는, 패키지 기판; 상기 패키지 기판 상에 실장된 적어도 하나의 반도체 칩; 및 상기 반도체 칩을 둘러싸는 몰딩 부재;를 포함하되, 상기 몰딩 부재는 에폭시 소재 내에 분포되는 필러들을 포함하고, 상기 필러들은 비전자기 물질인 코어 및 상기 코어를 감싸는 전자기 물질인 코팅층을 포함하고, 상기 필러들은 상기 몰딩 부재에 인가되는 전기장 또는 자기장에 의해 상기 몰딩 부재의 내부에서 소정의 방향으로 이동되어, 상기 몰딩 부재는 상기 필러들의 분포도가 서로 다른 영역으로 구성된다.
본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법은, 패키지 기판을 준비하는 단계; 상기 패키지 기판 상에 적어도 하나의 반도체 칩을 실장하는 단계; 상기 패키지 기판 상에 상기 반도체 칩을 둘러싸도록, 비전자기 물질인 코어 및 상기 코어를 감싸는 전자기 물질인 코팅층을 포함하는 필러들을 가지는 몰딩 물질을 도포하는 단계; 상기 몰딩 물질에 전기장 또는 자기장을 인가하여, 상기 필러들을 상기 몰딩 물질의 내부에서 소정 방향으로 이동시키는 단계; 및 상기 몰딩 물질을 경화하여 몰딩 부재를 형성하는 단계;를 포함한다.
본 발명의 기술적 사상에 따른 반도체 패키지의 효과는, 전기장 또는 자기장에 반응하는 물질이 코팅된 필러들을 포함하는 몰딩 부재를 사용하여 반도체 패키지를 제조함으로써, 전기장 또는 자기장을 이용하여 몰딩 부재의 내부에서 필러들의 위치를 제어할 수 있으므로, 궁극적으로 고집적화에 유리한 반도체 패키지를 구현하는 것이다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 2 내지 도 4는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 패키지들을 나타내는 단면도들이다.
도 5 및 도 6은 본 발명의 기술적 사상의 또 다른 실시예에 따른 반도체 패키지들을 나타내는 단면도들이다.
도 7a는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법을 설명하기 위한 순서도이고, 도 7b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법의 공정 시간을 나타내는 그래프이다.
도 8a 내지 도 8d는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.
도 9a 내지 도 9d는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.
도 10a 내지 도 10c는 반도체 패키지의 휘어짐(warpage)을 나타내는 단면도들이다.
도 11은 본 발명의 기술적 사상의 실시예에 따른 반도체 패키지를 포함하는 반도체 모듈을 도시한 평면도이다.
도 12는 본 발명의 기술적 사상의 실시예에 따른 반도체 패키지의 시스템을 도시한 구성도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지(10)를 나타내는 단면도이다.
도 1을 참조하면, 패키지 기판(100), 상기 패키지 기판(100) 상에 실장된 반도체 칩(200), 및 상기 반도체 칩(200)을 둘러싸는 몰딩 부재(300)를 포함하는 반도체 패키지(10)를 나타낸다.
패키지 기판(100)은 지지 기판으로서, 몸체부(110), 하부 보호층, 및 상부 보호층을 포함할 수 있다. 상기 패키지 기판(100)은 인쇄 회로 기판(printed circuit board, PCB), 웨이퍼 기판, 세라믹 기판, 유리 기판, 및 인터포저(interposer) 기판 등을 기반으로 형성될 수 있다. 본 발명의 기술적 사상에 따른 실시예에서, 상기 패키지 기판(100)은 인쇄 회로 기판일 수 있다. 물론, 상기 패키지 기판(100)이 인쇄 회로 기판에 한정되는 것은 아니다.
한편, 상기 패키지 기판(100)에는 배선(140)이 형성되어 있고, 상기 배선(140)은 상기 패키지 기판(100) 상면의 상부 전극 패드(120)에 연결되는 필라 구조, 솔더 범프, 솔더볼, 및 솔더층 중 적어도 하나를 통해 반도체 칩(200)에 전기적으로 연결될 수 있다.
또한, 상기 패키지 기판(100) 하면의 하부 전극 패드(130)에는 외부 연결 단자(150)가 배치될 수 있다. 상기 패키지 기판(100)은 상기 외부 연결 단자(150)를 통해 전자 제품의 모듈 기판이나 시스템 보드 등에 전기적으로 연결되면서 탑재될 수 있다.
상기 몸체부(110) 내에는 다층 또는 단층의 배선(140)이 형성될 수 있고, 상기 배선(140)을 통해 외부 연결 단자(150)와 반도체 칩(200)이 전기적으로 연결될 수 있다. 하부 보호층 및 상부 보호층은 몸체부(110)를 보호하는 기능을 하는데, 예를 들어, 솔더 레지스트(solder resist)로 형성될 수 있다.
상기 패키지 기판(100)이 인쇄 회로 기판인 경우, 몸체부(110)는 통상적으로, 열경화성 수지 등의 고분자 물질, FR-4(Flame Retardant 4), BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지, 또는 페놀 수지 등을 일정 두께로 압축하여 박형으로 형성하고, 양면에 동박(copper foil)을 입힌 후, 패터닝을 통해 전기적 신호의 전달 경로인 배선(140)을 형성함으로써 구현될 수 있다. 단자와 연결되는 부분들, 예를 들어, 상부 전극 패드(120) 및 하부 전극 패드(130)를 제외하고 몸체부(110)의 하부면 및 상부면 전체에 솔더 레지스트가 도포되어 하부 보호층 및 상부 보호층이 구현될 수 있다.
한편, 인쇄 회로 기판은 한쪽 면에만 배선(140)을 형성한 단면 PCB(single layer PCB), 그리고 양쪽 면에 배선(140)을 형성한 양면 PCB(double layer PCB)로 구별될 수 있다. 또한, 프레프레그(prepreg)라는 절연체를 이용하여 동박의 층수를 3층 이상으로 형성할 수 있고, 형성된 동박의 층수에 따라 3개 이상의 배선(140)을 형성함으로써, 다층 구조의 PCB가 구현될 수도 있다. 물론, 상기 패키지 기판(100)이 앞서 설명한 인쇄 회로 기판의 구조나 재질에 한정되는 것은 아니다.
반도체 패키지(10)는 패키지 기판(100) 상에 반도체 칩(200)이 실장된 구조일 수 있다. 도면에는 반도체 칩(200)이 하나인 경우를 도시하고 있지만, 패키지 기판(100) 상에 복수의 반도체 칩(200)이 실장될 수 있다.
반도체 칩(200)은 메모리 칩 또는 로직 칩일 수 있다.
상기 메모리 칩은 휘발성 메모리 칩 또는 비휘발성 메모리 칩일 수 있다. 상기 휘발성 메모리 칩은 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM), TRAM(thyristor RAM), ZRAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)과 같이 현존하는 휘발성 메모리 칩과 현재 개발 중인 휘발성 메모리 칩을 포함할 수 있다. 또한, 상기 비휘발성 메모리 칩은 예를 들어, 플래시(flash) 메모리, MRAM(magnetic RAM), STT-MRAM(spin-transfer torque MRAM), FRAM(ferroelectric RAM), PRAM(phase change RAM), RRAM(resistive RAM), 나노튜브 RRAM(nanotube RRAM), 폴리머 RAM(polymer RAM), 나노 플로팅 게이트 메모리(nano floating gate memory), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리(molecular electronics memory), 또는 절연 저항 변화 메모리(insulator resistance change memory)와 같이 현존하는 비휘발성 메모리 칩과 현재 개발 중인 비휘발성 메모리 칩을 포함할 수 있다.
상기 로직 칩은 예를 들어, 마이크로프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 오디오 코덱, 비디오 코덱, 애플리케이션 프로세서, 또는 시스템 온 칩(System on Chip) 등으로 구현될 수 있으나, 이에 한정되는 것은 아니다. 상기 마이크로프로세서는 예를 들어, 싱글 코어 또는 멀티 코어를 포함할 수 있다.
반도체 칩(200)은 반도체 기판(210), 반도체 소자층(220), 하부 연결 패드(230), 반도체 배선층(240), 및 내부 연결 단자(250)를 포함할 수 있다.
상기 반도체 칩(200)은 반도체 기판(210)에 활성면 및 상기 활성면에 대향하는 비활성면을 가질 수 있다. 상기 반도체 기판(210)의 활성면은 상기 패키지 기판(100)의 상면과 마주보는 면일 수 있다. 상기 반도체 기판(210)의 상기 활성면에 다수의 능동/수동 소자들이 형성될 수 있으며, 하부 연결 패드(230)가 형성될 수 있다.
상기 패키지 기판(100) 및 상기 반도체 칩(200)의 활성면 사이에 내부 연결 단자(250)가 형성될 수 있다. 상기 내부 연결 단자(250)는 상기 하부 연결 패드(230)에 접촉될 수 있다. 상기 반도체 칩(200)은 상기 내부 연결 단자(250)를 통하여 상기 패키지 기판(100)에 전기적으로 연결될 수 있다.
상기 반도체 기판(210)은 반도체 기판(210)의 활성면에 형성된 반도체 소자층(220)을 포함할 수 있다. 반도체 배선층(240)은 반도체 소자층(220) 상에 형성될 수 있으며, 하부 연결 패드(230)를 통하여 내부 연결 단자(250)와 전기적으로 연결될 수 있다.
상기 반도체 기판(210)은 예를 들어, 실리콘(silicon)을 포함할 수 있다. 또는 반도체 기판(210)은 저머늄(germanium)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는, 반도체 기판(210)은 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들어, 반도체 기판(210)은 BOX 층(buried oxide layer)을 포함할 수 있다. 반도체 기판(210)은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well) 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 반도체 기판(210)은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.
반도체 소자층(220)은 복수의 개별 소자를 반도체 기판(210)에 형성되는 다른 배선과 연결하기 위한 반도체 배선층(240)을 포함하도록 형성될 수 있다. 반도체 배선층(240)은 적어도 하나의 금속 배선층 및 비아 플러그를 포함할 수 있다. 예를 들어, 반도체 배선층(240)은 2개 이상의 금속 배선층 또는 2개 이상의 비아 플러그가 번갈아 적층되는 다층 구조일 수 있다.
하부 연결 패드(230)는 반도체 소자층(220) 상에 배치될 수 있고, 반도체 소자층(220) 내부의 반도체 배선층(240)과 전기적으로 연결될 수 있다. 반도체 배선층(240)은 하부 연결 패드(230)를 통하여 내부 연결 단자(250)와 전기적으로 연결될 수 있다. 상기 하부 연결 패드(230)는 예를 들어, 알루미늄(Al), 구리(Cu), 니켈(Ni), 텅스텐(W), 백금(Pt), 및 금(Au) 중 적어도 하나를 포함할 수 있다.
반도체 소자층(220) 상에는 반도체 소자층(220) 내의 반도체 배선층(240)과 그 하부의 다른 구조물을 외부 충격이나 습기로부터 보호하기 위한 패시베이션층이 형성될 수 있다. 상기 패시베이션층은 하부 연결 패드(230)의 상면의 적어도 일부분을 노출시킬 수 있다.
내부 연결 단자(250)는 하부 연결 패드(230) 상에 배치될 수 있다. 내부 연결 단자(250)는 반도체 칩(200)을 패키지 기판(100)과 전기적으로 연결하는 데 이용될 수 있다. 내부 연결 단자(250)를 통해 반도체 칩(200)의 동작을 위한 제어 신호, 전원 신호, 및 접지 신호 중 적어도 하나를 외부로부터 제공받거나, 반도체 칩(200)에 저장될 데이터 신호를 외부로부터 제공받거나, 반도체 칩(200)에 저장된 데이터를 외부로 제공할 수 있다. 내부 연결 단자(250)는 예를 들어, 필라 구조, 솔더 범프, 솔더볼, 및 솔더층 중 적어도 하나를 포함할 수 있다.
몰딩 부재(300)는 반도체 칩(200)의 측면, 하면, 및 상면을 둘러싸도록 형성될 수 있다. 다만, 도시된 바와 달리, 반도체 칩(200)의 상면은 몰딩 부재(300)의 상면을 통해 노출될 수도 있다.
몰딩 부재(300)는 예를 들어, 에폭시 몰딩 컴파운드(Epoxy Molding Compound)로 형성될 수 있다. 에폭시 몰딩 컴파운드는 약 15GPa 내지 약 30GPa 정도의 영률(Young's Modulus), 및 약 3ppm 내지 약 30ppm 정도의 열팽창계수(Coefficient of Thermal Expansion)를 가질 수 있다.
몰딩 부재(300)는 에폭시 몰딩 컴파운드에 한정되지 않고 다양한 물질, 예를 들어, 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다. 열경화성 물질의 경우, 페놀형, 산무수물형, 아민형의 경화제와 아크릴폴리머의 첨가제를 포함할 수 있다.
한편, 몰딩 부재(300)는 MUF(Molded UnderFill) 공정을 이용하여 형성될 수 있고, 이에 따라, 반도체 칩(200)의 외곽을 덮는 물질과, 반도체 칩(200)과 패키지 기판(100)의 사이를 채우는 물질이 동일할 수 있다. 도시된 바와 같이, 반도체 칩(200)과 패키지 기판(100) 사이에는 내부 연결 단자(250)가 배치될 수 있고, 상기 내부 연결 단자(250)를 상기 몰딩 부재(300)가 둘러쌀 수 있다.
상기 몰딩 부재(300)는 주입 공정에 의하여 적절한 양의 몰딩 물질이 패키지 기판(100) 상에 주입되고, 경화 공정을 통해 반도체 패키지(10)의 외형을 형성한다. 필요에 따라 프레스와 같은 가압 공정에서 상기 몰딩 물질에 압력을 가하여 반도체 패키지(10)의 외형을 형성한다. 여기서, 상기 몰딩 물질 주입과 가압 사이의 지연 시간, 주입되는 몰딩 물질의 양, 및 가압 온도/압력 등의 공정 조건은 몰딩 물질의 점도와 같은 물리적 성질을 고려하여 설정할 수 있다.
몰딩 부재(300)의 측면 및 상면은 약 90˚의 각도를 가지는 직각 형태일 수 있다. 패키지 기판(100)을 다이싱 라인(dicing line)을 따라서 절단하여 각각의 반도체 패키지(10)를 만드는 공정에서, 상기 몰딩 부재(300)의 측면 및 상면이 직각 형태를 갖는 것이 일반적이다. 도시되지는 않았지만, 반도체 패키지(10)의 측면의 일부분에 반도체 칩(200)의 정보를 포함하는 마킹 패턴, 예를 들어, 바코드, 숫자, 문자, 기호 등이 형성될 수 있다.
상기 몰딩 부재(300)는 반도체 칩(200)을 오염 및 충격 등과 같은 외부 영향으로부터 보호하는 역할을 수행할 수 있다. 이러한 역할을 수행하기 위하여, 몰딩 부재(300)의 두께는 적어도 반도체 칩(200)을 모두 둘러쌀 수 있도록 형성될 수 있다. 상기 몰딩 부재(300)는 패키지 기판(100)을 모두 덮으므로, 상기 몰딩 부재(300)의 폭은 반도체 패키지(10)의 폭과 실질적으로 동일할 수 있다.
또한, 몰딩 부재(300)는 에폭시 몰딩 컴파운드로 형성되되, 에폭시 몰딩 컴파운드 내에 구형의(spherical) 필러(310)를 비교적 다량으로 함유할 수 있다. 예를 들어, 몰딩 부재(300)는 상기 필러(310)를 약 50중량% 내지 약 90중량%로 함유한 에폭시 계열 물질로 형성될 수 있다. 여기서, 필러(310)는 실리콘산화물의 일종인 실리카(silica)를 코어(311)로 하거나, 알루미늄산화물 계열의 물질을 코어(311)로 하고, 상기 코어(311)를 감싸는 코팅층(313)을 포함하도록 구성될 수 있다.
본 발명의 기술적 사상에 따른 실시예에서, 필러(310)는 비전자기 물질인 코어(311) 및 상기 코어(311)를 감싸는 전자기 물질인 코팅층(313)을 포함할 수 있다. 상기 필러(310)는 전기장 또는 자기장에 반응하도록 금속, 금속산화물, 탄소소재, 기능성 고분자 등이 코팅된 구형(sphere), 판형(platelet), 섬유(fiber) 형태로 형성될 수 있다. 가해지는 전기장 또는 자기장의 방향에 따라, 상기 필러(310)의 유동 및 분포는 원하는 방향으로 자유롭게 변화할 수 있다.
본 발명의 기술적 사상에 따른 실시예에서, 상기 몰딩 부재(300)는 상기 필러(310)를 포함하는 형태라면 파우더(powder), 과립(granule), 액상(liquid), 시트(sheet) 등의 형태에 관계없이 적용이 가능할 수 있다.
구체적으로, 상기 코팅층(313)은 금속, 금속산화물, 고분자, 고분자전해질, 및 탄소복합재료 중에서 선택된 어느 하나를 포함할 수 있으며, 상기 코팅층(313)의 형성 방법은 졸겔법, 공침법, 열분무법, 에멀젼법, 수열합성법, 또는 분사건조법 등의 공지된 제조 방법을 사용하여 원하는 구조로 형성할 수 있다.
상기 코팅층(313)은 상기 몰딩 부재(300)에 가해지는 외력이 어떠한 종류인 것인지에 대하여 서로 다른 물질로 형성될 수 있다. 일부 실시예들에서, 상기 코팅층(313)은 전기장에 반응하는 물질인 고분자, 고분자전해질, 및 탄소복합재료 중에서 선택된 어느 하나를 포함할 수 있다. 다른 실시예들에서, 상기 코팅층(313)은 자기장에 반응하는 물질인 금속 및 금속산화물 중에서 선택된 어느 하나를 포함할 수 있다.
여기서는 상기 코팅층(313)이 자기장에 반응하는 물질로 구성되는 경우에 대하여 상세히 설명하도록 한다. 상기 코팅층(313)을 구성하는 자기장에 반응하는 물질이란, 자화된 자성체와 같이 입자 자체가 자성을 가지는 경우뿐만 아니라, 철(Fe) 또는 산화철과 같이 자기장에 의해 자성이 유도되어 자기장에 의해 이끌릴 수 있는 입자들로 해석될 수 있다.
상기 코팅층(313)은 강자성, 연자성, 또는 상자성의 물질로 이루어진 분말 입자일 수 있다. 상기 코팅층(313)은 예를 들어, 산화철(FeO, Fe2O3, Fe2O4, Fe3O4), 니켈-아연 페라이트(Ni-Zn ferrite), 망간-아연 페라이트(Mn-Zn ferrite)와 같은 페라이트 물질의 분말이거나, 퍼멀로이(permalloy) 또는 센더스트(sendust)일 수 있으며, 니켈(Ni), 아연(Zn), 망간(Mn), 코발트(Co), 마그네슘(Mg), 알루미늄(Al), 바륨(Ba), 구리(Cu), 또는 철(Fe)과 같은 금속 분말을 포함할 수 있다. 또는, 상기 코팅층(313)은 페라이트 분말과 금속 분말이 혼합되어 사용될 수도 있다.
상기 코팅층(313)을 구성하는 물질의 입자는 약 1㎛ 내외의 크기, 또는 수 ㎛ 내외의 크기, 또는 수십 ㎛ 내외의 크기를 가지는 입상 구조(granular structure)를 가질 수 있다.
몰딩 부재(300)의 내부에서 상기 필러들(310)의 분포도가 상대적으로 높은 영역은 필러 밀집층(RF)으로 지칭될 수 있으며, 상기 필러들(310)의 분포도가 상대적으로 낮은 영역은 에폭시 밀집층(RE)으로 지칭될 수 있다.
전기장 또는 자기장을 이용하여, 상기 필러들(310)이 몰딩 부재(300)의 내부의 국부적 영역에서 다른 영역보다 상대적으로 밀집되도록 위치를 제어할 수 있다. 도시된 바와 같이, 상기 필러들(310)이 내부 연결 단자(250)의 주위에 배치되며, 상기 반도체 칩(200)과 상기 패키지 기판(100)의 사이 영역에서 상대적으로 분포도가 높게 배치되도록 필러 밀집층(RF)이 형성될 수 있다.
상기 필러들(310)을 포함하는 몰딩 부재(300)가 반도체 칩(200)을 둘러싸도록 형성하는 공정 중 또는 공정 후, 상기 몰딩 부재(300)에 전기장 또는 자기장을 인가하여 상기 필러들(310)을 상기 몰딩 부재(300)의 내부에서 원하는 방향으로 이동시킬 수 있다.
상세한 내용은 후술하겠지만, 상기 몰딩 부재(300)의 상부 또는 하부에 전기장 유닛(420, 도 8a 참조) 및/또는 자기장 유닛(430, 도 8a 참조)을 배치할 수 있다. 이 경우, 상기 필러들(310)은 전기장 유닛(420, 도 8a 참조)에 의해 형성된 전기장 또는 자기장 유닛(430, 도 8a 참조)에 의해 형성된 자기장에 의해 몰딩 부재(300)의 내부에서 소정 방향으로 이동될 수 있다. 따라서, 도시된 바와 같이, 몰딩 부재(300)의 하부에는 필러 밀집층(RF)이 형성되고, 상부에는 에폭시 밀집층(RE)이 형성될 수 있다.
상기 몰딩 부재(300)를 경화시켜, 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치를 고정시킬 수 있다. 상기 경화는 열경화 또는 광경화일 수 있다. 경화된 몰딩 부재(300)는 유동성을 상실하며, 상기 전기장 유닛(420, 도 8a 참조) 및/또는 자기장 유닛(430, 도 8a 참조)을 제거하더라도 필러 밀집층(RF) 및 에폭시 밀집층(RE)은 각각의 위치를 유지할 수 있다.
최근 전자 제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 전자 제품에 실장되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 전자 부품들의 소형화 및 경량화를 위하여 이에 탑재되는 반도체 패키지는 그 부피가 점점 작아지면서도 고용량의 데이터를 처리할 것이 요구되고 있다. 한정적인 반도체 패키지의 구조 내에 고용량의 메모리를 구현하기 위해서는 얇은 반도체 칩 스택이 필요하며, 이로 인해 반도체 패키지의 전체적인 두께는 지속적으로 감소하는 추세이다. 이러한 반도체 패키지에 실장되는 반도체 칩들은 몰딩 부재에 둘러싸여 보호된다.
본 발명의 기술적 사상과는 다른 일반적인 반도체 패키지에서, 몰딩 부재에 포함되는 필러들은 무작위로 섞여 있는 상태에서 위치가 고정되므로, 반도체 패키지의 종류에 따라 필러들의 위치를 몰딩 부재의 내부에서 선택적으로 변경하는 것은 매우 어렵다.
이와 달리, 본 발명의 기술적 사상에 따른 반도체 패키지(10)는, 몰딩 부재(300) 내에 필러(310)를 분산하여 분포시키고, 몰딩 부재(300)를 형성하는 과정에서, 유동 상태 또는 액상의 유체 상태로 유지되고 있는 몰딩 부재(300)에 전기장 또는 자기장을 인가하여 몰딩 부재(300)의 국부 영역에 필러(310)가 밀집되어 층을 이룬 필러 밀집층(RF)을 유도할 수 있다. 이 후, 유동 상태의 몰딩 부재(300)를 경화함으로써, 상기 필러 밀집층(RF)이 상기 몰딩 부재(300)의 내부에서 그대로 유지된 상태로 고정될 수 있다.
즉, 본 발명의 기술적 사상에 따른 반도체 패키지(10)는, 전기장 또는 자기장을 이용하여 몰딩 부재(300)의 내부에서 필러들(310)의 위치를 제어할 수 있으므로 얇은 반도체 칩 스택이 가능하여, 궁극적으로 고집적화에 유리한 반도체 패키지를 구현할 수 있다.
도 2 내지 도 4는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 패키지들(20, 30, 40)을 나타내는 단면도들이다.
이하에서 설명하는 반도체 패키지들(20, 30, 40)을 구성하는 각각의 구성 요소 및 상기 구성 요소를 이루는 물질은 앞서 도 1에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여 반도체 패키지(10, 도 1 참조)와 차이점을 중심으로 설명하도록 한다.
도 2를 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지(20)는 몰딩 부재(300)의 내부에서 상기 필러들(310)의 분포도가 상대적으로 높은 영역인 필러 밀집층(RF)이 반도체 칩(200)과 이격되어, 상기 몰딩 부재(300)의 상부 영역에 배치될 수 있다.
상기 필러들(310)은 전기장 또는 자기장의 제1 방향의 힘(예를 들어, 인력)에 의해 몰딩 부재(300)의 내부에서 소정 방향으로 이동될 수 있다. 상기 필러들(310)이 몰딩 부재(300)의 내부의 국부적 영역에서 다른 영역보다 상대적으로 밀집되도록 위치를 제어할 수 있다. 도시된 바와 같이, 상기 필러들(310)이 몰딩 부재(300)의 상부 영역의 최외곽을 구성하도록 필러 밀집층(RF)이 형성되고, 상기 반도체 칩(200)의 주변 영역 및 상기 반도체 칩(200)과 상기 패키지 기판(100)의 사이 영역에서 상기 필러들(310)이 상대적으로 분포도가 낮게 배치되도록 에폭시 밀집층(RE)이 형성될 수 있다.
상기 몰딩 부재(300)를 경화시켜, 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치를 고정시킬 수 있다. 전기장 또는 자기장을 제거하더라도 필러 밀집층(RF) 및 에폭시 밀집층(RE)은 각각의 위치를 유지할 수 있다.
도 3을 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지(30)는 몰딩 부재(300)의 내부에서 상기 필러들(310)의 분포도가 상대적으로 높은 영역인 필러 밀집층(RF)이 상기 반도체 칩(200)의 주변 영역에 배치될 수 있다.
상기 필러들(310)은 전기장 또는 자기장의 제1 방향의 힘에 의해 몰딩 부재(300)의 내부에서 소정 방향으로 이동될 수 있다. 상기 필러들(310)이 몰딩 부재(300)의 내부의 국부적 영역에서 다른 영역보다 상대적으로 밀집되도록 위치를 제어할 수 있다. 도시된 바와 같이, 상기 필러들(310)이 몰딩 부재(300)의 측벽 영역의 최외곽을 구성하도록 필러 밀집층(RF)이 형성되고, 상기 반도체 칩(200)의 주변 영역, 상기 몰딩 부재(300)의 상부 영역, 및 상기 반도체 칩(200)과 상기 패키지 기판(100)의 사이 영역에서 상기 필러들(310)이 상대적으로 분포도가 낮게 배치되도록 에폭시 밀집층(RE)이 형성될 수 있다.
상기 몰딩 부재(300)를 경화시켜, 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치를 고정시킬 수 있다. 전기장 또는 자기장을 제거하더라도 필러 밀집층(RF) 및 에폭시 밀집층(RE)은 각각의 위치를 유지할 수 있다.
도 4를 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지(40)는 몰딩 부재(300)의 내부에서 상기 필러들(310)의 분포도가 상대적으로 높은 영역인 필러 밀집층(RF)이 상기 몰딩 부재(300)의 측벽 영역에 배치될 수 있다.
상기 필러들(310)은 전기장 또는 자기장의 제1 방향의 힘에 의해 몰딩 부재(300)의 내부에서 소정 방향으로 이동될 수 있다. 상기 필러들(310)이 몰딩 부재(300)의 내부의 국부적 영역에서 다른 영역보다 상대적으로 밀집되도록 위치를 제어할 수 있다. 도시된 바와 같이, 상기 필러들(310)이 상기 반도체 칩(200)의 주변을 감싸도록 필러 밀집층(RF)이 형성되고, 상기 반도체 칩(200)의 주변 영역을 제외한 상기 반도체 칩(200)의 외곽 영역에서 상기 필러들(310)이 상대적으로 분포도가 낮게 배치되도록 에폭시 밀집층(RE)이 형성될 수 있다.
상기 몰딩 부재(300)를 경화시켜, 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치를 고정시킬 수 있다. 전기장 또는 자기장을 제거하더라도 필러 밀집층(RF) 및 에폭시 밀집층(RE)은 각각의 위치를 유지할 수 있다.
즉, 도 2 내지 도 4에서 설명한 본 발명의 기술적 사상에 따른 반도체 패키지들(20, 30, 40)은 각각 반도체 패키지(10, 도 1 참조)와 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치가 서로 다르도록 구성될 수 있다. 이는 필러들(310)이 전기장 또는 자기장의 제1 방향의 힘에 의해 몰딩 부재(300)의 내부에서 소정 방향으로 이동될 수 있기 때문에, 반도체 패키지의 설계에 따라 필러들(310)의 위치를 원하는 방향으로 제어할 수 있으므로 가능하다.
도 5 및 도 6은 본 발명의 기술적 사상의 또 다른 실시예에 따른 반도체 패키지들(50, 60)을 나타내는 단면도들이다.
이하에서 설명하는 반도체 패키지들(50, 60)을 구성하는 각각의 구성 요소 및 상기 구성 요소를 이루는 물질은 앞서 도 1에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여 반도체 패키지(10, 도 1 참조)와 차이점을 중심으로 설명하도록 한다.
도 5를 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지(50)는 몰딩 부재(300)의 내부에서 제1 필러들(310)의 분포도가 상대적으로 높은 영역인 제1 필러 밀집층(RF1) 및 제2 필러들(320)의 분포도가 상대적으로 높은 영역인 제2 필러 밀집층(RF2)을 가질 수 있다.
반도체 패키지(50)를 구성하는 몰딩 부재(300)에 포함되는 제1 및 제2 필러들(310, 320)은 자기장에 제1 방향의 힘을 가지는 제1 필러들(310) 및 자기장에 상기 제1 방향의 힘과 반대 방향인 제2 방향의 힘(예를 들어, 척력)을 가지는 제2 필러들(320)을 포함할 수 있다. 따라서, 상기 제1 필러들(310) 및 상기 제2 필러들(320)은 상기 몰딩 부재(300)의 내부에서 서로 다른 영역에 배치될 수 있다.
한편, 상기 제1 필러들(310)의 코어(311) 및 상기 제2 필러들(320)의 코어(321)는 실질적으로 동일한 물질로 구성될 수 있다. 또한, 상기 제1 필러들(310)의 코어(311)의 직경(311D) 및 상기 제2 필러들(320)의 코어(321)의 직경(321D)은 실질적으로 동일할 수 있다.
상기 제1 필러들(310) 및 상기 제2 필러들(320)의 차이는 코팅층에서 비롯될 수 있다. 상기 제1 필러들(310)의 코팅층(313)을 구성하는 물질과 상기 제2 필러들(320)의 코팅층(323)을 구성하는 물질은 서로 다른 것일 수 있다. 다만, 이 경우에도, 상기 제1 필러들(310)의 코팅층(313)의 두께(313T) 및 상기 제2 필러들(320)의 코팅층(323)의 두께(323T)는 실질적으로 동일할 수 있다.
구체적으로, 상기 제1 필러들(310)의 코팅층(313)을 구성하는 물질은 강자성체(ferromagnetic material)이고, 상기 제2 필러들(320)의 코팅층(323)을 구성하는 물질은 반자성체(diamagnetic material)일 수 있다. 이와 반대로, 상기 제1 필러들(310)의 코팅층(313)을 구성하는 물질은 반자성체이고, 상기 제2 필러들(320)의 코팅층(323)을 구성하는 물질은 강자성체일 수도 있다.
강자성체란 예를 들어, 철(Fe), 코발트(Co), 니켈(Ni) 등이 있으며, 자기장과 동일 방향으로 자화되어 제1 방향의 힘이 작용하며, 자기장을 제거해도 자성을 유지하는 물질이다. 이와 달리, 반자성체란 예를 들어, 구리(Cu), 금(Au) 등이 있으며, 자기장과 반대 방향으로 자화되어 제2 방향의 힘이 작용하며, 자기장을 제거하면 원래 상태로 돌아가는 물질이다.
따라서, 이러한 서로 다른 성질을 가지는 상기 제1 필러들(310) 및 상기 제2 필러들(320)을 포함하는 몰딩 부재(300)를 이용하여, 제1 필러들(310)의 분포도가 상대적으로 높은 영역인 제1 필러 밀집층(RF1) 및 제2 필러들(320)의 분포도가 상대적으로 높은 영역인 제2 필러 밀집층(RF2)이 상기 몰딩 부재(300)의 내부에서 서로 다른 영역에 배치될 수 있다. 상기 제1 필러 밀집층(RF1)과 상기 제2 필러 밀집층(RF2)의 사이에는 에폭시 밀집층(RE)이 배치될 수 있다.
일부 실시예들에서, 도시된 바와 같이, 상기 제1 필러 밀집층(RF1)은 상기 반도체 칩(200)과 상기 패키지 기판(100)의 사이 영역에 배치될 수 있고, 상기 제2 필러 밀집층(RF2)은 반도체 칩(200)과 이격되어 상기 몰딩 부재(300)의 상부 영역에 배치될 수 있다. 다른 실시예들에서, 도시되지는 않았지만, 상기 제1 필러 밀집층(RF1)은 상기 몰딩 부재(300)의 좌측벽 영역에 배치되고, 상기 제2 필러 밀집층(RF2)은 상기 몰딩 부재(300)의 우측벽 영역에 배치될 수 있다. 물론, 상기 제1 필러 밀집층(RF1) 및 상기 제2 필러 밀집층(RF2)의 배치가 이에 한정되는 것은 아니다.
도 6을 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지(60)는 몰딩 부재(300)의 내부에서 제3 필러들(330)의 분포도가 상대적으로 높은 영역인 제3 필러 밀집층(RF3) 및 제4 필러들(340)의 분포도가 상대적으로 높은 영역인 제4 필러 밀집층(RF4)을 가질 수 있다.
반도체 패키지(60)를 구성하는 몰딩 부재(300)에 포함되는 제3 및 제4 필러들(330, 340)은 전기장에 상대적으로 강하게 반응하는 제3 필러들(330) 및 전기장에 상대적으로 약하게 반응하는 제4 필러들(340)을 포함할 수 있다. 다시 말해, 상기 제3 필러들(330)의 전기장에 대한 제1 방향의 힘은 상기 제4 필러들(340)의 전기장에 대한 제1 방향의 힘보다 클 수 있다. 따라서, 상기 제3 필러들(330) 및 상기 제4 필러들(340)은 상기 몰딩 부재(300)의 내부에서 서로 다른 영역에 배치될 수 있다.
한편, 상기 제3 필러들(330)의 코어(331) 및 상기 제4 필러들(340)의 코어(341)는 실질적으로 동일한 물질로 구성될 수 있다. 또한, 상기 제3 필러들(330)의 코어(331)의 직경(331D) 및 상기 제4 필러들(340)의 코어(341)의 직경(341D)은 실질적으로 동일할 수 있다.
상기 제3 필러들(330) 및 상기 제4 필러들(340)의 차이는 코팅층에서 비롯될 수 있다. 상기 제3 필러들(330)의 코팅층(333)의 두께(333T) 및 상기 제4 필러들(340)의 코팅층(343)의 두께(343T)는 서로 다를 수 있다. 다만, 이 경우에도, 상기 제3 필러들(330)의 코팅층(333)을 구성하는 물질과 상기 제4 필러들(340)의 코팅층(343)을 구성하는 물질은 서로 동일할 수 있다.
구체적으로, 상기 제3 필러들(330)의 코팅층(333) 및 상기 제4 필러들(340)의 코팅층(343)을 구성하는 물질은 모두 고분자전해질(polyelectrolyte)일 수 있고, 고분자전해질로 구성되는 제3 필러들(330)의 코팅층(333)의 두께(333T)와 제4 필러들(340)의 코팅층(343)의 두께(343T)를 서로 다르게 형성하여, 상기 제3 필러들(330) 및 상기 제4 필러들(340)을 제조할 수 있다.
고분자전해질이란 예를 들어, 폴리스티렌, 폴리아크릴산, 폴리알릴아민히드로산, 폴리라이신 등이 있으며, 전해질 그룹이 반복적인 단위를 갖고 물속에 용해되면 전하를 띄는 고분자를 말한다. 따라서, 고분자전해질은 양전하 또는 음전하를 띤 상태로 존재하고, 이에 전기장에 반응할 수 있다.
따라서, 전기장에 상대적으로 다르게 반응하는 성질을 가지는 상기 제3 필러들(330) 및 상기 제4 필러들(340)을 포함하는 몰딩 부재(300)를 이용하여, 제3 필러들(330)의 분포도가 상대적으로 높은 영역인 제3 필러 밀집층(RF3) 및 제4 필러들(340)의 분포도가 상대적으로 높은 영역인 제4 필러 밀집층(RF4)이 상기 몰딩 부재(300)의 내부에서 서로 다른 영역에 배치될 수 있다.
일부 실시예들에서, 도시된 바와 같이, 상기 제3 필러 밀집층(RF3)은 반도체 칩(200)과 이격되어 상기 몰딩 부재(300)의 상부 영역의 최상단에 배치될 수 있고, 상기 제4 필러 밀집층(RF4)은 상기 몰딩 부재(300)의 상부 영역 중 상기 제3 필러 밀집층(RF3)의 아래에 배치될 수 있다. 상기 제4 필러 밀집층(RF4)의 아래에는 에폭시 밀집층(RE)이 배치될 수 있다.
다른 실시예들에서, 도시되지는 않았지만, 상기 제3 필러 밀집층(RF3)은 상기 몰딩 부재(300)의 하부 영역의 최하단에 배치되고, 상기 제4 필러 밀집층(RF4)은 상기 몰딩 부재(300)의 하부 영역 중 상기 제3 필러 밀집층(RF3)의 위에 배치될 수 있다. 물론, 상기 제3 필러 밀집층(RF3) 및 상기 제4 필러 밀집층(RF4)의 배치가 이에 한정되는 것은 아니다.
즉, 도 5 및 도 6에서 설명한 본 발명의 기술적 사상에 따른 반도체 패키지들(50, 60)은 반도체 패키지(10, 도 1 참조)와 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치가 서로 다르도록 구성될 수 있다.
일부 실시예들에서, 제1 필러들(310) 및 제2 필러들(320)이 서로 다른 물질의 코팅층으로 형성되어, 자기장에 의해 몰딩 부재(300)의 내부에서 소정 방향으로 이동될 수 있기 때문에, 반도체 패키지의 설계에 따라 제1 필러들(310) 및 제2 필러들(320)의 위치를 원하는 방향으로 제어할 수 있다.
다른 실시예들에서, 제3 필러들(330) 및 제4 필러들(340)이 서로 다른 두께의 코팅층으로 형성되어, 전기장에 의해 몰딩 부재(300)의 내부에서 소정 방향으로 이동될 수 있기 때문에, 반도체 패키지의 설계에 따라 제3 필러들(330) 및 제4 필러들(340)의 위치를 원하는 방향으로 제어할 수 있다.
도 7a는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법을 설명하기 위한 순서도이고, 도 7b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법의 공정 시간을 나타내는 그래프이다.
도 7a를 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법(S10)은 다음과 같은 공정 순서를 포함할 수 있다. 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법(S10)은, 패키지 기판을 준비하는 단계(S100), 패키지 기판 상에 적어도 하나의 반도체 칩을 실장하는 단계(S200), 패키지 기판 상에 반도체 칩을 둘러싸도록 비전자기 물질인 코어 및 코어를 감싸는 전자기 물질인 코팅층을 포함하는 필러들을 가지는 몰딩 물질을 도포하는 단계(S300), 몰딩 물질에 전기장 또는 자기장을 인가하여 필러들을 몰딩 물질의 내부에서 소정 방향으로 이동시키는 단계(S400), 및 몰딩 물질을 경화하여 몰딩 부재를 형성하는 단계(S500)를 포함한다.
상기 각각의 단계에 대한 기술적 특징은 후술하는 도 8a 내지 도 9d를 통하여 상세히 설명하도록 한다.
도 7b를 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법(S10, 도 7a 참조)에 있어서, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정 시간(T400)과 몰딩 물질을 경화하는 공정 시간(T500)과의 관계를 나타낸다.
일부 실시예들에서, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정이 완료된 후, 몰딩 물질을 경화하는 공정이 시작될 수 있다. 즉, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정 시간(T400)과 몰딩 물질을 경화하는 공정 시간(T500)은 서로 분리되어 진행될 수 있다.
다른 실시예들에서, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정이 시작된 후 몰딩 물질을 경화하는 공정이 시작되고, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정과 몰딩 물질을 경화하는 공정이 동시에 완료될 수 있다. 또는, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정이 시작된 후 몰딩 물질을 경화하는 공정이 시작되고, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정이 완료된 후 몰딩 물질을 경화하는 공정이 완료될 수 있다. 즉, 몰딩 물질에 전기장 또는 자기장을 인가하는 공정 시간(T400)과 몰딩 물질을 경화하는 공정 시간(T500)은 적어도 일부가 중첩되어 진행될 수 있다. 다만, 공정 시간(T400, T500)이 이에 한정되는 것은 아니다.
도 8a 내지 도 8d는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.
도 8a를 참조하면, 몰딩 부재(300, 도 8d 참조)가 형성될 내부 영역(400S)을 정의하는 하우징(400)을 준비하고, 상기 내부 영역(400S)에 반도체 칩(200)이 실장된 패키지 기판(100)을 배치한다. 상기 하우징(400)은 전기장을 발생시키는 전기장 유닛(420) 및/또는 자기장을 발생시키는 자기장 유닛(430)을 포함할 수 있다.
트랜스퍼 몰딩 공정 방식에 의해 형성되는 반도체 패키지의 몰딩 부재(300, 도 8d 참조)는, 상기 하우징(400)이 정의하는 형상에 따라 그대로 구현될 수 있다. 따라서, 형성하고자 하는 상기 몰딩 부재(300, 도 8d 참조)에 따라 상기 하우징(400)을 미리 결정할 수 있다.
한편, 상기 하우징(400)은 몰딩 물질(300M, 도 8b 참조)을 주입하기 위한 주입로(410) 및 상기 하우징(400)의 내부 영역(400S)을 채운 나머지 몰딩 물질(300M, 도 8b 참조)이 배출될 수 있는 배출로(미도시)를 포함할 수 있다.
도 8b를 참조하면, 하우징(400)의 내부 영역(400S)으로 몰딩 물질(300M)을 주입할 수 있다. 상기 몰딩 물질(300M)은 에폭시 몰딩 컴파운드 내에 무작위로 분산된 구형의 필러(310)를 비교적 다량으로 함유할 수 있다. 예를 들어, 몰딩 물질(300M)은 상기 필러(310)를 약 50중량% 내지 약 90중량%로 함유한 에폭시 계열 물질로 형성될 수 있다.
상기 몰딩 물질(300M)은 유동적인 상태에서 하우징(400)의 내부 영역(400S)으로 주입되며, 상기 내부 영역(400S)을 완전히 채울 때까지 주입될 수 있다. 상기 하우징(400) 내에 상기 몰딩 물질(300M)을 주입하는 단계는 진공 상태에서 수행될 수 있다.
주입 공정에 의하여 적절한 양의 몰딩 물질(300M)이 패키지 기판(100) 상에 주입된다. 필요에 따라 프레스와 같은 가압 공정을 통해, 상기 몰딩 물질(300M)에 압력을 가할 수 있다. 여기서, 상기 몰딩 물질(300M)의 주입과 가압 사이의 지연 시간, 주입되는 몰딩 물질(300M)의 양, 및 가압 온도/압력 등의 공정 조건은 몰딩 물질(300M)의 점도와 같은 물리적 성질을 고려하여 설정할 수 있다.
상기 몰딩 물질(300M)은 상기 내부 영역(400S)을 빈 공간 없이 완전히 채울 수 있도록 주입되어야 한다. 한정적인 반도체 패키지의 구조 내에 고용량의 메모리를 구현하기 위해서는 얇은 반도체 칩 스택이 필요하며, 이로 인해 반도체 패키지의 전체적인 두께는 지속적으로 감소하는 추세이다. 이러한 반도체 패키지에서 상기 내부 연결 단자(250)의 크기도 지속적으로 감소하므로, 반도체 칩(200)과 패키지 기판(100) 사이를 채우는 공정은 난이도가 매우 높을 수 있다.
본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법은, 상기 몰딩 물질(300M)을 주입 시에, 전기장을 발생시키는 전기장 유닛(420) 또는 자기장을 발생시키는 자기장 유닛(430)을 가동하여, 상기 필러들(310)이 전기장 또는 자기장에 의하여 반도체 칩(200)과 패키지 기판(100) 사이를 채우도록 배치될 수 있다.
상기 필러들(310)의 이동에 따라 상기 몰딩 물질(300M)도 유사한 방향으로 유동될 수 있다. 즉, 상기 필러들(310)이 전기장 또는 자기장에 의하여 상기 내부 연결 단자(250)의 주위에 배치되도록 이동된다. 이에 따라, 상기 몰딩 물질(300M)은 상기 필러들(310)의 이동에 따른 영향 및 주입 압력의 영향을 동시에 받을 수 있으므로, 상기 내부 연결 단자(250)를 둘러싸도록 용이하게 빈 공간 없이 주입될 수 있다.
도 8c를 참조하면, 하우징(400)의 내부 영역(400S)에 몰딩 물질(300M)이 모두 채워지면, 상기 몰딩 물질(300M)을 경화시킬 수 있다.
본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법은, 상기 몰딩 물질(300M)을 주입 후에, 전기장을 발생시키는 전기장 유닛(420) 또는 자기장을 발생시키는 자기장 유닛(430)을 가동하여, 상기 필러들(310)이 전기장 또는 자기장에 의하여 반도체 칩(200)과 패키지 기판(100) 사이를 채우도록 배치될 수 있다.
이 경우, 상기 필러(310)는 전기장 유닛(420)에 의해 형성된 전기장 또는 자기장 유닛(430)에 의해 형성된 자기장 사이의 제1 방향의 힘에 의해 몰딩 물질(300M)의 내부에서 소정 방향으로 이동될 수 있다. 따라서, 도시된 바와 같이, 몰딩 물질(300M)의 하부에는 필러 밀집층(RF)이 형성되고, 상부에는 에폭시 밀집층(RE)이 형성될 수 있다.
상기 몰딩 물질(300M)을 경화시켜, 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치를 고정시킬 수 있다. 상기 경화는 열경화 또는 광경화일 수 있다. 경화된 몰딩 물질(300M)은 유동성을 상실하며, 상기 전기장 또는 자기장을 제거하더라도 필러 밀집층(RF) 및 에폭시 밀집층(RE)은 각각의 위치를 유지할 수 있다.
본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법은, 필러 밀집층(RF) 및 에폭시 밀집층(RE)이 몰딩 물질(300M)의 내부에서 서로 다른 영역에 형성되도록 할 수 있다. 이는 필러들(310)이 전기장 또는 자기장의 제1 방향의 힘에 의해 몰딩 물질(300M)의 내부에서 소정 방향으로 이동될 수 있기 때문에, 반도체 패키지의 설계에 따라 필러들(310)의 위치를 원하는 방향으로 제어할 수 있으므로 가능하다.
도시된 바와 달리, 몰딩 물질(300M)의 내부에서 상기 필러들(310)의 분포도가 상대적으로 높은 영역인 필러 밀집층(RF)이 반도체 칩(200)과 이격되어, 상기 몰딩 물질(300M)의 상부 영역에 배치될 수도 있고, 상기 필러 밀집층(RF)이 상기 몰딩 물질(300M)의 측벽 영역에 배치될 수도 있고, 또는, 상기 필러 밀집층(RF)이 상기 반도체 칩(200)의 주변 영역에 배치될 수도 있다.
도 8d를 참조하면, 패키지 기판(100) 상에서 반도체 칩(200)을 둘러싸는 몰딩 부재(300)가 형성된 예비 반도체 패키지가 제조될 수 있다. 상기 몰딩 부재(300)의 측면 및 상면은 약 90˚의 각도를 가지는 직각 형태일 수 있다.
하우징(400, 도 8c 참조)으로부터 몰딩 부재(300)가 형성된 상기 예비 반도체 패키지를 분리할 수 있다. 도시되지는 않았지만, 몰딩 부재(300)의 측면의 일부분에 반도체 칩(200)의 정보를 포함하는 마킹 패턴, 예를 들어, 바코드, 숫자, 문자, 기호 등을 형성하는 공정이 진행될 수 있다.
도 9a 내지 도 9d는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.
도 9a를 참조하면, 몰딩 부재(300, 도 9d 참조)가 형성될 하우징(500)을 준비할 수 있다. 상기 하우징(500)은 하부 하우징(500B) 및 상부 하우징(500T)을 포함할 수 있다. 상기 하부 하우징(500B)에는 몰딩 물질(300M)을 채우고, 상기 상부 하우징(500T)에는 복수의 반도체 칩(200)이 실장된 패키지 기판(100)을 배치한다. 상기 하우징(500)은 전기장을 발생시키는 전기장 유닛(520) 및/또는 자기장을 발생시키는 자기장 유닛(530)을 포함할 수 있다.
컴프레션 몰딩 공정 방식에 의해 형성되는 반도체 패키지의 몰딩 부재(300, 도 9d 참조)는, 상기 하우징(500)이 정의하는 형상에 따라 그대로 구현될 수 있다. 따라서, 형성하고자 하는 상기 몰딩 부재(300, 도 9d 참조)에 따라 상기 하우징(500)을 미리 결정할 수 있다.
한편, 상기 하우징(500)은 몰딩 물질(300M)을 포함하는 하부 하우징(500B)과, 상기 하부 하우징(500B) 상에서 복수의 반도체 칩(200)이 실장된 패키지 기판(100)을 포함하는 상부 하우징(500T)으로 구성될 수 있다.
도 9b를 참조하면, 하우징(500)의 내부 영역(510)으로 몰딩 물질(300M)을 이동할 수 있다. 상기 몰딩 물질(300M)은 에폭시 몰딩 컴파운드 내에 구형의 필러(310)를 비교적 다량으로 함유할 수 있다. 예를 들어, 몰딩 물질(300M)은 상기 필러(310)를 약 50중량% 내지 약 90중량%로 함유한 에폭시 계열 물질로 형성될 수 있다.
상기 몰딩 물질(300M)은 유동적인 상태에서 하우징(500)의 내부 영역(510)으로 이동하며, 상기 내부 영역(510)을 완전히 채울 때까지 이동될 수 있다. 상기 필러들(310)은 상기 몰딩 물질(300M)의 내부에서 무작위로 분산된 상태로 위치할 수 있다. 즉, 전기장 유닛(520) 및/또는 자기장 유닛(530)에서 전기장 또는 자기장을 발생시키지 않은 상태일 수 있다.
도 9c를 참조하면, 본 발명의 기술적 사상에 따른 반도체 패키지 제조 방법은, 상기 몰딩 물질(300M)을 이동 후에, 전기장을 발생시키는 전기장 유닛(420) 또는 자기장을 발생시키는 자기장 유닛(430)을 가동하여, 상기 필러들(310)이 전기장 또는 자기장에 의하여 복수의 반도체 칩(200)과 이격되어, 상기 몰딩 물질(300M)의 상부 영역에 배치될 수 있다.
이 경우, 상기 필러(310)는 전기장 유닛(420)에 의해 형성된 전기장 또는 자기장 유닛(430)에 의해 형성된 자기장 사이의 제1 방향의 힘에 의해 몰딩 물질(300M)의 내부에서 소정 방향으로 이동될 수 있다. 따라서, 도시된 바와 같이, 몰딩 물질(300M)의 하부에는 필러 밀집층(RF)이 형성되고, 상부에는 에폭시 밀집층(RE)이 형성될 수 있다.
상기 몰딩 물질(300M)을 경화시켜, 필러 밀집층(RF) 및 에폭시 밀집층(RE)의 위치를 고정시킬 수 있다. 상기 경화는 열경화 또는 광경화일 수 있다. 경화된 몰딩 물질(300M)은 유동성을 상실하며, 상기 전기장 또는 자기장을 제거하더라도 필러 밀집층(RF) 및 에폭시 밀집층(RE)은 각각의 위치를 유지할 수 있다.
도시된 바와 달리, 몰딩 물질(300M)의 내부에서 상기 필러들(310)의 분포도가 상대적으로 높은 영역인 필러 밀집층(RF)이 복수의 반도체 칩(200)과 패키지 기판(100) 사이를 채우도록 배치될 수도 있고, 상기 필러 밀집층(RF)이 상기 몰딩 물질(300M)의 측벽 영역에 배치될 수도 있고, 또는, 상기 필러 밀집층(RF)이 상기 복수의 반도체 칩(200)의 주변 영역에 배치될 수도 있다.
도 9d를 참조하면, 패키지 기판(100) 상에서 복수의 반도체 칩(200)을 둘러싸는 몰딩 부재(300)가 형성된 예비 반도체 패키지가 제조될 수 있다.
예비 반도체 패키지는 일련의 반도체 공정에 의하여 패키지 기판(100), 복수의 반도체 칩(200), 및 몰딩 부재(300)를 포함하는 형태로 제공될 수 있다. 기계적 커터 또는 레이저 커터를 이용하여, 다이싱 라인(DL)을 따라 절삭 공정을 수행함으로써 개별적으로 분리된 반도체 패키지를 얻을 수 있다.
상기 다이싱 라인(DL)은 예비 반도체 패키지를 각각의 반도체 패키지로 개별적으로 분리하기 위한 것이다. 따라서, 상기 패키지 기판(100)의 측면 및 몰딩 부재(300)의 측면은 실질적으로 동일 평면상에 위치할 수 있다. 또한, 상기 몰딩 부재(300)의 측면 및 상면은 약 90˚의 각도를 가지는 직각 형태일 수 있다.
도 10a 내지 도 10c는 반도체 패키지의 휘어짐(warpage)을 나타내는 단면도들이다.
도 10a 내지 도 10c를 같이 참조하면, 반도체 패키지(10)는 패키지 기판(100)의 상면에 복수의 반도체 칩(200)이 실장되고, 상기 복수의 반도체 칩(200)을 둘러싸는 몰딩 부재(300)가 형성된다. 따라서, 상기 패키지 기판(100)의 상면은 상기 몰딩 부재(300)로 실질적으로 완전히 덮이게 된다.
이와 같은 구조를 가지는 반도체 패키지(10)의 경우, 패키지 기판(100), 복수의 반도체 칩(200), 및 몰딩 부재(300)를 구성하는 물질이 서로 달라, 각각의 물질은 서로 다른 열팽창계수를 가질 수 있다. 따라서, 상기 반도체 패키지(10)를 제조하는 공정 과정 중에 온도, 압력 등의 환경 변화가 일어나게 되면 반도체 패키지(10)의 휘어짐을 초래할 수 있다.
예를 들어, 상기 패키지 기판(100)의 경우 상온 및 고온 환경에서, 상기 몰딩 부재(300)가 수축하거나 팽창하여 반도체 패키지(10)에 휘어짐과 같은 변형을 초래할 수 있다. 또한, 도 10a 및 도 10b에 도시된 바와 같이, 상기 몰딩 부재(300)에 포함되는 필러들(310)이 무작위로 섞여 있는 상태로 배치되는 경우, 상기 필러들(310)의 영향은 무시될 수 있다.
반도체 패키지(10)를 구성하는 상기 패키지 기판(100) 및 상기 몰딩 부재(300)의 열팽창계수가 서로 다른 경우, 상기 몰딩 부재(300)에 압축 응력이 작용하는 상태에서 상기 패키지 기판(100)에 인장 응력이 작용하게 되면 반도체 패키지(10)가 도 10a와 같이 중심부가 아래로 휘어진 모양으로 휘어짐이 발생하게 된다. 이와 반대로, 상기 몰딩 부재(300)에 인장 응력이 작용하는 상태에서 상기 패키지 기판(100)에 압축 응력이 작용하게 되면 반도체 패키지(10)가 도 10b와 같이 중심부가 위로 휘어진 모양으로 휘어짐이 발생하게 된다. 즉, 상기 반도체 패키지(10)의 휘어짐으로 인하여 상기 반도체 패키지(10)가 편평하지 않고, 중심부와 주변부의 높이 차(WA, WB)가 발생할 수 있다.
도 10c에 도시된 바와 같이, 본 발명의 기술적 사상에 따른 반도체 패키지(10)에서 몰딩 부재(300)의 열팽창계수는 필러들(310)의 분포도에 따라 서로 다른 영역으로 구성될 수 있으므로, 상기 열팽창계수는 상기 몰딩 부재(300)의 상부 영역 및 하부 영역에서 서로 다를 수 있다. 따라서, 필러들(310)의 분포도를 원하는 방향으로 제어하여, 반도체 패키지(10)의 휘어짐의 정도가 도 10a 및 도 10b에 설명된 반도체 패키지(10)와 대비하여 완화될 수 있다. 즉, 상기 필러들(310)이 몰딩 부재(300)의 국부 영역에 밀집되어 있는 상태로 배치되는 경우, 상기 필러들(310)의 영향으로 반도체 패키지(10)의 휘어짐을 완화할 수 있다. 도시되지는 않았지만, 몰딩 부재(300)에 포함되는 필러들(310)은 2종류 이상의 서로 다른 열팽창계수를 갖는 물질로 각각 이루어질 수 있다.
결과적으로, 본 발명의 기술적 사상에 따른 반도체 패키지(10)는, 패키지 기판(100), 복수의 반도체 칩(200), 및 몰딩 부재(300)를 구성하는 물질의 열팽창계수를 함께 고려하여 상기 필러들(310)의 위치를 전기장 또는 자기장으로 제어함으로써, 반도체 패키지(10)에 가해지는 인장 응력 및 압축 응력을 효과적으로 제어하여, 반도체 패키지(10)의 휘어짐을 최소로 할 수 있다.
도 11은 본 발명의 기술적 사상의 실시예에 따른 반도체 패키지를 포함하는 반도체 모듈을 도시한 평면도이다.
도 11을 참조하면, 반도체 모듈(1000)은 모듈 기판(1010), 상기 모듈 기판(1010) 상에 장착된 제어 칩(1020), 및 상기 모듈 기판(1010) 상에 장착된 복수의 반도체 패키지(1030)를 포함한다.
모듈 기판(1010)의 일측에는 메인 보드의 소켓에 끼워질 수 있는 복수의 입출력 단자(1050)가 배치된다. 상기 복수의 반도체 패키지(1030)는 본 발명의 기술적 사상에 따른 반도체 패키지(10, 20, 30, 40, 50, 60)일 수 있다. 또한, 상기 복수의 반도체 패키지(1030)는 본 발명의 기술적 사상에 따른 반도체 패키지의 제조 방법(S10)으로 제조될 수 있다.
도 12는 본 발명의 기술적 사상의 실시예에 따른 반도체 패키지의 제조 방법으로 제작된 반도체 패키지의 시스템을 도시한 구성도이다.
도 12를 참조하면, 시스템(1100)은 제어기(1110), 입/출력 장치(1120), 메모리(1130), 인터페이스(1140), 및 버스(1150)를 포함한다.
시스템(1100)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예들에서, 상기 모바일 시스템은 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일 폰, 디지털 뮤직 플레이어, 또는 메모리 카드일 수 있다.
제어기(1110)는 시스템(1100)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서, 디지털 신호 처리기, 마이크로컨트롤러, 또는 이와 유사한 장치로 이루어질 수 있다.
입/출력 장치(1120)는 시스템(1100)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1100)은 입/출력 장치(1120)를 이용하여 외부 장치, 예를 들어, 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1120)는, 예를 들어, 터치 패드, 키보드, 또는 표시장치(display)일 수 있다.
메모리(1130)는 제어기(1110)의 동작을 위한 데이터를 저장하거나, 제어기(1110)에서 처리된 데이터를 저장할 수 있다. 상기 메모리(1130)는 본 발명의 기술적 사상에 따른 반도체 패키지(10, 20, 30, 40, 50, 60)일 수 있다. 또한, 상기 메모리(1130)는 본 발명의 기술적 사상에 따른 반도체 패키지의 제조 방법(S10)으로 제조될 수 있다.
인터페이스(1140)는 상기 시스템(1100)과 외부 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1110), 입/출력 장치(1120), 메모리(1130), 및 인터페이스(1140)는 버스(1150)를 통해 서로 통신할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 20, 30, 40, 50, 60: 반도체 패키지
100: 패키지 기판
200: 반도체 칩
300: 몰딩 부재
310: 필러
400, 500: 하우징
420, 520: 전기장 유닛
430, 530: 자기장 유닛

Claims (20)

  1. 패키지 기판;
    상기 패키지 기판 상에 실장된 적어도 하나의 반도체 칩; 및
    상기 반도체 칩을 둘러싸고, 필러들을 포함하는 몰딩 부재;를 포함하되,
    상기 필러들은 비전자기 물질인 코어 및 상기 코어를 감싸는 전자기 물질인 코팅층을 포함하고,
    상기 몰딩 부재는 상기 필러들의 분포도가 서로 다른 영역으로 구성되고,
    상기 필러들은 전기장에 상대적으로 강하게 반응하는 제1 필러들 및 상대적으로 약하게 반응하는 제2 필러들을 포함하고,
    상기 제1 필러들 및 상기 제2 필러들은 상기 몰딩 부재의 내부에서 서로 다른 영역에 배치되는 반도체 패키지.
  2. 패키지 기판;
    상기 패키지 기판 상에 실장된 적어도 하나의 반도체 칩; 및
    상기 반도체 칩을 둘러싸고, 필러들을 포함하는 몰딩 부재;를 포함하되,
    상기 필러들은 비전자기 물질인 코어 및 상기 코어를 감싸는 전자기 물질인 코팅층을 포함하고,
    상기 몰딩 부재는 상기 필러들의 분포도가 서로 다른 영역으로 구성되고,
    상기 필러들은 자기장에서 제1 방향으로 힘을 가지는 제1 필러들 및 상기 제1 방향과 반대 방향인 제2 방향으로 힘을 가지는 제2 필러들을 포함하고,
    상기 제1 필러들 및 상기 제2 필러들은 상기 몰딩 부재의 내부에서 서로 다른 영역에 배치되는 반도체 패키지.
  3. 제1항 및 제2항 중 어느 하나에 있어서,
    상기 반도체 칩은 상기 패키지 기판 상에 솔더 범프들을 이용하여 전기적으로 연결되고,
    상기 필러들은 상기 솔더 범프들 각각의 주위에 배치되고, 상기 반도체 칩과 상기 패키지 기판의 사이 영역에서 상대적으로 분포도가 높게 배치되는 것을 특징으로 하는 반도체 패키지.
  4. 제1항 및 제2항 중 어느 하나에 있어서,
    상기 필러들은 상기 반도체 칩의 주변 영역에서 상대적으로 분포도가 높게 배치되는 것을 특징으로 하는 반도체 패키지.
  5. 제1항 및 제2항 중 어느 하나에 있어서,
    상기 필러들은 상기 반도체 칩과 이격되어, 상기 몰딩 부재의 상부 영역에서 상대적으로 분포도가 높게 배치되는 것을 특징으로 하는 반도체 패키지.
  6. 제1항 및 제2항 중 어느 하나에 있어서,
    상기 필러들은 상기 패키지 기판의 휘어짐(warpage)을 완화시키는 방향으로 이동되어,
    상기 몰딩 부재의 열팽창계수는 상기 필러들의 분포도에 따라 서로 다른 영역으로 구성되는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 열팽창계수는 상기 몰딩 부재의 상부 영역 및 하부 영역에서 서로 다른 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 제1 필러들의 직경과 상기 제2 필러들의 직경은 서로 다르고,
    상기 제1 필러들의 코팅층을 구성하는 물질과 상기 제2 필러들의 코팅층을 구성하는 물질은 서로 동일한 것을 특징으로 하는 반도체 패키지.
  9. 제2항에 있어서,
    상기 제1 필러들의 코팅층을 구성하는 물질과 상기 제2 필러들의 코팅층을 구성하는 물질은 서로 다른 것을 특징으로 하는 반도체 패키지.
  10. 패키지 기판을 준비하는 단계;
    상기 패키지 기판 상에 적어도 하나의 반도체 칩을 실장하는 단계;
    상기 패키지 기판 상에 상기 반도체 칩을 둘러싸도록, 비전자기 물질인 코어 및 상기 코어를 감싸는 전자기 물질인 코팅층을 포함하는 필러들을 가지는 몰딩 물질을 도포하는 단계;
    상기 몰딩 물질에 전기장 또는 자기장을 인가하여, 상기 필러들을 상기 몰딩 물질의 내부에서 소정 방향으로 이동시키는 단계; 및
    상기 몰딩 물질을 경화하여 몰딩 부재를 형성하는 단계;
    를 포함하고,
    상기 몰딩 물질을 도포하는 단계에서,
    상기 필러들은 전기장에 상대적으로 강하게 반응하는 제1 필러들 및 상대적으로 약하게 반응하는 제2 필러들을 포함하고,
    상기 제1 필러들의 코팅층을 구성하는 물질과 상기 제2 필러들의 코팅층을 구성하는 물질은 모두 고분자전해질로 구성되고,
    상기 제1 필러들의 코팅층의 두께와 상기 제2 필러들의 코팅층의 두께는 서로 다른 반도체 패키지 제조 방법.
  11. 패키지 기판을 준비하는 단계;
    상기 패키지 기판 상에 적어도 하나의 반도체 칩을 실장하는 단계;
    상기 패키지 기판 상에 상기 반도체 칩을 둘러싸도록, 비전자기 물질인 코어 및 상기 코어를 감싸는 전자기 물질인 코팅층을 포함하는 필러들을 가지는 몰딩 물질을 도포하는 단계;
    상기 몰딩 물질에 전기장 또는 자기장을 인가하여, 상기 필러들을 상기 몰딩 물질의 내부에서 소정 방향으로 이동시키는 단계; 및
    상기 몰딩 물질을 경화하여 몰딩 부재를 형성하는 단계;
    를 포함하고,
    상기 몰딩 물질을 도포하는 단계에서,
    상기 필러들은 자기장에서 제1 방향으로 힘을 가지는 제1 필러들 및 상기 제1 방향과 반대 방향인 제2 방향으로 힘을 가지는 제2 필러들을 포함하고,
    상기 제1 필러들의 코팅층을 구성하는 물질은 강자성체이고, 상기 제2 필러들의 코팅층을 구성하는 물질은 반자성체인 반도체 패키지 제조 방법.
  12. 제10항 및 제11항 중 어느 하나에 있어서,
    상기 반도체 칩을 실장하는 단계에서, 상기 반도체 칩은 상기 패키지 기판 상에 솔더 범프들을 이용하여 실장되고,
    상기 필러들을 이동시키는 단계에서, 상기 필러들은 상기 솔더 범프들 각각의 주위에 배치되도록 이동하여, 상기 반도체 칩과 상기 패키지 기판의 사이 영역에서 상대적으로 분포도가 높게 배치되도록, 전기장 또는 자기장을 인가하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  13. 제10항 및 제11항 중 어느 하나에 있어서,
    상기 필러들을 이동시키는 단계는,
    상기 필러들은 상기 반도체 칩의 주변 영역에서 상대적으로 분포도가 높게 배치되도록, 전기장 또는 자기장을 인가하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  14. 제10항 및 제11항 중 어느 하나에 있어서,
    상기 필러들을 이동시키는 단계는,
    상기 필러들은 상기 반도체 칩과 이격되어 상기 몰딩 물질의 상부 영역에서 상대적으로 분포도가 높게 배치되도록, 전기장 또는 자기장을 인가하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  15. 제10항 및 제11항 중 어느 하나에 있어서,
    상기 필러들을 이동시키는 단계에서, 상기 필러들이 상기 패키지 기판의 휘어짐을 완화시키는 방향으로 이동되도록 전기장 또는 자기장을 인가하고,
    상기 몰딩 부재를 형성하는 단계에서, 상기 몰딩 부재의 열팽창계수는 상기 필러들의 분포도에 따라 서로 다른 영역으로 구성되도록 하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제15항에 있어서,
    상기 열팽창계수는 상기 몰딩 부재의 상부 영역 및 하부 영역에서 서로 다른 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제10항 및 제11항 중 어느 하나에 있어서,
    상기 몰딩 물질을 도포하는 단계에서,
    상기 몰딩 물질은 에폭시 소재 내에 분포되는 상기 필러들을 포함하고,
    상기 코어는 실리콘산화물 또는 알루미늄산화물을 포함하고,
    상기 코팅층은 금속, 금속산화물, 고분자, 고분자전해질, 및 탄소복합재료 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 제10항 및 제11항 중 어느 하나에 있어서,
    상기 몰딩 물질에 전기장 또는 자기장을 인가하는 공정 시간과 상기 몰딩 물질을 경화하는 공정 시간은 적어도 일부가 중첩되어 진행되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 삭제
  20. 삭제
KR1020180090056A 2018-08-01 2018-08-01 반도체 패키지 및 이의 제조 방법 KR102514042B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180090056A KR102514042B1 (ko) 2018-08-01 2018-08-01 반도체 패키지 및 이의 제조 방법
US16/357,732 US11069588B2 (en) 2018-08-01 2019-03-19 Semiconductor package and method of manufacturing the same
EP19164082.0A EP3605599B1 (en) 2018-08-01 2019-03-20 Semiconductor package with a molding member
CN201910216950.0A CN110797311A (zh) 2018-08-01 2019-03-21 半导体封装件及制造该半导体封装件的方法
TW108122082A TWI805789B (zh) 2018-08-01 2019-06-25 半導體封裝及其製造方法
US17/355,831 US11699626B2 (en) 2018-08-01 2021-06-23 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180090056A KR102514042B1 (ko) 2018-08-01 2018-08-01 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200014637A KR20200014637A (ko) 2020-02-11
KR102514042B1 true KR102514042B1 (ko) 2023-03-24

Family

ID=65904120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090056A KR102514042B1 (ko) 2018-08-01 2018-08-01 반도체 패키지 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US11069588B2 (ko)
EP (1) EP3605599B1 (ko)
KR (1) KR102514042B1 (ko)
CN (1) CN110797311A (ko)
TW (1) TWI805789B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
DE102018214778A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
US11569144B2 (en) * 2018-10-11 2023-01-31 Intel Corporation Semiconductor package design for solder joint reliability
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11145811B2 (en) * 2019-10-16 2021-10-12 International Business Machines Corporation Resistive memory with core and shell oxides and interface dipoles
US20230317633A1 (en) * 2022-03-30 2023-10-05 Win Semiconductors Corp. Semiconductor chip
US20230326820A1 (en) * 2022-04-07 2023-10-12 Infineon Technologies Ag Anti-Corrosion Particles in Semiconductor Device
US20230343662A1 (en) * 2022-04-26 2023-10-26 Qorvo Us, Inc. Molding compound thermal enhancement utilizing graphene or graphite materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244224A1 (en) 2009-03-25 2010-09-30 Kabushiki Kaisha Toshiba Semiconductor chip mounting body, method of manufacturing semiconductor chip mounting body and electronic device
US20150371916A1 (en) 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171654A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 半導体装置およびその製造方法
DE69514201T2 (de) * 1994-11-24 2000-08-03 Dow Corning Toray Silicone Verfahren zur Herstellung eines Halbleiterbauelements
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
AU6731700A (en) * 1999-08-25 2001-03-19 Hitachi Chemical Company, Ltd. Adhesive agent, method for connecting wiring terminals and wiring structure
US6674172B2 (en) * 2001-05-08 2004-01-06 International Business Machines Corporation Flip-chip package with underfill having low density filler
US6768209B1 (en) 2003-02-03 2004-07-27 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
US6982492B2 (en) 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
DE102007017641A1 (de) 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
US20120249375A1 (en) 2008-05-23 2012-10-04 Nokia Corporation Magnetically controlled polymer nanocomposite material and methods for applying and curing same, and nanomagnetic composite for RF applications
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
JP5579982B2 (ja) 2008-12-15 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の中間構造体及び中間構造体の製造方法
US20110133327A1 (en) * 2009-12-09 2011-06-09 Hung-Hsin Hsu Semiconductor package of metal post solder-chip connection
US8992341B2 (en) * 2009-12-23 2015-03-31 Taylor Made Golf Company, Inc. Injection moldable compositions and golf balls prepared therefrom
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
US9673363B2 (en) * 2011-01-31 2017-06-06 Cree, Inc. Reflective mounting substrates for flip-chip mounted horizontal LEDs
US9186641B2 (en) * 2011-08-05 2015-11-17 International Business Machines Corporation Microcapsules adapted to rupture in a magnetic field to enable easy removal of one substrate from another for enhanced reworkability
US20130062789A1 (en) * 2011-09-08 2013-03-14 International Business Machines Corporation Manufacturing a filling of a gap region
US20130299981A1 (en) 2012-05-10 2013-11-14 Samsung Electronics Co., Ltd. Molding material, method of fabricating the same, and semiconductor device
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
KR20140074026A (ko) 2012-12-07 2014-06-17 삼성전기주식회사 지자기 센서
KR20140081548A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
TWI533421B (zh) 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
WO2015013585A1 (en) 2013-07-26 2015-01-29 University Of Florida Research Foundation, Incorporated Nanocomposite magnetic materials for magnetic devices and systems
JP6213128B2 (ja) 2013-10-09 2017-10-18 富士通株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
KR20160004065A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9379032B2 (en) * 2014-09-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging having warpage control and methods of forming same
JP6582382B2 (ja) * 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法
CA2980799A1 (en) 2015-03-24 2016-09-29 Helsingin Yliopisto Device and method to produce nanofibers and constructs thereof
US10475985B2 (en) * 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
JP2017108046A (ja) 2015-12-11 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
US10354950B2 (en) * 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
US10651108B2 (en) * 2016-06-29 2020-05-12 Intel Corporation Foam composite
US10906345B2 (en) * 2016-09-09 2021-02-02 Hewlett-Packard Development Company, L.P. Fabric print medium
DE102017107715B4 (de) * 2017-04-10 2022-03-03 Infineon Technologies Ag Magnetisches Sensor-Package und Verfahren zur Herstellung eines magnetischen Sensor-Packages
US10403582B2 (en) 2017-06-23 2019-09-03 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10497651B2 (en) * 2017-10-31 2019-12-03 Texas Instruments Incorporated Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
KR102039709B1 (ko) * 2017-11-03 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
US10770432B2 (en) * 2018-03-13 2020-09-08 Stmicroelectronics S.R.L. ASICS face to face self assembly
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102621099B1 (ko) * 2018-11-07 2024-01-04 삼성전자주식회사 반도체 패키지
US10777531B2 (en) * 2018-12-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package contact structure, semiconductor package and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244224A1 (en) 2009-03-25 2010-09-30 Kabushiki Kaisha Toshiba Semiconductor chip mounting body, method of manufacturing semiconductor chip mounting body and electronic device
US20150371916A1 (en) 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill

Also Published As

Publication number Publication date
EP3605599B1 (en) 2021-06-30
TW202018894A (zh) 2020-05-16
CN110797311A (zh) 2020-02-14
US11069588B2 (en) 2021-07-20
US20200043820A1 (en) 2020-02-06
US11699626B2 (en) 2023-07-11
EP3605599A1 (en) 2020-02-05
KR20200014637A (ko) 2020-02-11
US20210320043A1 (en) 2021-10-14
TWI805789B (zh) 2023-06-21

Similar Documents

Publication Publication Date Title
KR102514042B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
CN104025285B (zh) 多管芯封装结构
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
CN107104087A (zh) 半导体封装结构及其形成方法
CN107808860A (zh) 扇出晶片级封装型半导体封装及包含其的叠层封装型半导体封装
KR102379704B1 (ko) 반도체 패키지
US9847285B1 (en) Semiconductor packages including heat spreaders and methods of manufacturing the same
CN103996630A (zh) 封装半导体器件和封装器件及方法
CN102569208A (zh) 半导体封装及其制造方法
TWI590346B (zh) 用以形成高密度穿模互連的方法
CN109860123A (zh) 半导体封装件
US11289454B2 (en) Semiconductor package including dam structure surrounding semiconductor chip and method of manufacturing the same
US11837581B2 (en) Semiconductor package
CN112635439A (zh) 具有预制的铁氧体芯的同轴磁感应器
US9847322B2 (en) Semiconductor packages including through mold ball connectors and methods of manufacturing the same
US10050020B2 (en) Stack-type semiconductor package
CN103227164A (zh) 半导体封装构造及其制造方法
US9806015B1 (en) Semiconductor packages including through mold ball connectors on elevated pads and methods of manufacturing the same
US20210351153A1 (en) Bonding wire, semiconductor package including the same, and wire bonding method
CN105428326A (zh) 封装结构及其制法
CN105009279B (zh) 半导体器件及制造半导体器件的方法
CN113921480A (zh) 包括半导体芯片和虚设焊盘的半导体封装
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
CN105575942A (zh) 中介基板及其制法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant