JPH03171654A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH03171654A
JPH03171654A JP1310307A JP31030789A JPH03171654A JP H03171654 A JPH03171654 A JP H03171654A JP 1310307 A JP1310307 A JP 1310307A JP 31030789 A JP31030789 A JP 31030789A JP H03171654 A JPH03171654 A JP H03171654A
Authority
JP
Japan
Prior art keywords
filler
fillers
diameter
magnetic
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1310307A
Other languages
English (en)
Inventor
Hideaki Kotsuru
英昭 小水流
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP1310307A priority Critical patent/JPH03171654A/ja
Publication of JPH03171654A publication Critical patent/JPH03171654A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] フィラ入り樹脂でモールドした半導体装置とその製造方
法に間し、 大きな径のフィラを用いつつ、半導体チップの表面等に
ダメージを与えることを防止することのできる半導体装
置を提供することを目的とし、半導体チップをフィラを
含むモールド樹脂でモールドした半導体装置であって、
モールド樹脂の周辺部分にのみ所定径以上のフィラが含
まれているように楕成する. [産業上の利用分野] 本発明は半導体装置とその製造方法に関し、特にフィラ
入り樹脂でモールドした半導体装置とそのl造方法に関
する. 樹脂モールド半導体装置において、モールド樹脂は、そ
の熱膨張係数が81等の半導体の熱!IIj脹係数と大
きく異なり、その破壊に対する強度が弱く、吸湿性が無
視できない等の課題を有する.これら?性質を改善する
ためにエボキシ等のモールド樹脂にはSiO■粒等のフ
ィラが混入されている.C従来の技術コ 半導体集積回路装置(IC)において、集積化が進み、
ピン数の増大、半導体チップの寸法増大が生じている.
このような状況の下、モールド樹脂のフィラを増量する
ことが要求される.ところで、フィラを増量すると半導
体チップに局部応力が加えられたり、絶縁膜のクラック
が生じたりする等の問題が生じる.以下、より詳細に説
明する.第2図(A)〜(C)に従来の技術を示す.第
2図(A)において、半導体チップ51はリードフレー
ムのステージ52上にダイス付け剤53によってダイス
付けされている.半導体チツプ51の表面は、Sin2
等の絶縁膜55等によって覆われている.この絶縁膜5
5の上にアルミニウム配線層56が形成される.このア
ルミニウム配線層56は層間絶縁膜57で覆われ、その
上にアルミニウム配線層58が形成される.この上層ア
ルミニウム配線層58を覆ってカバー膜等の絶縁膜59
が形成されている.このような構成の半導体チップの周
囲をエボキシ樹脂等のモールド樹脂61が封止している
.モールド樹脂61は、Sin.粒子等のフィラを含ん
でいる. 第2図(B)は、モールド樹脂が大きなフィラを含む場
合に起こる問題を示す.モールド樹脂61中の大きなフ
ィラ63が半導体チップ表面上に近接し、表面の絶縁膜
59と接触する.接触によって局部的応力が働くが、状
況により大きなフィラ63の角が絶縁H59に刺さるこ
ともある.このようにして、絶縁11l59にクラック
67が発生する.クラックはアルミニウム配線層58に
は伝達しないが、その下の絶縁膜57に伝わることがあ
る.すると、眉間絶縁膜57中のクラック69によって
、下層アルミニウム配線層と上層アルミニウム配線層5
8を結ぶ通路が形成される.ICの使用につれて、アル
ミニウム配線層からクラック中にアルミニウムが戒長し
、下層アルミニウム配線層56と上層アルミニウム配線
層58を接続してしまうことがある.すなわち、アルミ
ニウム配線層間が短絡してICの機能を破壊してしまう
.第2図(C)は、他の問題を示す.Sin2等のフィ
ラとエボキシ樹脂等のモールド樹脂との界面は、比較的
弱く脆い性質を有する.図に示すように、大きなフィラ
63a,63b、63c間ないし半導体チップ等のイン
サートと大きなフィラが近接して配置されると、フィラ
とモールド樹脂との界面は接着力が弱いのでフィラ間な
いしインサートとフィラ間の樹脂は強い応力を受け、ク
ラックが発生し易くなる.やがてクラックとフィラが半
導体チップ51表面からモールド樹脂61の表面まで接
続するようになる.すなわち、7イラ界面を介した経路
がモールド樹脂中に形成され、このようなクラックが半
導体チップとモールド樹脂体表面とを接続してしまうと
、水分等の通路が形成されてしまう.なお、第2図(C
)中において、71はリードフレームのリードであり、
72は半導体チップのボンディングパッドをリードフレ
ームのリード71を接続するボンディングワイヤである
. 上述のような点を改善するため、フイラの径をある値以
下のものに限ることが行われる.たとえば、74μm以
上のフイラを除外し、混入するフィラ径を74μm以下
のものに制限する.ところが、フイラ径を小さなものに
限定すると、別の問題が生じる. まず、径の小さなフイラのみを多量に含むモールド樹脂
は、粘度が上昇してしまう.モールド樹脂の粘度が上昇
すると、ボンデイングワイヤの流れや切れ、リードフレ
ームのステージの変位や曲がり等が発生してしまう.モ
ールド樹脂の粘度自体を下げると、樹脂の特性が変化し
、耐熱性等の性質が劣化してしまう.このため、樹脂の
粘度を下げることには限界があり、フイラ径の減少によ
る粘度上昇を防ぐことは困難である. また、フィラ径を制限すると、エアベント等において、
フィラによる最密充填楕遺が形成し難くなり、エアベン
トからパリ・フラッシュの発生が顕著となる. 第3図は、最密充填構造の例を示す.モールド樹脂がエ
アベントから押出される時に、モールド樹脂が種々の大
きさのフィラを含んでいると、大きなフィラ14と小さ
なフィラ13とが噛み合って詰り、最密充填#J遣を形
成しやすい.間隙の少ないI&密充填構造が形成される
と、エアベントからのモールド樹脂の洩れは止まる。
[発明が解決しようとする課題] 以上説明した従来の技術によれば、大きな径のフィラを
用いると、゛半導体装置の絶縁展のクラック等を発生さ
せてしまい、配線層間の短絡等を生じてしまう. フィラ径を小さなものに限定すると、モールド樹脂の粘
性が上昇してしまい、ボンディングワイヤの流れや切れ
、リードフレームのステージの変形、エアベント部から
パリ・フラッショの発生等が発生してしまう. 本発明の目的は、大きな径のフィラを用いつつ、半導体
チップの表面等にダメージを与えることを防止すること
のできる半導体装置を提供することである. 本発明の他の目的は、モールド樹脂中に大きなフィラを
混入しつつ、これらの大きなフィラが半導体チップに近
接しないようにすることのできる半導体装置の製造方法
を提供することである.EfiJd題を解決するための
手段] 第1図(A)〜{C)は本発明の原理説明図である. 第1図(A)において、半導体装置1は、ステージ3と
リード4とを含むリードフレームとリードフレームのス
テージ3上にダイス付けされた半導体チップ2と、半導
体チッグ2とリードフレームのリード4とを接続するボ
ンディングヮイヤ6と、半導体チップ2をモールドする
モールド樹脂7とを含む.モールド樹脂7の外測の部分
8は大きな径のフィラを含む.すなわち、モールド樹脂
は、大きなフィラを含むが、これらの大きなフィラはモ
ールド樹脂の外側部分8のみに配置される.大きな径の
フィラは、第1図(B)に示すように、大きな径のフィ
ラ粒子9の表面に磁性体WAIOを付着させたものであ
る. このように、磁性体IllI10を付着させた大きなフ
ィラ粒子は、第1図(C)に示すように、磁場内に置か
れると、磁気的力によって吸引される.第1図(C)に
おいて、11は磁力線を示す.半導体装置の製造方法の
トランスファモールドの工程において、モールドすべき
空間の外側部分に集中する磁場を形成し、磁性体膜をコ
ートした大きなフィラ粒子を混入したモールド樹脂をモ
ールド空間に注入して樹脂モールド半導体装置を形威す
る. [作用] 大きなフィラ粒子をモールド樹脂に混入した時に起きる
事故は、大きなフィラ粒子が半導体チップに接触するこ
と等によって生じる.もし大きなフィラ粒子が半導体チ
ップ周辺に近付かなければ、これらの事故は防止できる
.従って、モールド樹脂7の外測部分にのみ大きなフィ
ラを含むモールド樹脂8を配置できれば、大きなフィラ
を使用しても事故は発生しない. 大きなフィラ粒子の表面に磁性体膜をコートすると、こ
れらの磁性体膜を介して大きなフィラ粒子に磁気的力を
及ぼすことができる.モールド空間に所定の磁場を形成
すると、大きな粒子の行動を制御することができる, [実施例] エボキシ樹脂等のモールド樹脂に混入するフィラとして
、種々の径の8102粒子を準備する.これらの810
2粒子の内、径50μm以上のものを大きなフィラ粒子
として、その表面に磁性体膜をコーティングする. 第4図は大きなフィラ粒子に磁性体膜をコーティングす
る1つの方法を示す.底面にメッシュを有するメッシュ
容器27内に50μm以上の径を有するフィラ粒子を装
填し、真空槽21内に搭載し、回転させることによって
フィラ粒子を撹拌できるようにする.メッシュ容器2.
7の下方には、るつぼ22が配置され、るつぼ22内に
PtBCo2F8304等の磁性体1’fJ′f#23
を装填tル.lt抗,l+0熱ヒータ、電子ビーム源等
によって構成される加熟a25によって、磁性体原料2
3を加熱し、蒸発させる.蒸発した磁性体原料24は上
方に飛び出し、メッシュ容器27のメッシュを通過して
内部のフィラ粒子表面に付着する.メッシュ容器27を
回転し、フィラ粒子を攪拌することによってフィラ粒子
表面に所望の厚さの磁性体膜を形成することができる.
なお、雰囲気中に酸素等の反応ガスを混入し、反応性物
理tf!積を行ってもよい.このようにして、所定の径
以上のフィラの表面には磁性体膜をコーティングし、そ
れ以下の径のフィラには磁性体膜を設けず、所定の比で
混合し、モールド樹脂に全体として60〜85重量%の
フィラを混入する.なお、このような磁性体膜をコート
シた大きな径のフィラは、全フィラの内のたとえば5重
量%以内混入する. トランスファモールドの工程においては、第5図に示す
ように、モールドダイ31、32を合せてモールド空間
を構成し、上述のように準備した大径磁性#膜コートフ
ィラ、小径フィラを含むモールド樹脂35を注入する.
この際、モールド空間の周辺に複数の磁石対33を配置
する.磁石対から発生する磁力線はモールド空間周辺部
において集中的に分布する.このような空間内にモール
ド樹脂35が流れていくと、モールド樹脂35中の大き
な径のフィラは表面に磁性体膜がコーティングされてい
るので、磁力線によってトラップされ、モールド空間の
周辺部のみに止どまる.このようにして、モールド空間
中央部に配置された半導体チップ38周辺には大径フィ
ラはほとんど近接しない. また、エアベント部においては、種々の大きさのフィラ
が含まれるため、最密充填構造が容易に形威され、パリ
・フラッシュが防止される.このようにして、第1図(
A)に示すようなモールドvIJ脂の外llI1部分に
のみ大きなフィラを含む樹脂モールド半導体装置lが形
成される.モールド樹脂に種々の径のフィラが含まれる
ため、モールド樹脂の流動性が向上し、ボンディングワ
イヤの流れや切れが防止できる.ステージの変位も発生
しにくい. また、半導体チップやリードフレームのステージ等のイ
ンサート周辺には大きな径のフィラが近接しにくいので
、半導体チッグ表面上の絶縁膜にクラックを発生させる
ことも防止される.上述の実施例においては、径50μ
m以上のSi02粒子に磁性体膜をコートしたが、磁性
体膜をコートするフィラ粒子の径は50μm以外の値と
することもできる.たとえば、74μm以上のフィラに
磁性体膜をコートするようにしてもよい.但し、74μ
m以下のフィラであっても、モールド樹脂内のインサー
トに傷を与える可能性はあるので、50μm以上のフィ
ラ粒子に磁性体膜をコートすることが望ましい.また、
フィラ粒子にコートする磁性体膜は、たとえば厚さ2μ
m以上の膜とする.特にその行動を制御したい大きな径
のフィラについては、その行動を十分制御できるように
磁性体膜の厚さを選ぶ.すなわち、磁性体膜の性質、厚
さおよび印加する磁場の強度を考慮して磁性体膜の厚さ
を選択する. 上述の実施例の効果を確認するため、以下に説明するテ
ストを行った. まず、2層のアルミニウム配線層を含むテストエレメン
トグルーグの半導体チップ( 61Hl口)を作或した
.この初期テストエレメントグルーグに塩酸を染み込ま
せ、アルミニウム配線層に到達したクラックの数を数え
た. 次に、エボキシ樹脂によってモールドを行った.モール
ド方法は何の対策も行わなかったものと、従来の技術の
棚で説明した対策により74μm以上のフィラを除外し
たものと、上述の実施例により大きなフィラに磁性体膜
をコートし、種々の径のフィラを混入したものとの3種
類で行った.モールド後半導体装置を開封し、テストエ
レメントグループに塩酸を染み込ませ、アルミニウム配
線層まで到達している傷をカウントした.結果を以下の
表に示す. l フィラによるストレス 74μm以上の フィラ除外 大径フィラ 磁性体膜コート 0/1 ■ C 0/IIC この表の結果から明らかなように、上述の実施例によれ
ば、大きなフィラを用いているにもかかわらず、大きな
フィラを除外した従来の技術の結果と同等の結果を得た
. また、上述の3つの方法によるモールドの作業性の特徴
を以下の表2にまとめて示す.表2から明らかなように
、作業性に関しては74μm以上の大きな径のフィラを
除外すると、粘性上昇により種々の問題が発生するのに
対し、上述の実施例の場合には、作業性は極めて良好で
あり、対策のないものと比べても優れている.表2 ワイヤ ステージ パリ 74μm        ×     ×      
 ×以上除外 磁性体膜     ○   ○    ○コート 以上実施例に沿って説明したが、、本発明はこれらに制
限されるものではない.たとえば、種々の変更、改良、
組み合わせ等が可能なことは当業者に自明であろう. たとえば、磁性体膜として絶縁物を用いる場合を説明し
たが、モールド樹脂のβステージ化のための予備加熱を
赤外線予熱とせず、他の加熱方法を利用すれば、金属磁
性体を用いることもできる.たとえば、Fe, Ni、
CO等の磁性体を用いることもできる.また、磁性体膜
のコーティングを蒸着によって行う場合を説明したが、
スパッタリング、イオンプレーティング等によって行っ
てもよい.モールド空間に磁場を発生させる磁石は、電
磁石でも永久磁石でもよい.モールドダイは非磁性体で
作成することが好ましいが、磁極近傍のみを非磁性体と
することもできる. [発明の効果J 以上説明したように、本発明によれば、モールド樹脂中
に大きな径のフィラを混入し、かつこれらの大きな径の
フィラがモールド内のインサートに傷を与えないように
することができる.
【図面の簡単な説明】
第1図(A)〜(C)は本発明の原理説明図、第2図(
A)〜(. C )は従来の技術を示す断面図、 第3図はI&密充填梢遣の例を示す概略図、第4図は磁
性#膜のコーティング工程を示す概略図、 第5図はトランスファモールドの工程を説明するための
#I#i断面図である. 9 10 l3 1 4 21 半導体装置 半導体チップ リードフレームのステージ リードフレームのリード ボンディングワイヤ モールドi!I1脂 大きな径のフィラを含むモール ド樹脂 大きな径のフィラ粒子 磁性体膜 小さなフィラ 大きなフィラ 真空槽 2 2 23 25 2 7 3 1、 33 35 38 るつぼ 磁性体原料 加熱源 メッシュ容器 モールドダイ 磁石 モールド樹脂 半導体チップ (A)半導体装星 (B)大きなフィラ (C)磁場による大きなフィラの吸弓 本発明の原理説明図 第1 図 (A)樹賞旨モ ルド構造 (B)太きtフィラによる絶縁膜クラツク従来の技術 第2図(その1〉 (C)大きなフィラを介した経路 第2図(その2) l4;大きなフィラ 最密充填構造の例 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)、半導体チップ(2)をフィラを含むモールド樹
    脂(7)でモールドした半導体装置であって、モールド
    樹脂の周辺部分にのみ所定径以上のフィラが含まれてい
    ることを特徴とする半導体装置。
  2. (2)、所定径以上のフィラ粒子(9)に磁性体膜(1
    0)を付着させる工程と、 該所定径以上のフィラおよび所定径以下のフィラをモー
    ルド樹脂に混合し、フィラを含むモールド樹脂を準備す
    る工程と、 トランスファモールドのモールドダイ外側からモールド
    用空間の周辺部分にのみ所定強度以上の磁場を形成し、
    フィラを含むモールド樹脂で半導体チップをモールドす
    る工程と を含む半導体装置の製造方法。
JP1310307A 1989-11-29 1989-11-29 半導体装置およびその製造方法 Pending JPH03171654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1310307A JPH03171654A (ja) 1989-11-29 1989-11-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1310307A JPH03171654A (ja) 1989-11-29 1989-11-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH03171654A true JPH03171654A (ja) 1991-07-25

Family

ID=18003649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1310307A Pending JPH03171654A (ja) 1989-11-29 1989-11-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03171654A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
WO2001073842A1 (de) * 2000-03-29 2001-10-04 Infineon Technologies Ag Gehäuse für ein elektrisches bauteil
EP3605599A1 (en) * 2018-08-01 2020-02-05 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
WO2001073842A1 (de) * 2000-03-29 2001-10-04 Infineon Technologies Ag Gehäuse für ein elektrisches bauteil
EP3605599A1 (en) * 2018-08-01 2020-02-05 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR20200014637A (ko) * 2018-08-01 2020-02-11 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11069588B2 (en) 2018-08-01 2021-07-20 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TWI805789B (zh) * 2018-08-01 2023-06-21 南韓商三星電子股份有限公司 半導體封裝及其製造方法
US11699626B2 (en) 2018-08-01 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3287310B2 (ja) 半導体装置及びその製造方法
CN1720610B (zh) 具有铜背部金属结构的薄GaAs管芯
JPH0883861A (ja) 半導体パッケージ被覆用金属箔材料および半導体装置
JPH09232475A (ja) 半導体装置及びその製造方法
JPS59161054A (ja) 回路の選択領域の包封方法
EP0660409A1 (en) Method for fabricating integrated circuits
US20040106233A1 (en) Integrated circuit packaging for improving effective chip-bonding area
JPH03171654A (ja) 半導体装置およびその製造方法
CN109742032A (zh) 包括两步包封的制造电子器件的方法和相关器件
US6514797B2 (en) Underfill applications using film technology
JPH01253926A (ja) 半導体装置のリードフレーム
JPH08162573A (ja) 半導体装置
JPS5848950A (ja) 半導体装置およびその製造方法
JP2873009B2 (ja) 半導体装置およびその製造方法
JPS6124241A (ja) 半導体装置の樹脂封止金型
CN207977306U (zh) 半导体封装
TW200947569A (en) Package structure and method
JPS58166748A (ja) 半導体装置
GB2295722A (en) Packaging integrated circuits
JP2000164610A (ja) 半導体装置及びその製造方法
JPS5848947A (ja) 半導体装置の製法
JPH01133328A (ja) 半導体素子の封止方法
JPH0936278A (ja) 金属箔被覆半導体装置及びその製造方法とこれに用いる金属箔材料
JPH0521653A (ja) 樹脂封止型半導体装置
JPH01261853A (ja) 半導体装置