JPH01253926A - 半導体装置のリードフレーム - Google Patents
半導体装置のリードフレームInfo
- Publication number
- JPH01253926A JPH01253926A JP63081317A JP8131788A JPH01253926A JP H01253926 A JPH01253926 A JP H01253926A JP 63081317 A JP63081317 A JP 63081317A JP 8131788 A JP8131788 A JP 8131788A JP H01253926 A JPH01253926 A JP H01253926A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- semiconductor device
- opening
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 238000007789 sealing Methods 0.000 abstract description 12
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000001721 transfer moulding Methods 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RVZRBWKZFJCCIB-UHFFFAOYSA-N perfluorotributylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F RVZRBWKZFJCCIB-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止される半導体装置に使用されるリー
ドフレームに関するものである。
ドフレームに関するものである。
従来、樹脂封止される半導体装置に使用されるリードフ
レームは、半導体素子を搭載する側の一部に銀メツキ等
を施したもので、板厚が0.1〜0.3mmの4,27
0イ、銅ステンレススチール等が用いられている。
レームは、半導体素子を搭載する側の一部に銀メツキ等
を施したもので、板厚が0.1〜0.3mmの4,27
0イ、銅ステンレススチール等が用いられている。
一方、半導体チップの高集積化が進み、それに伴いチッ
プサイズが大型化してきた。またパッケージの形状は基
板への高密度実装化、表面実装化に伴い、チップの大型
化とは逆にフラットパッケージに見られる如く小型化・
薄型化の傾向にある、このため従来の封止樹脂では見ら
れなかった不良現象が派生するようになった。
プサイズが大型化してきた。またパッケージの形状は基
板への高密度実装化、表面実装化に伴い、チップの大型
化とは逆にフラットパッケージに見られる如く小型化・
薄型化の傾向にある、このため従来の封止樹脂では見ら
れなかった不良現象が派生するようになった。
表面実装化に伴いパッケージそのものが半田浴温度にさ
らされるため、パッケージ内の水分が急激に膨張し、パ
ッケージにクラックといった破壊現象を引き起こし、半
導体の耐湿性を低下させ、ひいては信軌性を低下させる
原因となっている。
らされるため、パッケージ内の水分が急激に膨張し、パ
ッケージにクラックといった破壊現象を引き起こし、半
導体の耐湿性を低下させ、ひいては信軌性を低下させる
原因となっている。
これは、リードフレームの半導体素子を搭載する部分の
裏側の面が平坦であり、封止樹脂と接着しにくくなって
おり、一方で、封止樹脂とリードフレームの熱膨張係数
が異なるため、加熱冷却に伴う膨張収縮によって、リー
ドフレームの裏側の面と封止樹脂の接着面に隙間が生じ
、この隙間に外部から浸入した水分が凝縮し、半田浴温
度で急激に膨張するためと考えられている。
裏側の面が平坦であり、封止樹脂と接着しにくくなって
おり、一方で、封止樹脂とリードフレームの熱膨張係数
が異なるため、加熱冷却に伴う膨張収縮によって、リー
ドフレームの裏側の面と封止樹脂の接着面に隙間が生じ
、この隙間に外部から浸入した水分が凝縮し、半田浴温
度で急激に膨張するためと考えられている。
本発明の目的は、前記の欠点を解決する封止樹脂との接
着性に優れた半導体装置のリードフレームを提供するも
のである。
着性に優れた半導体装置のリードフレームを提供するも
のである。
本発明者は種々検討した結果、樹脂封止される半導体装
置のリードフレームにおいて、半導体素子搭載部に貫通
する開口部を設けたものが、半田浴におけるクラックの
発生防止に有効であることを見出し、本発明に達した。
置のリードフレームにおいて、半導体素子搭載部に貫通
する開口部を設けたものが、半田浴におけるクラックの
発生防止に有効であることを見出し、本発明に達した。
すなわち、本発明は樹脂封止される半導体装置のリード
フレームにおいて、半導体素子搭載部に貫通する開口部
を設けたことを特徴とする半導体装置のリードフレーム
である。
フレームにおいて、半導体素子搭載部に貫通する開口部
を設けたことを特徴とする半導体装置のリードフレーム
である。
以下に本発明を図面を参照しながら詳細に説明する。
第1図は本発明のリードフレームを使用した半導体装置
の断面図、第2図は半導体素子とリードフレームの接着
部分の拡大図である。同図で本発明になるリードフレー
ム1は、半導体素子搭載部に貫通する開口部2を有する
ものである。半導体装置を例えばトランスファー成形で
封止する場合、溶融状態にある封止樹脂5がこの開口部
2に流入し、硬化後は強固なアンカー効果を発揮する。
の断面図、第2図は半導体素子とリードフレームの接着
部分の拡大図である。同図で本発明になるリードフレー
ム1は、半導体素子搭載部に貫通する開口部2を有する
ものである。半導体装置を例えばトランスファー成形で
封止する場合、溶融状態にある封止樹脂5がこの開口部
2に流入し、硬化後は強固なアンカー効果を発揮する。
又、半導体素子3の搭載に際し、素子をリードフレーム
に固定する際使用する接着剤4が一部表面から流入して
おり、封止樹脂は流入した接着剤と良く接着するため、
前述のアンカー効果と相まって前述の隙間の発生を防止
するのに有効である。
に固定する際使用する接着剤4が一部表面から流入して
おり、封止樹脂は流入した接着剤と良く接着するため、
前述のアンカー効果と相まって前述の隙間の発生を防止
するのに有効である。
試験用の100ピンフラツトパンケージ(20mmX3
0mmX 2.5mm、半導体素子搭載部10.5++
+mX10.5mm)用リードフレームの半導体素子搭
載部に直径0.6ms+の1.5m−ピッチで49個の
開口部を設けた。
0mmX 2.5mm、半導体素子搭載部10.5++
+mX10.5mm)用リードフレームの半導体素子搭
載部に直径0.6ms+の1.5m−ピッチで49個の
開口部を設けた。
エポキシ系銀ペースト(ケミタイト 東芝ケミカル■製
)を用いて常法により試験用素子(9,5m5X 9.
5++m)を搭載し、エポキシ系の封止樹脂を用いて、
トランスファー成形(180”C230にg/c+a、
3分間)し、180℃で6時間後硬化してサンプルを得
た。
)を用いて常法により試験用素子(9,5m5X 9.
5++m)を搭載し、エポキシ系の封止樹脂を用いて、
トランスファー成形(180”C230にg/c+a、
3分間)し、180℃で6時間後硬化してサンプルを得
た。
開口部を設けない以外は実施例と同様にして比較サンプ
ルを得た。
ルを得た。
試験結果を第1表に示す。
第1表
*1.サンプルパッケージを121°C2気圧のプレッ
シャークンカーテスターに24時間保ち、ただちに21
5°Cのフロリナート(住人3 M FC−70)に
投入し、クラックの発生数を数える。 15/20は2
0個のサンプル中、15個にクランクが発生したことを
示す。
シャークンカーテスターに24時間保ち、ただちに21
5°Cのフロリナート(住人3 M FC−70)に
投入し、クラックの発生数を数える。 15/20は2
0個のサンプル中、15個にクランクが発生したことを
示す。
実施例及び比較例にて説明した如く、本発明による半導
体装置のリードフレームは、封止樹脂との接着性に優れ
、半田浴においてクラックの発生を防止するに有効であ
り、特に集積度の高い半導体あるいはフラットパッケー
ジの如き小型・薄型の半導体装置に用いた場合、優れた
信鯨性を得ることが出来、工業的に有益な発明である。
体装置のリードフレームは、封止樹脂との接着性に優れ
、半田浴においてクラックの発生を防止するに有効であ
り、特に集積度の高い半導体あるいはフラットパッケー
ジの如き小型・薄型の半導体装置に用いた場合、優れた
信鯨性を得ることが出来、工業的に有益な発明である。
第1図は本発明のリードフレームを使用した半導体装置
のリードフレームの断面図、第2図は第1図の部分拡大
図である0図において、各番号はつぎのとおりである。 l・−・−・−・・−・本発明のリードフレーム2−・
−・−半導体素子搭載部の開口部3 ・・−・・−・−
・−半導体素子 4 −−−−−−−一接着剤 5−・・−・・−・・・封止樹脂 特許出願人 三井東圧化学株式会社
のリードフレームの断面図、第2図は第1図の部分拡大
図である0図において、各番号はつぎのとおりである。 l・−・−・−・・−・本発明のリードフレーム2−・
−・−半導体素子搭載部の開口部3 ・・−・・−・−
・−半導体素子 4 −−−−−−−一接着剤 5−・・−・・−・・・封止樹脂 特許出願人 三井東圧化学株式会社
Claims (1)
- (1)樹脂封止される半導体装置のリードフレームにお
いて、半導体素子搭載部に貫通する開口部を設けたこと
を特徴とする半導体装置のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63081317A JPH01253926A (ja) | 1988-04-04 | 1988-04-04 | 半導体装置のリードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63081317A JPH01253926A (ja) | 1988-04-04 | 1988-04-04 | 半導体装置のリードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01253926A true JPH01253926A (ja) | 1989-10-11 |
Family
ID=13743021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63081317A Pending JPH01253926A (ja) | 1988-04-04 | 1988-04-04 | 半導体装置のリードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01253926A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04324668A (ja) * | 1991-04-24 | 1992-11-13 | Mitsui High Tec Inc | リードフレーム |
US5659952A (en) * | 1994-09-20 | 1997-08-26 | Tessera, Inc. | Method of fabricating compliant interface for semiconductor chip |
US5915170A (en) * | 1994-09-20 | 1999-06-22 | Tessera, Inc. | Multiple part compliant interface for packaging of a semiconductor chip and method therefor |
US6046076A (en) * | 1994-12-29 | 2000-04-04 | Tessera, Inc. | Vacuum dispense method for dispensing an encapsulant and machine therefor |
US6169328B1 (en) | 1994-09-20 | 2001-01-02 | Tessera, Inc | Semiconductor chip assembly |
US6686015B2 (en) | 1996-12-13 | 2004-02-03 | Tessera, Inc. | Transferable resilient element for packaging of a semiconductor chip and method therefor |
US6870272B2 (en) | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US7112879B2 (en) | 1995-10-31 | 2006-09-26 | Tessera, Inc. | Microelectronic assemblies having compliant layers |
-
1988
- 1988-04-04 JP JP63081317A patent/JPH01253926A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04324668A (ja) * | 1991-04-24 | 1992-11-13 | Mitsui High Tec Inc | リードフレーム |
US6723584B2 (en) | 1994-09-20 | 2004-04-20 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US5659952A (en) * | 1994-09-20 | 1997-08-26 | Tessera, Inc. | Method of fabricating compliant interface for semiconductor chip |
US5915170A (en) * | 1994-09-20 | 1999-06-22 | Tessera, Inc. | Multiple part compliant interface for packaging of a semiconductor chip and method therefor |
US6870272B2 (en) | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US6133639A (en) * | 1994-09-20 | 2000-10-17 | Tessera, Inc. | Compliant interface for semiconductor chip and method therefor |
US6169328B1 (en) | 1994-09-20 | 2001-01-02 | Tessera, Inc | Semiconductor chip assembly |
US6521480B1 (en) | 1994-09-20 | 2003-02-18 | Tessera, Inc. | Method for making a semiconductor chip package |
US6525429B1 (en) | 1994-09-20 | 2003-02-25 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US6046076A (en) * | 1994-12-29 | 2000-04-04 | Tessera, Inc. | Vacuum dispense method for dispensing an encapsulant and machine therefor |
US6126428A (en) * | 1994-12-29 | 2000-10-03 | Tessera, Inc. | Vacuum dispense apparatus for dispensing an encapsulant |
US7112879B2 (en) | 1995-10-31 | 2006-09-26 | Tessera, Inc. | Microelectronic assemblies having compliant layers |
US6686015B2 (en) | 1996-12-13 | 2004-02-03 | Tessera, Inc. | Transferable resilient element for packaging of a semiconductor chip and method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6191359B1 (en) | Mass reflowable windowed package | |
KR100287414B1 (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
US6553658B2 (en) | Assembling a stacked die package | |
KR19990087129A (ko) | 반도체 장치 및 이의 제조방법 | |
JP3744927B2 (ja) | カプセル化電子部品、特に集積回路の製造方法 | |
JP2004048023A (ja) | リードフレームの製造方法 | |
TWI281220B (en) | Method for manufacturing semiconductor device and heat-resistant pressure-sensitive adhesive tape for use therein | |
JPH0883861A (ja) | 半導体パッケージ被覆用金属箔材料および半導体装置 | |
JP2000049171A (ja) | 接着剤と封入剤の同時硬化によるエレクトロニックパッケ―ジの製造方法 | |
JPH01253926A (ja) | 半導体装置のリードフレーム | |
JPH10163401A (ja) | リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 | |
JPH0810208Y2 (ja) | プラスチック封止型半導体装置 | |
JPS6116555A (ja) | プラスチツク封止型半導体装置 | |
JPH03201463A (ja) | キャビティ型パッケージ半導体装置の製造方法 | |
JP3918303B2 (ja) | 半導体パッケージ | |
Wakizaka et al. | Solder crack caused by die attach paste | |
JP2000164610A (ja) | 半導体装置及びその製造方法 | |
KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
US7868433B2 (en) | Low stress cavity package | |
JPH01205454A (ja) | リードフレーム | |
JP2675077B2 (ja) | 半導体装置用リードフレーム | |
JPH0479256A (ja) | 耐湿性および放熱性の改良された半導体装置およびその製造方法 | |
JPH0521621A (ja) | 半導体装置のパツケージ基板 | |
JPH10223795A (ja) | 半導体パッケ−ジの製造方法 | |
JPS6151852A (ja) | プリント基板およびその製造方法 |