KR19990087129A - 반도체 장치 및 이의 제조방법 - Google Patents

반도체 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR19990087129A
KR19990087129A KR1019980706520A KR19980706520A KR19990087129A KR 19990087129 A KR19990087129 A KR 19990087129A KR 1019980706520 A KR1019980706520 A KR 1019980706520A KR 19980706520 A KR19980706520 A KR 19980706520A KR 19990087129 A KR19990087129 A KR 19990087129A
Authority
KR
South Korea
Prior art keywords
metal foil
semiconductor device
lead frame
semiconductor element
resin
Prior art date
Application number
KR1019980706520A
Other languages
English (en)
Inventor
신이치 오이즈미
유지 홋타
세이지 곤도
Original Assignee
야마모토 히데키
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모토 히데키, 닛토덴코 가부시키가이샤 filed Critical 야마모토 히데키
Publication of KR19990087129A publication Critical patent/KR19990087129A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자를 수지로 밀봉하여 이루어진 수지 밀봉 반도체 장치에 있어서, 반도체 소자를 탑재한 리드 프레임의 안쪽에 금속박이 접착제를 통해 접착되어 있는 동시에, 반도체 소자측의 밀봉 수지 외부 표면에 금속박이 고착되어 있음을 특징으로 한다. 이로 인해, 뒤틀림이 없는 반도체 장치를 공급할 수 있고, 뒤틀림이 없거나 반도체 장치의 상하 외부 표면에 위치하는 금속박의 효과에 따라, 방열성이 뛰어나고 흡습의 영향이 적으며 열응력에도 내성인 신뢰성이 높은 반도체 장치가 수득된다.

Description

반도체 장치 및 이의 제조방법
트랜지스터, IC 및 LSI 등의 반도체 장치는 종래부터 세라믹 패키지 등으로 밀봉되어 반도체 장치화되어 있으며 원가 및 양산성의 관점에서 수지 밀봉에 의한 반도체 장치가 주류로 되어 있다. 이러한 종류의 수지 밀봉에는, 종래부터 에폭시 수지가 사용되고 있으며 양호한 성적을 거두고 있다. 한편, 반도체 분야의 기술혁신에 의해 집적도의 증대화와 함께 반도체 소자 치수의 대형화가 진행되고 있는 반면, 반도체 장치의 소형화 및 박형화의 요청이 강하다. 따라서, 밀봉용 수지 재료가 차지하는 용적율이 감소하여 밀봉 수지 부분의 두께가 얇아짐으로써, 반도체 장치는 뒤틀어지기 쉽고 기판에 반도체 장치를 설치할 때에 접속 사고가 발생하기 쉽다. 특히, 1.5mm 미만의 초박형 반도체 장치에서 뒤틀림이 현저히 나타난다. 또한, 반도체 장치의 박형화 및 대형화에 따라, 밀봉 수지에 대해 반도체 밀봉 수지의 성능 평가용의 가속 시험인 열 사이클 시험(TCT) 동안 발생하는 열응력에 대해 종래 이상으로 내균열성의 향상이 요망되고 있다. 또한, 반도체 장치의 실장방법으로서 표면 실장이 주류로 되어 있어서 반도체 장치를 흡습한 상태에서 땜납 침지시켜도 반도체 장치가 균열 또는 팽윤되지 않는 땜납 내열성도 요구되고 있으며, 이러한 경우에도 종래 이상의 땜납 내열성이 필요해진다. 또한, 고집적화에 따라 반도체 소자에 발생하는 열은 증가하는 경향이며 작동시에 발생하는 열이 반도체 장치 내부에 축적되어 반도체 소자의 접합점 온도를 초과하므로 기능 불량에 빠지는 경우가 있다.
이러한 문제점을 해결하기 위해, TCT로 평가되는 각 특성의 향상을 위해 반도체 밀봉 수지로서의 에폭시 수지를 실리콘 화합물로 변성하거나 고무 미립자를 첨가하여 열응력을 감소시키는 것이 검토되고 있다. 또한, 땜납 침지시의 내균열성의 향상을 위해, 리드 프레임과 밀봉 수지와의 밀착성의 향상이나 저흡습성 밀봉 수지의 선택 등도 검토되고 있지만 그 효과는 아직 충분하지 않다. 또한, 상기한 수지 밀봉형 반도체 장치에 있어서, 밀봉 수지의 열전도율이 매우 낮으므로 일본 공개특허공보 제(평)5-198701호에 기재된 바와 같이, 반도체 소자를 고정하는 금형 패드에 금속박을 적층시켜 이러한 금속박에 의해 방열을 도모하는 것이 제안되어 있다. 그러나, 이러한 경우에 반도체 장치의 두께 방향에서 구성 재료의 불균형으로부터 뒤틀림이 발생한다는 결점이 있다. 또한, 일본 공개특허공보 제(소)63-187652호에 반도체 장치의 한면 또는 양면에 금속박을 접착시킬 것이 제안되어 있다. 이러한 방법은, 접착제 층 또는 결합체 층의 흡습성이 일반적으로 크기 때문에, 땜납 내열성에 대한 향상 효과를 감소시킨다. 또한, 최근에 많이 사용되고 있는 박형 반도체 장치에서 반도체 장치의 뒤틀림이 발생할 염려가 있다.
따라서, 본 발명은 반도체 장치가 1.5mm 이하로 박형화될 경우에도 내습성, 땜납 침지시의 땜납 내열성 및 내열응력성이 뛰어난 동시에, 고방열성이고 뒤틀림이 발생하지 않는 반도체 장치를 제공하고자 한다.
발명의 개시
본 발명은, 다음에 열거하는 반도체 장치 및 이의 제조방법에 관한 것이다.
(1) 반도체 소자를 수지로 밀봉하여 이루어진 수지 밀봉 반도체 장치에 있어서, 반도체 소자를 탑재한 리드 프레임의 안쪽에 금속박이 접착제를 통해 접착되어 있는 동시에, 반도체 소자측의 밀봉 수지 외부 표면에 금속박이 고착되어 있음을 특징으로 하는 반도체 장치.
(2) 상기 (1)에 기재된 반도체 장치에 있어서, 리드 프레임으로서 철-니켈 프레임을 사용하고 리드 프레임의 안쪽에는 선팽창계수가 0.4 내지 2.7 × l0-5/℃인 금속박이 접착제를 통해 접착되어 있는 동시에, 반도체 소자측의 밀봉 수지 외부 표면에 선팽창계수가 0.4 내지 0.8×l0-5/℃이고 두께가 리드 프레임 안쪽의 금속박의 2 내지 10배인 금속박이 고착되어 있음을 특징으로 하는 반도체 장치.
(3) 상기 (1)에 기재된 반도체 장치에 있어서, 리드 프레임으로서 구리 합금 프레임을 사용하고 리드 프레임의 안쪽에는 선팽창계수가 0.4 내지 1.8×l0-5/℃인 금속박이 접착제를 통해 접착되어 있는 동시에, 반도체 소자측의 밀봉 수지 외부 표면에 선팽창계수가 1.6 내지 2.7×10-5/℃이고 두께가 리드 프레임 안쪽의 금속박의 0.5 내지 3배인 금속박이 고착되어 있음을 특징으로 하는 반도체 장치.
(4) 반도체 소자측의 밀봉 수지 외부 표면에 고착되는 금속박이 고체 식별 가능한 유기층을 최외층으로 하고, 당해 유기층의 두께 부분만을 함몰시켜 고착되어 있음을 특징으로 하는, 상기 (1) 내지 (3) 중의 어느 하나에 기재된 반도체 장치.
(5) 리드 프레임과 리드 프레임 안쪽에 위치하는 금속박을 접착시키는 접착제의 주성분이 폴리카보디이미드임을 특징으로 하는, 상기 (1) 내지 (4) 중의 어느 하나에 기재된 반도체 장치.
(6) 금형의 상부 캐비티면에 금속박을 가고정시키고, 금형의 하부 캐비티면에는 접착제가 부착된 금속박을 접착제 측을 위로 하여 장착시킨 다음, 반도체 소자를 탑재한 리드 프레임을 고정시키고, 금형을 조임으로써 금속박을 리드 프레임에 접착시킨 다음, 수지를 주입하여 성형함을 특징으로 하는, 반도체 장치의 제조방법.
(7) 금형의 상부 캐비티면에 금속박을 가고정시킬 때, 고체 식별 가능한 유기층을 갖는 금속박을 유기층을 통하여 캐비티면에 가고정시킴을 특징으로 하는, 상기 (6)에 기재된 반도체 장치의 제조방법.
(8) 리드 프레임과 리드 프레임 안쪽에 위치하는 금속박을 접착시키는 접착제로서 주성분이 폴리카보디이미드를 사용함을 특징으로 하는, 상기 (6) 또는 (7)에 기재된 반도체 장치의 제조방법.
본 발명은 반도체 소자를 수지로 밀봉하여 이루어진 반도체 장치에 있어서 방열성 및 땜납 내열성이 우수하고, 뒤틀림이 발생하지 않는 박형(薄形)의 대형 반도체 장치 및 이의 제조방법에 관한 것이다.
도 1은 본 발명의 소자 밀봉형 수지 밀봉 반도체 장치의 1구조를 도시하는 단면도이다.
도 2는 본 발명의 다른 구조예를 도시하는 단면도이다.
도 3은 실시예 1의 반도체 장치를 제조할 때의 경시적 설명도로서, 도 3a는 금속박(3)을 접착제(4)를 위로 하여 하부 금형(2)에 고정하는 동시에, 금속박(5)을 가고정용 유기층(6)에 의해 상부 금형에 고정한 상태를 도시하는 도면이고, 도 3b는 반도체 소자를 탑재한 리드 프레임(8)을 고정시킨 상태를 도시하는 도면이며, 도 3c는 금형을 밀폐하고 리드 프레임(8)과 금속박(3)을 접착제(4)를 통해 접착하는 상태를 도시하는 도면이고, 도 3d는 밀봉 수지(l0)를 주입하여 성형하는 상태를 도시하는 도면이다.
본 발명의 반도체 장치는, 도 1에 도시한 바와 같이 반도체 소자(7)을 탑재한 리드 프레임(8)의 안쪽에 금속박(3)이 접착제(4)를 통해 접착되고, 반도체 소자측의 밀봉 수지 외부 표면에 고체 식별 기능을 갖는 유기층(6)을 갖는 금속박(5)이 고착되어 있다. 본 발명에서 리드 프레임은 선팽창계수가 0.4 내지 0.8×10-5/℃인 철-니켈 합금 또는 선팽창계수가 1.6 내지 1.8×l0-5/oC인 구리 합금이 사용되며, 일반적으로, 두께는 0.12 내지 0.25μm이며, 반도체 소자(7)를 고정시키는 금형 패드 부분을 제거하고 리드 프레임 안쪽에 접착되는 금속박에 직접 반도체 소자를 고정시켜 사용하는 경우도 본 발명의 범위에 포함된다. 리드 프레임의 안쪽에 접착되는 금속박은 선팽창계수가 0.4 내지 2.7×l0-5/℃인 금속박이 사용된다. 이때에 사용되는 금속박의 두께는 박형 반도체 장치를 구성하기 위해, 1 내지 l00μm, 바람직하게는 l0 내지 50μm가 사용된다. 1μ 미만인 경우에는 변형되기 쉬워 취급이 곤란하며, l00μm를 초과하면 반도체 장치 전체의 박형화를 방해하게 되므로 바람직하지 않다. 이때에 사용되는 금속박으로서는 구리 합금, 철-니켈 합금, 알루미늄 등을 들 수 있다. 또한, 특히 열방산성을 향상시키기 위해, 금속박(3)으로서는 예를 들면, 열전도율이 0.94×10-4(cal/cm·sec·℃) 정도인 구리계 합금이 바람직하다.
한편, 반도체 소자측에는 두께가 약 0.3μm의 반도체 소자를 밀봉시키는 밀봉 수지(l0)가 존재하며, 이의 외부 표면에 반도체 장치의 뒤틀림을 방지하는 동시에, 땜납 내열성 또는 냉열 사이클성에 좋은 영향을 주는 금속박(5)이 존재한다. 또한, 이러한 금속박 표면에는 유기층(6)이 형성되어 있으며, 이러한 유기층을 이용하여 고체 식별 정보를 기록할 수 있다. 단, 이러한 유기층은 필수적이 아니며, 자력이나 흡착 등의 수단으로 금형 캐비티면에 가고정시켜 사용하는 경우에는 도 2에 도시된 구조의 반도체 장치가 수득된다. 일반적으로, 이러한 형태의 반도체 장치는 리드 프레임이 철-니켈 합금의 경우에는 반도체 소자측을 오목하게 하고, 구리 합금의 경우에는 반도체 소자측을 볼록하게 하여 뒤틀어지는 경향이 있다. 이의 원인은 성형온도(통상 175℃)로부터 상온에 복귀하는 과정에서 반도체 장치를 구성하는 부재의 선팽창계수가 상이하기 때문이다. 본 발명자들은 이러한 현상을 상세히 검토한 결과, 선팽창계수가 상이한 금속박을 리드 프레임의 재질에 따라 적절하게 선택한 다음, 이의 강성을 금속박의 두께를 변경함으로써 반도체 장치의 뒤틀림을 억제할 수 있다는 것을 밝혀냈다. 즉, 리드 프레임으로서 철-니켈 합금을 사용하는 경우에는 리드 프레임 안쪽에 위치하는 금속박은 선팽창계수가 0.4 내지 2.7×l0-5/℃인 금속박을 사용할 수 있으며, 이때에 반도체 소자측에 설치하는 금속박은 선팽창계수가 0.4 내지 0.8×l0-5/℃인 금속박을 리드 프레임 안쪽에 위치하는 금속박의 2 내지 10배의 두께로 하면 반도체 장치의 뒤틀림을 방지할 수 있다. 한편, 리드 프레임으로서 구리 합금을 사용하는 경우에는 리드 프레임 안쪽에 위치하는 금속박은 선팽창계수가 0.4 내지 1.8×l0-5/℃인 금속박이 사용되며, 이때에 반도체 소자측에 설치하는 금속박은 선팽창계수가 1.6 내지 2.7×10-5/℃인 금속박을 리드 프레임 안쪽에 위치하는 금속박의 0.5 내지 3배의 두께로 하면 반도체 장치의 뒤틀림을 방지할 수 있다. 이러한 이유는 상세하게는 해명되어 있지 않지만, 본 발명으로 사용할 수 있는 열경화성 수지를 사용하는 밀봉 수지(10)의 20 내지 175oC의 평균 선팽창계수는 1.0 내지 2.4×l0-5/℃, 굽힘 탄성율은 l000 내지 2000kg/mm2이며, 리드 프레임 위의 밀봉 수지층의 두께가 0.4 내지 l.lmm로 얇아서 리드 프레임과 밀봉 수지간에 발생하는 선팽창계수 차이에 기인하는 응력을 반도체 소자측에 설치하는 금속박(5)에 의해 역방향의 응력을 부여하여 뒤틀림을 방지하는 것으로 생각된다. 여기서, 반도체 소자를 밀봉하는 수지로서는 예를 들면, 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 폴리에스테르 수지, 디알릴프탈레이트 수지, 폴리페닐설파이드 등의 열경화성 수지를 들 수 있으며, 이들 중에서 수지 밀봉형 반도체 장치의 신뢰성 관점에서, 특히 에폭시 수지를 사용하는 것이 바람직하다. 이러한 경우, 에폭시 수지에는 경화제, 경화촉진제, 충전재 등의 종래에 공지된 첨가제가 배합되며, 에폭시 수지 조성물로서 사용된다. 에폭시 수지 조성물을 사용하는 반도체 소자의 밀봉 방법은 특별히 한정되지 않으며 통상의 트랜스퍼 성형 등의 공지된 성형방법을 사용하여 실시할 수 있다.
본 발명의 반도체 장치의 제조방법은 반도체 소자(7)를 밀봉하는 수지(10)를 금형을 사용하여 성형가공하는 방법에 있어서, 금형의 상부 캐비티면에 금속박(5)을 가고정시키고, 금형의 하부 캐비티면에는 접착제(4)가 부착된 금속박(3)을 접착제측을 위로 하여 장착시킨 다음, 리드 프레임(8)을 고정시키고, 금형을 조임으로써 금속박을 리드 프레임에 접착시킨 다음, 수지를 주입하여 성형함을 특징으로 한다.
반도체 소자측에 사용되는 금속박(5)의 표면에 미리 형성된 유기층(6)을 갖는 경우에는 도 1에 도시된 바와 같이, 성형 후에는 유기층이 반도체 장치 한쪽 외부 표면을 형성하며, 금속박(5)은 유기층의 아래쪽에 함몰되어 고착되는 반도체 장치가 수득된다. 이 경우에, 금속박을 금형 표면에 흡착법 또는 유기층에 가고정 기능을 갖게 하여 가고정시킨 후, 성형하는 방법이 사용된다.
또한, 유기층을 갖지 않는 금속박을 사용하는 경우에는 도 2에 도시된 바와 같이, 금속박이 반도체 장치의 한쪽 외부 표면을 형성하고 있는 반도체 장치가 수득된다. 이러한 경우에, 금속박에는 흡착법 등에 의해 금형 표면에 가고정시킨 후, 성형하는 방법이 사용된다.
한편, 리드 프레임(8)의 안쪽에 형성되는 금속박(3)은 접착제(4)를 통해 리드 프레임과 접착되며, 미리 금속박(3)과 리드 프레임(8)을 접착제(4)로 접착시키는 금속박 부착 리드 프레임을 준비하고, 여기에 반도체 소자(7)를 탑재시켜 사용할 수 있거나, 금속박(3) 위에 설치된 접착제를 위로 하여 금형 하부 성형면에 장착시키고, 이 위에서 반도체 소자를 탑재한 리드 프레임을 고정시킨 다음, 금형을 조임으로써 금속박을 리드 프레임에 접착시키는 방법을 취할 수 있다. 이때에 사용되는 접착제(4)는 밀봉 수지와 상용성이 뛰어나고, 175℃로 가열한 금형에서 압착시킬 때에 리드 핀 사이에서 충분히 유동하는 것이 리드 핀과의 밀착성을 올리는 의미에서 중요하며, 이를 위해서는 접착제의 초기 두께가 l0 내지 200μm이고, 연화점이 150oC 이하인 것이 바람직하다. 이러한 경우, 접착 후의 접착제의 두께는 10 내지 50μm로 되며 유동된 접착제(4)는 리드 핀 사이에 들어가고 성형시에 밀봉용 수지가 금형으로부터 유출되는 것을 방지하는 댐 바 효과도 발생한다.
또한, 접착제(4)는 신뢰성 면에서 85℃/85% RH에서의 포화 흡수율이 0.1중량% 이하인 것이 바람직하다. 여기서, 사용하는 접착제로서는 예를 들면, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지, 폴리우레탄 수지 등을 사용할 수 있다. 특히, 폴리카보디이미드를 주성분으로 하는 재료는 내열성이 있으며 흡수율도 낮으므로 바람직하다. 폴리카보디이미드로서는 예를 들면, 다음 화학식 A를 들 수 있다.
-(R-N=C=N)n-
위의 화학식 A에서,
-R-은 바람직하게는
,
,
이다.
또한, 위의 화학식 A의 카보디이미드를 주성분으로서(바람직하게는, 접착제성분의 70중량% 이상) 사용하고, 부성분으로서 에폭시 수지, 폴리에테르이미드 수지 또는 고무계 수지 등을 사용할 수 있다. 또한, 실리카 등의 충전재를 접착제에 함유시킬 수도 있다.
도 3에 본 발명의 방법을 경시적으로 도시한다. 도 3a에 도시된 바와 같이, 175℃ 전후로 설정되는 개방된 금형(1) 및 금형(2)의 상부 주형 캐비티면에 유기층(6)을 통해 금속박(5)을 가고정시키고, 하부 주형 캐비티면에 접착제(4)를 갖는 금속박(3)을 설치한다. 이러한 금속박(3) 및 (5)의 설치는 진공 흡착 또는 자석 등을 사용하여 실시할 수 있으며, 금속박 위에 설치된 유기층을 가고정제로서 사용하여 설치할 수도 있다.
다음에, 도 3b에 도시된 바와 같이, 반도체 소자(7)에 리드 프레임(8)을 수반한 것이 공급되며, 도 3c에 도시된 바와 같이, 금형(1) 및 금형(2)가 밀폐된다. 이때에, 금속박의 접착제(4)가 금형으로부터의 열과 금형을 조이는 힘에 의해 리드 핀 사이 및 금형 패드와 금속박 사이에서 유동한다. 다음에, 도 3d에 도시된 바와 같이, 설정된 조건에서 밀봉 수지(l0)가 금형내에서 사출된다. 다음에, 금형(1) 및 금형(2)가 개방되면 반도체 장치의 한쪽 면에는 유기층이 형성되며, 당해 유기층의 아래쪽에 금속박(5)이 함몰되고, 다른쪽 면에는 금속박(3)이 노출되는 반도체 장치가 인출된다.
반도체 소자측의 밀봉 수지 외부 표면 금속박(5)의 유기층(6)은 열접착성의 접착제로 가고정 기능을 부여할 수 있으며 예를 들면, 에폭시 수지, 폴리에스테르 수지, 페놀 수지, 폴리이미드 수지 등이 사용된다. 유기층의 두께는 5 내지 100μm이 바람직하다. 가고정용 유기층은 콘트라스트 부여용 안료 또는 충전재를 배합하여 사용할 수 있으며, 고체 식별용 기록층으로서 기능할 수 있다.
상기한 금속박(5)을 사용하는 반도체 장치의 피복은 반도체 장치의 한쪽 표면적의 50% 이상을 피복하는 것이 바람직하며, 특히 바람직하게는 80% 이상이다. 즉, 50% 이상 피복함으로써 수득되는 반도체 장치의 TCT에 있어서 내균열성 및 땜납 침지시의 내균열성이 현저히 향상된다.
본 발명에 따라 수득되는 반도체 장치는 하기의 특징을 갖고 있다.
1. 통상의 반도체 장치와 비교하여, 본 발명의 반도체 장치는 리드 프레임 위에서만 밀봉재가 존재하므로 반도체 장치의 박형화가 도모되며 실장 밀도가 대폭적으로 향상된다.
2. 반도체 소자측의 밀봉 수지 외부 표면 및 리드 프레임의 안쪽에 각각 소정의 금속박을 설치하므로, 밀봉 수지가 리드 프레임 위에서만의 구조인 것에 관계없이 반도체 장치가 뒤틀어지기 어렵다. 이에 따라, 머더 보드 등에의 실장이 용이하게 수행될 수 있다. 또한, TCT에서도 응력에 의한 반도체 장치의 변형이 적어 수명이 연장될 수 있다.
3. 본 발명의 반도체 장치의 구조는 리드 프레임 안쪽에 접착제를 통하는 밀봉 수지와 비교하여, 열전도율이 높은 금속박을 피복하므로 반도체 소자의 열을 반도체 장치 외부에 방출하기 쉽다. 이 결과, 반도체 장치의 방열 효율을 높일 수 있다.
4. 본 발명에서 금속박에 의해 반도체 장치 표면의 대부분을 피복하고 있으므로, 흡습하기 어렵다. 또한, 금속박의 강도는 밀봉 수지와 비교하여 높으므로, 땜납 침지시의 땜납 내열성이 우수하다.
5. 반도체 장치 표면을 금속박으로 대부분 피복하고 있기 때문에, 성형후의 금형으로부터 이형성의 트러블이 발생하기 어렵고 성형 수율이 높다.
다음에, 실시예에 관해 비교예와 아울러 설명한다.
또한, 밀봉 수지로서, 평균 선팽창계수가 2.2×l0-5(1/℃)의 에폭시 수지 조성물을 사용하고, 반도체 소자를 트랜스퍼 성형 (조건, 175℃× 2분, 175℃× 5시간후 경화)할 때, 본 실험에 사용하는 금형 패드 사이즈는 8×8mm, 칩 사이즈는 7×7×0.3mm이고, 수득된 반도체 장치는 80핀 QFP(사이즈: 20 x l4mm)이다. 또한, 시험방법은 다음 측정방법에 의해 측정한 것이다.
(I) TCT
-50℃에서 5분 내지 150℃에서 5분 동안 사이클 테스트를 실시하고, 소정의 사이클을 부가시켰을 때의 반도체 장치의 균열 발생수로 평가한다.
(Ⅱ) 땜납 내열성
85℃, 85% 상대습도의 항온조 속에 반도체 장치를 방치하여, 흡습시킨 다음, 260℃의 땜납 용융액에 l0초 동안 침지시켜 반도체 장치의 균열 발생수로 평가한다.
(Ⅲ) 열저항
열방산성을 측정하는 반도체 장치에 있어서, 반도체 소자로서 상기와 동일한 사이즈로 2W의 발열이 가능한 저항 소자를 사용하여 상기와 같이 성형하여 시료를 수득한다.
소자의 발열량은 2W이고 냉각은 공냉으로 하여 유속을 변화시켜 실험을 실시한다. 열저항 Rja는 다음 수학식 1로 수득된다.
Rja=(Tj­ Ta)/Q
위의 수학식 1에서,
Tj는 접합점 온도이고,
Ta는 실온이며,
Q는 소자 발열량이다.
(Ⅳ) 뒤틀린 양
성형 후의 반도체 장치를 접촉식 표면 조도계를 사용하여 반도체 소자측과 이의 반대측의 반도체 장치 표면의 각 표면 조도를 측정하여 이의 최대치와 최소치의 차이를 취하고, 이의 차이가 큰 쪽을 당해 반도체 장치의 뒤틀어지는 양으로 한다. 플러스(+)의 값은 반도체 소자측이 오목 모양으로, 마이너스(-)의 값은 볼록 모양으로 반도체 장치가 각각 뒤틀어져 있음을 의미하며, 본 시험에서 사용하는 반도체 장치의 크기의 경우에 ±30μm 이내이면 실용상 문제가 없는 뒤틀림인 것이 확인되고 있다.
(실시예 1)
두께 30μm의 알루미늄 합금박(선팽창계수: 2.6× 10-5/℃) 위에 유기층으로서, 두께 20μm의 에폭시 수지를 상부 금형 캐비티면과 접하도록 가고정시킨다. 에폭시 수지의 Tg는 100℃ 이하이므로, 용이하게 금형에 고정시킬 수 있다. 또한, 화학식 A의 불소 함유 폴리카보디이미드를 주성분으로 하는 접착제가 50μm 도포된 두께 10μm의 구리 합금박(선팽창계수: 1.7× 10-5/℃)을 하부 금형 캐비티면에 설치한 다음, 구리 합금 리드 프레임(두께: 125μm, 선팽창계수: 1.7×l0-5/℃)을 고정시키고 금형을 조인다. 이후에, 통상의 수법으로 수지를 금형내에 주입하여 성형시킨다.
또한, 알루미늄 합금박의 사이즈는 18×12mm, 구리 합금박은 20×14mm로 반도체 장치 양면에 배치한다. 이러한 반도체 장치의 총 두께는 lmm이다. 수득된 반도체 장치의 뒤틀린 양을 측정한 후, TCT, 땜납 내열성 테스트를 실시하여 표 1에 이의 결과를 기재한다.
실시예의 반도체 장치의 뒤틀림은 실장에 지장을 초래하지 않을 정도로 작고, TCT, 땜납 내열성, 열저항 면에서 명백히 우수한 반도체 장치가 수득되는 것을 알 수 있다.
또한, 본 실시예의 성형은 공극, 금속선 변형, 반도체 소자 변형 등의 불량한 상태는 전혀 발생하지 않고, 고수율로 안정된 샘플이 수득된다. 반도체 장치의 뒤틀림도 전혀 없으며 머더 보드에의 실장도 확실하게 수행된다.
(실시예 2)
실시예 1에서, 반도체 소자측의 금속박으로서 철-니켈 합금박(두께: 50μm, 선팽창계수: 0.4×10-5/℃)을 리드 프레임으로서 42 알로이(두께: 125μm, 선팽창계수; 0.4×10-5/℃), 리드 프레임 안쪽의 금속박으로서 구리 금속박(두께: 25μm, 선팽창계수: 1.7×10-5/℃)을 사용하는 것 이외에는, 실시예 1과 같이 성형하여 반도체 장치를 수득한다. 여기서, 수득된 반도체 장치의 시험 결과는 표 1에 기재하며, 실시예 1과 동일한 양호한 평가 결과가 수득된다.
(비교예 1 및 2)
표 2에 기재한 바와 같은 반도체 장치의 구성 재료를 선택하고, 기타는 실시예 1과 같이 하여 반도체 장치를 작성하고 실시예 1과 같은 시험을 수행한 결과를 표 1에 기재한다.
비교예 1에서는 리드 프레임으로서 구리를 사용하며, 이러한 경우, 반도체 소자측 금속박을 선팽창계수가 0.4×l0-5/℃인 철-니켈 금속박으로 하므로, 반도체 소자측에 볼록 모양의 뒤틀림이 발생하고 뒤틀림의 영향으로 TCT의 결과도 실시예와 비교하여 악화된다.
비교예 2에서는 42 알로이 리드 프레임에 대해 리드 프레임 안쪽에 42 알로이 박, 반도체 소자측에는 선팽창계수가 2.6×10-5/℃인 알루미늄박으로 하므로, 반도체 소자측에 오목 모양의 뒤틀림이 발생하고 이러한 뒤틀림의 영향으로 TCT의 결과도 실시예와 비교하여 악화된다.
실시예 1 실시예 2 비교예 1 비교예 2
TCT(균열 발생수/20개) 200사이클 0 0 0 0
500사이클 0 0 1 2
1000사이클 0 0 4 6
땜납 내열성(균열 발생수/20개) 96시간 0 0 0 0
168시간 0 0 0 2
500시간 0 0 2 4
열저항(W/℃) 1m/sec 17 17 17 26
3m/sec 10 11 9 14
5m/sec 8 8 8 11
반도체 장치의 뒤틀림 오목 모양(+) 19 240
볼록 모양(-) -13 -56
실시예 1 실시예 2 비교예 1 비교예 2
반도체 소자측의 금속박(A) 알루미늄30㎛ 42 알로이50㎛ 42 알로이30㎛ 알루미늄40㎛
리드 프레임 구리 42 알로이 구리 42 알로이
리드 프레임 안쪽의 금속박(B) 구리10㎛ 구리25㎛ 구리10㎛ 42 알로이10㎛
금속박의 두께 비율(A/B) 3 2 3 4
* 사용 금속의 선팽창계수: 알루미늄: 2.6 X 10-5/℃구리: 1.7 X 10-5/℃42 알로이: 0.4 X 10-5/℃
본 발명의 반도체 장치는 소자를 탑재한 리드 프레임의 안쪽에 금속박을 장착하고, 반도체 소자측의 밀봉 수지 외부 표면에도 금속박을 장착시킴을 특징으로 한다. 이들의 구조 형태에 따라, 반도체 장치의 박형화가 용이하게 도모되며 내습성, 땜납 침지시의 땜납 내열성 및 내열응력성이 뛰어나고, 고방열성도 존재한다. 반도체 장치의 뒤틀림도 금속박의 선팽창계수와 두께의 배합에 의해 감소시킬 수 있으며, 머더 보드 실장을 확실히 할 수 있다.

Claims (8)

  1. 반도체 소자를 수지로 밀봉하여 이루어진 수지 밀봉 반도체 장치에 있어서, 반도체 소자를 탑재한 리드 프레임의 안쪽에 금속박이 접착제를 통해 접착되어 있는 동시에, 반도체 소자측의 밀봉 수지 외부 표면에 금속박이 고착되어 있음을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 리드 프레임으로서 철-니켈 프레임을 사용하고 리드 프레임의 안쪽에는 선팽창계수가 0.4 내지 2.7 × l0-5/℃인 금속박이 접착제를 통해 접착되어 있는 동시에, 반도체 소자측의 밀봉 수지 외부 표면에 선팽창계수가 0.4 내지 0.8×l0-5/℃이고 두께가 리드 프레임 안쪽의 금속박의 2 내지 10배인 금속박이 고착되어 있음을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 리드 프레임으로서 구리 합금 프레임을 사용하고 리드 프레임의 안쪽에는 선팽창계수가 0.4 내지 1.8×l0-5/℃인 금속박이 접착제를 통해 접착되어 있는 동시에, 반도체 소자측의 밀봉 수지 외부 표면에 선팽창계수가 1.6 내지 2.7×10-5/℃이고 두께가 리드 프레임 안쪽의 금속박의 0.5 내지 3배인 금속박이 고착되어 있음을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 반도체 소자측의 밀봉 수지 외부 표면에 고착되는 금속박이 고체 식별 가능한 유기층을 최외층으로 하고, 당해 유기층의 두께 부분만을 함몰시켜 고착되어 있음을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 리드 프레임과 리드 프레임 안쪽에 위치하는 금속박을 접착시키는 접착제의 주성분이 폴리카보디이미드임을 특징으로 하는 반도체 장치.
  6. 금형의 상부 캐비티면에 금속박을 가고정시키고, 금형의 하부 캐비티면에는 접착제가 부착된 금속박을 접착제 측을 위로 하여 장착시킨 다음, 반도체 소자를 탑재한 리드 프레임을 고정시키고, 금형을 조임으로써 금속박을 리드 프레임에 접착시킨 다음, 수지를 주입하여 성형함을 특징으로 하는, 반도체 장치의 제조방법.
  7. 제6항에 있어서, 금형의 상부 캐비티면에 금속박을 가고정시킬 때, 고체 식별 가능한 유기층을 갖는 금속박을 유기층을 통하여 캐비티면에 가고정시킴을 특징으로 하는, 반도체 장치의 제조방법.
  8. 제6항 또는 제7항에 있어서, 리드 프레임과 리드 프레임 안쪽에 위치하는 금속박을 접착시키는 접착제로서 주성분이 폴리카보디이미드를 사용함을 특징으로 하는, 반도체 장치의 제조방법.
KR1019980706520A 1996-02-22 1997-02-20 반도체 장치 및 이의 제조방법 KR19990087129A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-035154 1996-02-22
JP8035154A JPH09232475A (ja) 1996-02-22 1996-02-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR19990087129A true KR19990087129A (ko) 1999-12-15

Family

ID=12433982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980706520A KR19990087129A (ko) 1996-02-22 1997-02-20 반도체 장치 및 이의 제조방법

Country Status (6)

Country Link
US (1) US6144108A (ko)
EP (1) EP0883170A4 (ko)
JP (1) JPH09232475A (ko)
KR (1) KR19990087129A (ko)
CN (1) CN1215501A (ko)
WO (1) WO1997031394A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876875B1 (ko) * 2002-11-20 2008-12-31 주식회사 하이닉스반도체 강화된 열방출 능력을 갖는 칩 스택 패키지

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
US6545869B2 (en) * 2001-01-17 2003-04-08 International Business Machines Corporation Adjusting fillet geometry to couple a heat spreader to a chip carrier
US6502926B2 (en) 2001-01-30 2003-01-07 Lexmark International, Inc. Ink jet semiconductor chip structure
KR100411812B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP2003158214A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 半導体モジュール
US7164155B2 (en) * 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7710019B2 (en) 2002-12-11 2010-05-04 Samsung Electronics Co., Ltd. Organic light-emitting diode display comprising auxiliary electrodes
JP2004238441A (ja) * 2003-02-04 2004-08-26 Nitto Denko Corp 光半導体素子封止用樹脂
JP4249996B2 (ja) * 2003-02-10 2009-04-08 日東電工株式会社 ポリカルボジイミド共重合体からなるレンズ材料
KR20060098371A (ko) * 2003-10-17 2006-09-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 양면 냉각된 전자 패키지 제공 방법 및 양면 냉각된 전자패키지
CN1638585A (zh) * 2003-12-26 2005-07-13 日东电工株式会社 电致发光装置，平面光源和使用该平面光源的显示器
DE102005043928B4 (de) * 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
US8404518B2 (en) * 2009-12-13 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
JP5258825B2 (ja) * 2010-03-23 2013-08-07 三菱電機株式会社 パワー半導体装置及びその製造方法
KR101238212B1 (ko) * 2010-12-23 2013-02-28 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
DE102012209034A1 (de) * 2012-05-30 2013-12-05 Robert Bosch Gmbh Elektronikmodul sowie Verfahren zur Herstellung eines solchen Elektronikmoduls, sowie elektronisches Steuergerät mit einem solchen Elektronikmodul
KR20140068654A (ko) * 2012-11-28 2014-06-09 삼성전기주식회사 전자부품 패키지 및 전자부품 패키지의 제조방법
JP6204051B2 (ja) * 2013-04-19 2017-09-27 株式会社巴川製紙所 モールド成形用離型シート
CN103268862B (zh) * 2013-05-03 2016-12-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US10468357B2 (en) * 2015-03-11 2019-11-05 Intel Corporation Stretchable electronics fabrication method with strain redistribution layer
CN111384000A (zh) * 2018-12-29 2020-07-07 中兴通讯股份有限公司 芯片封装
CN110987280A (zh) * 2019-12-02 2020-04-10 歌尔科技有限公司 防水防尘压力传感器及其加工方法
CN114981958A (zh) * 2020-05-11 2022-08-30 华为技术有限公司 一种封装结构及其制作方法、通信设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426879A (en) * 1977-08-01 1979-02-28 Nitto Electric Ind Co Ltd Encapsulated electronic part
JPS5928350A (ja) * 1982-08-09 1984-02-15 Nec Corp 樹脂封止型半導体装置用金型
JPS60180150A (ja) * 1984-02-27 1985-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH0750758B2 (ja) * 1987-01-30 1995-05-31 株式会社日立製作所 耐熱性樹脂封止半導体装置
JP2585387B2 (ja) * 1988-08-23 1997-02-26 シチズン時計株式会社 放熱板付半導体装置の製造方法
JPH0636500B2 (ja) * 1989-09-14 1994-05-11 株式会社ピーエフユー ポーリング制御方式
JPH03101542U (ko) * 1990-02-01 1991-10-23
JP2570911B2 (ja) * 1990-02-26 1997-01-16 株式会社日立製作所 半導体パッケージ及びそれに用いるリードフレーム
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
JPH05198701A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH06279736A (ja) * 1993-03-26 1994-10-04 Nisshinbo Ind Inc フィルム状接着剤組成物
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
JPH07153878A (ja) * 1993-11-26 1995-06-16 Tokyo Tungsten Co Ltd プラスチックパッケージされた半導体装置ならびにヒートシンクの製造方法
JPH07288263A (ja) * 1994-04-19 1995-10-31 Nitto Denko Corp 半導体装置の製造方法および金属箔材料
JPH0817855A (ja) * 1994-06-29 1996-01-19 Nitto Denko Corp 半導体装置の製造方法およびこれに用いられる積層体
US5674343A (en) * 1994-04-19 1997-10-07 Nitto Denko Corporation Method for manufacturing a semiconductor
WO1995031826A1 (en) * 1994-05-17 1995-11-23 Olin Corporation Electronic packages with improved electrical performance
JPH08139119A (ja) * 1994-11-11 1996-05-31 Nitto Denko Corp 半導体装置の製造方法およびこれに用いられる積層体
JP3101542B2 (ja) 1995-06-23 2000-10-23 三洋電機株式会社 立体映像システムの制御方法及び立体映像システム
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876875B1 (ko) * 2002-11-20 2008-12-31 주식회사 하이닉스반도체 강화된 열방출 능력을 갖는 칩 스택 패키지

Also Published As

Publication number Publication date
US6144108A (en) 2000-11-07
JPH09232475A (ja) 1997-09-05
EP0883170A4 (en) 2001-01-31
EP0883170A1 (en) 1998-12-09
CN1215501A (zh) 1999-04-28
WO1997031394A1 (en) 1997-08-28

Similar Documents

Publication Publication Date Title
KR19990087129A (ko) 반도체 장치 및 이의 제조방법
US6326681B1 (en) Semiconductor device
KR0167439B1 (ko) 반도체장치
TW498516B (en) Manufacturing method for semiconductor package with heat sink
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
JPH11224929A (ja) 半導体集積回路装置
JPH0883861A (ja) 半導体パッケージ被覆用金属箔材料および半導体装置
KR100590146B1 (ko) 반도체 장치 및 그 제조 방법
US20050110128A1 (en) Highly reliable stack type semiconductor package
JP3702877B2 (ja) 樹脂封止型半導体装置、これに用いるダイボンド材および封止材
JP2004327556A (ja) 半導体装置及びその製造方法
JPH01253926A (ja) 半導体装置のリードフレーム
JPH08162573A (ja) 半導体装置
Kuhnlein A design and manufacturing solution for high-reliable, non-leaded CSPs like QFN
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH07221259A (ja) 半導体装置及びその製造方法
US20050139974A1 (en) Chip package structure
JPS62210651A (ja) 樹脂封止型半導体装置
Wakizaka et al. Solder crack caused by die attach paste
JPH0936278A (ja) 金属箔被覆半導体装置及びその製造方法とこれに用いる金属箔材料
Nakagawa et al. High density packaging technology ultra thin package & new TAB package
KR19990036775A (ko) 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치
JPH08153831A (ja) 半導体装置
KR0167440B1 (ko) 반도체장치
KR0161354B1 (ko) 반도체장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid