KR20140068654A - 전자부품 패키지 및 전자부품 패키지의 제조방법 - Google Patents

전자부품 패키지 및 전자부품 패키지의 제조방법 Download PDF

Info

Publication number
KR20140068654A
KR20140068654A KR1020120136403A KR20120136403A KR20140068654A KR 20140068654 A KR20140068654 A KR 20140068654A KR 1020120136403 A KR1020120136403 A KR 1020120136403A KR 20120136403 A KR20120136403 A KR 20120136403A KR 20140068654 A KR20140068654 A KR 20140068654A
Authority
KR
South Korea
Prior art keywords
substrate
electronic component
component package
active element
molding part
Prior art date
Application number
KR1020120136403A
Other languages
English (en)
Inventor
황영남
함석진
우승완
김포철
이경호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120136403A priority Critical patent/KR20140068654A/ko
Priority to US14/069,906 priority patent/US20140145322A1/en
Priority to JP2013241681A priority patent/JP2014107564A/ja
Publication of KR20140068654A publication Critical patent/KR20140068654A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 전자부품 패키지 및 전자부품 패키지의 제조방법에 관한 것으로, 기판; 상기 기판의 적어도 일면에 구비되는 연결부재; 상기 연결부재에 의하여 상기 기판과 결합되는 능동소자; 및 상기 능동소자의 노출된 면을 덮는 몰딩부;를 포함하되, 상기 몰딩부는, 열팽창 계수가 8 ~ 15 ppm/℃ 이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 이루어지도록 하여, 종래의 EMC로 몰딩부를 구현한 경우에 비해서 워피지가 현저히 감소되는 동시에 능동소자의 방열성능도 개선될 수 있는 것이다.

Description

전자부품 패키지 및 전자부품 패키지의 제조방법{ACKAGE OF ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전자부품 패키지 및 전자부품 패키지의 제조방법에 관한 것이다.
각종 전자제품의 휴대성을 향상시키기 위한 기술개발이 지속적으로 경주되어 온 결과, 전자부품을 기판에 실장하여 패키지화하는 기술들이 적용되고 있다.
이러한 패키지 기술에서는 전자부품을 보호하고, 제조 및 운반의 편의성을 향상시키기 위하여 전자부품을 덮는 몰딩부를 구비하는 것이 일반적이다.
일 예로써, 특허문헌1, 2 등에 패키지-온-패키지(Package On Package ; POP) 에 관한 기술이 소개되어 있으며, 특히, 특허문헌1에는 에폭시 몰딩 컴파운드(Epoxy Molding Compound ; EMC)로 몰딩부를 구현한 경우가 소개되어 있다.
한편, 각종 전자기기의 슬림화 추세에 맞추어 기판, 몰딩부 등의 두께가 지속적으로 얇아지고 있는 실정인데, 특허문헌1의 경우와 같이 몰딩부를 EMC로 구현한 경우에는 전자부품 패키지가 슬림화될 수록 고온 환경에서의 휨 현상이 심화되어 신뢰성을 감소시킨다는 문제가 있었다.
또한, 모바일용 어플리케이션 프로세서(Application Processor ; AP) 등 능동소자들의 회로 집적도가 크게 향상되고 있으며, 그 성능 또한 비약적으로 향상되고 있는데, 이렇게 능동소자가 고성능화 될수록 효율적인 방열대책이 요구되고 있다.
그러나, EMC등 종래의 일반적인 몰딩부들은 능동소자에서 발생되는 열을 효율적으로 방출하지 못했으며, 이에 따라, 능동소자의 온도가 정상 작동범위를 벗어나, 능동소자가 정상적으로 동작되지 않거나 열화되는 문제가 발생되고 있는 실정이다.
대한민국공개특허공보 제2012-0007840호 대한민국공개특허공보 제2011-0076604호
상기와 같은 문제점들을 해결하기 위하여 창안된 본 발명은 휨 현상이 감소됨과 동시에 방열성능을 향상시킬 수 있는 전자부품 패키지를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 휨 현상이 감소됨과 동시에 방열성능을 향상시킬 수 있는 전자부품 패키지를 제조할 수 있는 전자부품 패키지의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 일실시예에 따른 전자부품 패키지는, 기판; 상기 기판의 적어도 일면에 구비되는 연결부재; 상기 연결부재에 의하여 상기 기판과 결합되는 능동소자; 및 상기 능동소자의 노출된 면을 덮는 몰딩부;를 포함하되, 상기 몰딩부는, 열팽창 계수가 8 ~ 15 ppm/℃ 이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 이루어지는 것일 수 있다.
이때, 상기 제1 재료는, 액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 적어도 한 물질일 수 있다.
또한, 상기 전자부품 패키지는, 패키지-온-패키지를 구성하는 상층 또는 하층 패키지 중 어느 하나인 것일 수 있다.
또한, 상기 연결부재는, 합성수지 또는 솔더 중 선택되는 적어도 한 물질로 이루어지는 것일 수 있다.
본 발명의 일실시예에 따른 전자부품 패키지는, 제1 기판; 상기 제1 기판의 상면에 구비되는 제1 연결부재; 상기 제1 연결부재에 의하여 상기 제1 기판과 결합되는 제1 능동소자; 및 상기 제1 능동소자의 노출된 면을 덮는 제1 몰딩부; 상기 제1 기판의 하면에 구비되는 제1 접속패드; 상기 제1 접속패드가 상면에 접촉되는 제2 기판; 상기 제2 기판의 상면에 구비되는 제2 연결부재; 상기 제2 연결부재에 의하여 상기 제2 기판과 결합되는 제2 능동소자; 및 상기 제2 기판의 상부면 및 상기 제1 기판의 하부면 사이를 채우는 제2 몰딩부;를 포함하되, 상기 제1 몰딩부 및 상기 제2 몰딩부 중 적어도 하나는 열팽창 계수가 8 ~ 15 ppm/℃ 이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 이루어지는 것일 수 있다.
이때, 상기 제1 재료는, 액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 적어도 한 물질일 수 있다.
또한, 상기 제2 기판의 하면에 구비되는 제2 접속패드를 더 포함할 수 있다.
또한, 상기 제1 연결부재 및 상기 제2 연결부재 중 적어도 하나는 합성수지 또는 솔더 중 선택되는 적어도 한 물질로 이루어지는 것일 수 있다.
본 발명의 일실시예에 따른 전자부품 패키지의 제조방법은, 기판의 적어도 일면에 연결부재를 구비하는 단계; 상기 연결부재의 표면에 능동소자를 결합하는 단계; 및 열팽창 계수가 8 ~ 15 ppm/℃이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 상기 능동소자의 노출된 면을 덮는 몰딩부를 형성하는 단계;를 포함할 수 있다.
이때, 상기 제1 재료는, 액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 적어도 한 물질일 수 있다.
또한, 상기 기판의 적어도 일면에 연결부재를 구비하는 단계에서, 상기 연결부재는, 합성수지 또는 솔더 페이스트 중 선택되는 적어도 한 물질로 이루어지는 것일 수 있다.
상기와 같이 구성된 본 발명의 일실시예에 따른 전자부품 패키지는 워피지가 최소화되면서도 방열성능이 최대화 될 수 있다는 유용한 효과를 제공한다.
도 1은 본 발명의 일실시예에 따른 전자부품 패키지를 개략적으로 보인 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 전자부품 패키지를 개략적으로 보인 단면도이다.
도 3은 제1 몰딩부를 열팽창계수가 8ppm/℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지의 워피지를 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 4는 제1 몰딩부를 열팽창계수가 11ppm/℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지의 워피지를 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 5는 제1 몰딩부를 열팽창계수가 14.5ppm/℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지의 워피지를 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 6은 제1 몰딩부를 열팽창계수가 15ppm/℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지의 워피지를 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 7은 열팽창계수에 따른 워피지의 변화를 개략적으로 보인 그래프이다.
도 8은 제1 몰딩부를 열전도계수가 1W/m℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지의 능동소자의 온도 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 9는 제1 몰딩부를 열전도계수가 5W/m℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지의 능동소자의 온도 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 10은 제1 몰딩부를 열전도계수가 0.5W/m℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지의 능동소자의 온도 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 11은 열전도계수에 따른 능동소자의 온도변화를 개략적으로 보인 그래프이다.
도 12는 본 발명의 일실시예에 따른 전자부품 패키지 제조방법을 개략적으로 예시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.
명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.
명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일 실시예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시예를 의미한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 전자부품 패키지(100)를 개략적으로 보인 단면도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 전자부품 패키지(100)는, 제1 기판(110), 제1 연결부재(130), 제1 능동소자(120) 및 제1 몰딩부(140)를 포함할 수 있다.
제1 기판(110)은 일반적인 인쇄회로기판(Printed Circuit Board ; PCB)등을 적용할 수 있다.
제1 능동소자(120)는 집적회로(Integrated Circuit ; IC) 등 각종 능동소자일 수 있다.
제1 연결부재(130)는 에폭시(epoxy)등의 합성수지나, 각종 도전성 솔더로 구현될 수 있다.
제1 연결부재(130)는 기판의 상부면에 구비되어 제1 능동소자(120)와 제1 기판(110) 사이를 전기적 및 물리적으로 연결하는 역할을 수행한다.
제1 몰딩부(140)는 제1 능동소자(120)의 노출된 면을 덮어 제1 능동소자(120)를 보호하는 역할을 수행한다.
특히, 제1 몰딩부(140)는 열팽창 계수가 8 ~ 15 ppm/℃ 이면서, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 이루어지는 것이 바람직하다.
또한, 액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 적어도 한 물질로 제1 몰딩부(140)를 구현하는 것이 바람직하다.
또한, 제1 몰딩부(140)는 제1 능동소자(120) 부근의 기판까지도 덮을 수 있다.
도 2는 본 발명의 다른 실시예에 따른 전자부품 패키지(100)를 개략적으로 보인 단면도이다.
도 1을 참조하여 전술한 실시예에 따른 전자부품 패키지(100)와 달리, 본 실시예에 따른 전자부품 패키지(100)는, 패키지가 이층으로 형성된 이른바 POP 구조를 이루는 것일 수 있다.
이하에서는, 도 2를 참조하여, 전술한 실시예와 차이가 있는 부분을 중심으로 설명한다.
본 발명의 다른 실시예에 따른 전자부품 패키지(100)는, 제1 기판(110), 제1 연결부재(130), 제1 능동소자(120), 제1 몰딩부(140), 제1 접속패드(150), 제2 기판(111), 제2 연결부재(131)(131), 제2 능동소자(121), 제2 몰딩부(141) 및 제2 접속패드(151)를 포함할 수 있다.
이때, 제1 몰딩부(140)와 제2 몰딩부(141) 중 적어도 하나는 열팽창 계수가 8 ~ 15 ppm/℃ 이면서, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 이루어지는 것이 바람직하고, 액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택될 수 있다.
제1 접속패드(150)는 제1 기판(110)의 하부면에 형성되어 제2 기판(111)의 상부면에 형성된 회로패턴과 접촉될 수 있다. 이에 따라, 제1 능동소자(120) 및 제1 기판(110)이 제1 접속패드(150)에 의하여 제2 기판(111)과 전기적으로 연결될 수 있다.
제2 몰딩부(141)는 제1 기판(110)의 하부면과 제2 기판(111)의 상부면 사이의 빈 공간을 채우는 것일 수 있다. 이에 따라, 제2 능동소자(121)를 보호함과 동시에, 제2 기판(111)의 표면도 보호할 수 있으며, 제1 기판(110)과 제2 기판(111) 사이의 결합력을 향상시킬 수 있다.
제2 접속패드(151)는 제2 기판(111)의 하부에 연결되어, 전자부품 패키지(100)가 다른 디바이스들과 전기적으로 연결되도록 할 수 있다.
도 3은 제1 몰딩부(140)를 열팽창계수가 8ppm/℃인 물질로 구현한 상태, 도 4는 제1 몰딩부(140)를 열팽창계수가 11ppm/℃인 물질로 구현한 상태, 도 5는 제1 몰딩부(140)를 열팽창계수가 14.5ppm/℃인 물질로 구현한 상태, 도 6은 제1 몰딩부(140)를 열팽창계수가 15ppm/℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지(100)의 워피지를 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 3 내지 도 6을 참조하면, 하기 [표 1]과 같은 열팽창계수와 워피지의 관계를 확인할 수 있다.
열팽창계수(ppm/℃) 워피지(um)
8 -43.5
11 -7.4
14.5 47.2
15 51.2
도 7은 열팽창계수에 따른 워피지의 변화를 개략적으로 보인 그래프이다.
도 7을 참조하면, 제1 몰딩부(140)를 형성하는 제1 재료의 열팽창계수를 달리하면서 기판의 워피지를 측정한 결과, 열팽창계수의 변화와 워피지는 선형적인 관계에 있음을 확인할 수 있다.
한편, 종래에 몰딩재료로 널리 사용되고 있는 EMC의 경우 열팽창계수가 약 16 ~ 20 ppm/℃에 달하고 있는데, 이에 따라 EMC로 제1 몰딩부(140)를 구현한 경우에는 워피지가 52um를 넘게 되어 전자부품 패키지(100)에 심각한 결함을 유발하게 된다.
또한, 이러한 현상은 전자부품 패키지(100)가 얇아질 수록 더 심화된다.
도 8은 제1 몰딩부(140)를 열전도계수가 1W/m℃인 물질로 구현한 상태, 도 9는 제1 몰딩부(140)를 열전도계수가 5W/m℃인 물질로 구현한 상태, 도 10은 제1 몰딩부(140)를 열전도계수가 0.5W/m℃인 물질로 구현한 상태에서, 도 1에 예시된 전자부품 패키지(100)의 능동소자의 온도 시뮬레이션 결과를 개략적으로 보인 도면이다.
도 8 내지 도 10을 참조하면, 하기 [표 2]과 같은 열팽창계수와 워피지의 관계를 확인할 수 있다.
열전도계수(W/m℃) 능동소자 발열온도(℃)
1 53.8
5 42.0
0.5 64.4
도 11은 열전도계수에 따른 능동소자의 온도변화를 보인 그래프이다.
도 11을 참조하면, 제1 몰딩부(140)를 형성하는 제1 재료의 열전도계수를 달리하면서 능동소자의 온도를 측정한 결과, 열전도계수가 1W/m℃보다 작은 구간에서는 열전도계수가 작을 수록 능동소자의 온도는 급격하게 증가되며, 열전도계수가 5W/m℃를 초과하는 구간에서는 열전도계수의 변화가 능동소자의 온도에 미치는 영향이 거의 없음을 확인할 수 있었다.
한편, 종래에 몰딩재료로 널리 사용되고 있는 EMC의 경우 열전도계수가 약 0.5~0.8 W/m℃에 달하고 있는데, 이에 따라 EMC로 제1 몰딩부(140)를 구현한 경우에는 능동소자의 온도가 64℃를 넘게 되어 정상작동이 어려워 질 수 있다.
본 발명의 일실시예에 따른 전자부품 패키지(100)는 제1 몰딩부(140)를 구현하는 제1 재료로써, 열팽창계수가 8 ~ 15 ppm/℃ 범위에 있으면서, 열전도도가 1 ~ 5 W/m℃인 물질을 적용하며, 특히, 액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 물질을 적용한다.
이에 따라, 전술한 바와 같이 종래의 EMC로 제1 몰딩부(140)를 구현한 경우에 비하여 워피지가 현저히 감소되는 동시에 능동소자의 방열성능도 개선될 수 있는 것이다.
도 12는 본 발명의 일실시예에 따른 전자부품 패키지 제조방법을 개략적으로 예시한 도면이다.
도 12를 참조하면, 먼저, 기판의 일면에 연결부재를 형성한다(S110).
이때, 연결부재는 합성수지 또는 솔더 페이스트 중 선택되는 적어도 한 물질로 이루어질 수 있다.
다음으로, 연결부재의 표면에 능동소자를 결합한다(S120).
다음으로, 열팽창 계수가 8 ~ 15 ppm/℃이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 능동소자의 노출된 면을 덮어 몰딩부를 형성한다(S130).
이때, 몰딩부는 능동소자 부근의 기판까지도 덮을 수 있다.
이에 따라, 전술한 바와 같이 종래의 EMC로 몰딩부를 구현한 경우에 비하여 워피지가 현저히 감소되는 동시에 능동소자의 방열성능도 개선될 수 있는 것이다.
100 : 전자부품 패키지
110 : 제1 기판 111 : 제2 기판
120 : 제1 능동소자 121 : 제2 능동소자
130 : 제1 연결부재 131 : 제2 연결부재
140 : 제1 몰딩부 141 : 제2 몰딩부
150 : 제1 접속패드 151 : 제2 접속패드

Claims (11)

  1. 기판;
    상기 기판의 적어도 일면에 구비되는 연결부재;
    상기 연결부재에 의하여 상기 기판과 결합되는 능동소자; 및
    상기 능동소자의 노출된 면을 덮는 몰딩부;
    를 포함하되,
    상기 몰딩부는,
    열팽창 계수가 8 ~ 15 ppm/℃ 이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 이루어지는 것을 특징으로 하는
    전자부품 패키지.
  2. 청구항 1에 있어서,
    상기 제1 재료는,
    액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 적어도 한 물질인 것을 특징으로 하는
    전자부품 패키지.
  3. 청구항 2에 있어서,
    상기 전자부품 패키지는,
    패키지-온-패키지를 구성하는 상층 또는 하층 패키지 중 어느 하나인 것을 특징으로 하는
    전자부품 패키지.
  4. 청구항 2에 있어서,
    상기 연결부재는,
    합성수지 또는 솔더 중 선택되는 적어도 한 물질로 이루어지는 것을 특징으로 하는
    전자부품 패키지.
  5. 제1 기판;
    상기 제1 기판의 상면에 구비되는 제1 연결부재;
    상기 제1 연결부재에 의하여 상기 제1 기판과 결합되는 제1 능동소자; 및
    상기 제1 능동소자의 노출된 면을 덮는 제1 몰딩부;
    상기 제1 기판의 하면에 구비되는 제1 접속패드;
    상기 제1 접속패드가 상면에 접촉되는 제2 기판;
    상기 제2 기판의 상면에 구비되는 제2 연결부재;
    상기 제2 연결부재에 의하여 상기 제2 기판과 결합되는 제2 능동소자; 및
    상기 제2 기판의 상부면 및 상기 제1 기판의 하부면 사이를 채우는 제2 몰딩부;
    를 포함하되,
    상기 제1 몰딩부 및 상기 제2 몰딩부 중 적어도 하나는
    열팽창 계수가 8 ~ 15 ppm/℃ 이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 이루어지는 것을 특징으로 하는
    전자부품 패키지.
  6. 청구항 5에 있어서,
    상기 제1 재료는,
    액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 적어도 한 물질인 것을 특징으로 하는
    전자부품 패키지.
  7. 청구항 6에 있어서,
    상기 제2 기판의 하면에 구비되는 제2 접속패드
    를 더 포함하는
    전자부품 패키지.
  8. 청구항 6에 있어서,
    상기 제1 연결부재 및 상기 제2 연결부재 중 적어도 하나는
    합성수지 또는 솔더 중 선택되는 적어도 한 물질로 이루어지는 것을 특징으로 하는
    전자부품 패키지.
  9. 기판의 적어도 일면에 연결부재를 구비하는 단계;
    상기 연결부재의 표면에 능동소자를 결합하는 단계; 및
    열팽창 계수가 8 ~ 15 ppm/℃이며, 열전도도가 1 ~ 5 W/m℃인 제1 재료로 상기 능동소자의 노출된 면을 덮는 몰딩부를 형성하는 단계;
    를 포함하는
    전자부품 패키지의 제조방법.
  10. 청구항 9에 있어서,
    상기 제1 재료는,
    액정 폴리머, 폴리아미드 및 폴리페닐렌 설파이드를 포함하는 물질 중 선택되는 적어도 한 물질인 것을 특징으로 하는
    전자부품 패키지의 제조방법.
  11. 청구항 10에 있어서,
    상기 기판의 적어도 일면에 연결부재를 구비하는 단계에서, 상기 연결부재는,
    합성수지 또는 솔더 페이스트 중 선택되는 적어도 한 물질로 이루어지는 것을 특징으로 하는
    전자부품 패키지의 제조방법.
KR1020120136403A 2012-11-28 2012-11-28 전자부품 패키지 및 전자부품 패키지의 제조방법 KR20140068654A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120136403A KR20140068654A (ko) 2012-11-28 2012-11-28 전자부품 패키지 및 전자부품 패키지의 제조방법
US14/069,906 US20140145322A1 (en) 2012-11-28 2013-11-01 Electronic component package and method of manufacturing the same
JP2013241681A JP2014107564A (ja) 2012-11-28 2013-11-22 電子部品パッケージ及び電子部品パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120136403A KR20140068654A (ko) 2012-11-28 2012-11-28 전자부품 패키지 및 전자부품 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20140068654A true KR20140068654A (ko) 2014-06-09

Family

ID=50772529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120136403A KR20140068654A (ko) 2012-11-28 2012-11-28 전자부품 패키지 및 전자부품 패키지의 제조방법

Country Status (3)

Country Link
US (1) US20140145322A1 (ko)
JP (1) JP2014107564A (ko)
KR (1) KR20140068654A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
JP2871591B2 (ja) * 1996-05-14 1999-03-17 日本電気株式会社 高周波用電子部品および高周波用電子部品の製造方法
JP2001093916A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR20090050810A (ko) * 2007-11-16 2009-05-20 삼성전자주식회사 접합 신뢰성이 향상된 적층형 반도체 패키지
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US9111896B2 (en) * 2012-08-24 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package semiconductor device

Also Published As

Publication number Publication date
JP2014107564A (ja) 2014-06-09
US20140145322A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US20080304237A1 (en) Electronic component built-in module and method for manufacturing the same
US10813229B2 (en) Electronic module having an electrically insulating structure with material having a low modulus of elasticity
CN107978570A (zh) 芯片封装结构及其制造方法
US20180160525A1 (en) Circuit board device
CN109216294A (zh) 半导体封装
US9635762B2 (en) Semiconductor package
CN111834303B (zh) 电子封装件及其制法与承载结构
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR100895816B1 (ko) 반도체 패키지
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
KR20140068654A (ko) 전자부품 패키지 및 전자부품 패키지의 제조방법
US10154597B2 (en) Component mount board
US9343391B2 (en) Semiconductor package and method of manufacturing the same
US20160247775A1 (en) Chip packaging strcutre and manufaturing method thereof
KR101983132B1 (ko) 전자부품 패키지
KR20150071934A (ko) 워페이지를 억제할 수 있는 패키지 온 패키지
KR102373809B1 (ko) 패키지 구조체 및 그 제조 방법
US20060214313A1 (en) Die attach methods and apparatus
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
WO2020188806A1 (ja) 半導体装置
JP2000114433A (ja) ボールグリッドアレイパッケージの実装構造
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
US8105063B1 (en) Three piece mold cavity design for packaging integrated circuits
JP2006210792A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid