JP2000164610A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000164610A
JP2000164610A JP10338843A JP33884398A JP2000164610A JP 2000164610 A JP2000164610 A JP 2000164610A JP 10338843 A JP10338843 A JP 10338843A JP 33884398 A JP33884398 A JP 33884398A JP 2000164610 A JP2000164610 A JP 2000164610A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
resin
wiring board
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10338843A
Other languages
English (en)
Other versions
JP3303162B2 (ja
Inventor
Nobuyuki Hotta
信行 堀田
Kazuro Tokushige
和朗 徳重
Masaya Ito
正也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP33884398A priority Critical patent/JP3303162B2/ja
Publication of JP2000164610A publication Critical patent/JP2000164610A/ja
Application granted granted Critical
Publication of JP3303162B2 publication Critical patent/JP3303162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

(57)【要約】 【目的】Ｆ／Ｃ接続構造を具備する半導体装置におい
て、半導体素子と配線基板との熱膨張係数の差による半
導体素子のエッジ部近傍の欠損部への応力集中に起因す
るチップクラックを防ぎ、信頼性を向上した半導体装置
及びその製造方法を提供する。 【構成】半導体素子２において、引張り応力のかかる上
面側エッジ部近傍を樹脂層６６で被覆する構造を取るこ
とで、半導体素子のダイシング（切り出し）時に前記エ
ッジ部近傍に生じた欠損部にかかる応力集中を緩和し、
チップクラックを防止する

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線基板に半導体素子
をバンプ電極を介して実装する構造、いわゆるフリップ
チップ（以下、Ｆ／Ｃとも称する）実装構造を具備する
半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高密度実装化、低背
化が進んでおり、従来のワイヤボンディングやＴＡＢ
（Tape Automated Bonding）等の実装方法で対応する
には限界があった。そこで、半導体素子に直接形成した
複数の電極端子を配線基板上の接続端子にダイレクトに
接続するフリップチップ（Ｆ／Ｃ）接続法が注目されて
いる。
【０００３】図１２乃至図１５は、従来のＦ／Ｃ接続法
の具体例である。図１２は、いわゆるＣ４（Controlled
Collapse Chip Connection）法と呼ばれるものであ
る。半導体素子２をはんだバンプ５を介して配線基板１
上の電極４にはんだリフローにより接続する。その後、
半導体素子２と配線基板１の間に応力緩和のための樹脂
層６を形成する。
【０００４】図１３は、いわゆるＳＳＢ（Stud Bump
Bonding）法と呼ばれるものである。半導体素子２をバ
ンプ７を介して配線基板１上の電極４に導電性接着剤８
により接続する。その後、半導体素子２と配線基板１の
間に応力緩和のための樹脂層６を形成する。
【０００５】図１４は、いわゆるＡＣＦ（Anisotropic
Conductive Film）法と呼ばれるものである。半導体
素子２をバンプ７を介して配線基板１上の電極４に導電
粒子１０を含有する異方性導電シート９によって接続す
る。この場合、前記バンプ７と前記電極４との間の電気
的接続は、導電粒子１０を介して行われる。
【０００６】図１５は、いわゆるＭＢＢ（Micro Bump
Bonding）法と呼ばれるものである。半導体素子２を
バンプ７を介して電極４上に配置する。その後、半導体
素子２と配線基板１の間に光硬化性樹脂を充填し、紫外
線等を照射して光硬化させて樹脂層１１を形成する。こ
の場合、前記バンプ７と前記電極４との間の電気的接続
は、樹脂層１１の光硬化時の収縮応力による圧接によっ
て行われる。
【０００７】上記の従来技術においては、半導体素子の
大面積化に伴い、実装時に半導体素子にクラックが発生
する不具合（以下、チップクラックと称する）が見受け
られた。図１６は、「チップクラック」の発生メカニズ
ムの概念図である。加熱下での半導体素子の実装時にお
いて、半導体素子２と配線基板１の熱膨張係数の違いに
より、半導体素子２の上面に引張り応力σが働き、チッ
プクラック１２が発生する。
【０００８】従来より、チップクラックは半導体素子の
実装面と対向する上面側のエッジ部近傍から発生するこ
とが知られていた。この理由は、半導体素子のエッジ部
近傍にダイシング（切り出し）時に微細なチッピング等
の欠損部が生じ、この欠損部に上記引張り応力σに基づ
く応力集中が発生するからと推察される。
【０００９】Ｆ／Ｃ接続構造における半導体素子やバン
プ電極の破損を防止する方法が種々検討されている。特
許第２０９５２１０号公報には、所定のヤング率を有す
るシリコンゲルを用いて封止する方法が開示されてい
る。しかし、半導体装置全体を容器中で封止するため、
ＭＣＭ（マルチ チップ モジュール）やＣＳＰ（チッ
プ サイズ パッケージ）等のベアチップ実装には不向
きであった。
【００１０】特開平７−６６３２６号公報には、Ｆ／Ｃ
接続部の応力緩和層として充填する樹脂層のフィレット
形状等を規定する方法が開示されている。しかし、ＣＳ
Ｐのように半導体素子と配線基板の寸法が略同等の場合
には、所定のフィレット形状を形成する余地がないため
適用が不可能な場合がある。
【００１１】特開平８−５５９３８号公報には、Ｆ／Ｃ
接続部にヤング率の異なる２種類の樹脂を充填する方法
が開示されている。しかし、半導体素子の中央部と外周
部とで異なる種類の樹脂を所定の範囲に充填し分ける必
要があるため、前述したような種々のＦ／Ｃ接続構造を
選択する自由度が得られない問題があった。
【００１２】
【発明が解決しようとする課題】本発明の目的は、Ｆ／
Ｃ接続構造を具備する半導体装置において、半導体素子
と配線基板との熱膨張係数の差による半導体素子のエッ
ジ部近傍の欠損部への応力集中に起因するチップクラッ
クを防ぎ、信頼性を向上した半導体装置及びその製造方
法を提供することである。
【００１３】
【課題を解決するための手段】請求項１は、Ｆ／Ｃ接続
構造を有する半導体装置において、半導体素子と配線基
板の間に充填され、且つ、半導体素子の一主面と対向す
る面と半導体素子の側面とが接してなるエッジ部を被覆
するように形成された樹脂層とを有することを要旨とす
る。ここにいう「エッジ部を被覆する」とは、半導体素
子上面のエッジ部の全周を樹脂で被覆する構造のみなら
ず、必要な部位のみを選択的に被覆する構造をも含む概
念である。すなわち、半導体素子上面のエッジ部近傍へ
の応力集中を緩和してチップクラックを防止できる箇所
を被覆する構造であれば、本発明の目的は達成される。
この概念は、請求項２乃至請求項５においても共通する
概念である。例えば、応力集中の比較的少ない半導体素
子の角部のエッジ部を除いた四辺部のみを樹脂で被覆す
る構造であってもよい。また、半導体素子が長方形の場
合には、応力の高い長辺側のエッジ部のみを樹脂で被覆
する構造であってもよい。尚、樹脂被覆を必要とする部
位の決定は、実際のサンプルでの破壊部位の観察やＦＥ
Ｍ等の応力解析結果に基づいて行う。
【００１４】図１乃至図４は、本発明の基本的構成を例
示した説明図である。図１は、Ｃ４法への応用例であ
る。ここで、「半導体素子と配線基板の間に充填」され
た樹脂層とは、例えば図１における樹脂層６を示す。ま
た、「半導体素子の一主面と対向する面と半導体素子の
側面とが接してなるエッジ部を被覆するように形成」さ
れた樹脂層とは、例えば図１における樹脂層６６を示
す。図２は、導電性接着剤を用いた方法への応用例であ
る。図３は、異方性導電シートを用いた方法への応用例
である。図４は、光硬化性樹脂を用いた方法への応用例
である。
【００１５】半導体素子２において、引張り応力のかか
る上面側エッジ部近傍を樹脂層６６で被覆する構造を取
ることで、半導体素子のダイシング（切り出し）時に前
記エッジ部近傍に生じた欠損部にかかる応力集中を緩和
し、チップクラックを防止することができる。尚、ここ
では図１及び図２の樹脂層６と樹脂層６６に用いる樹脂
は同じ樹脂を使用しているため、当該半導体装置の断面
を観察しても、樹脂層６と樹脂層６６の境界面は殆ど区
別することはできない。これは、図３の樹脂層９と樹脂
層９９、図４の樹脂層１１と樹脂層１１１においても同
様である。
【００１６】請求項２は、Ｆ／Ｃ接続構造を有する半導
体装置において、半導体素子と配線基板の間に充填され
た第１の樹脂層と、半導体素子の一主面と対向する面と
半導体素子の側面とが接してなるエッジ部を被覆するよ
うに形成された第２の樹脂層とを有することを要旨とす
る。
【００１７】図５乃至図８は、第１の樹脂層と第２の樹
脂層に異なる種類の樹脂を用いた場合の基本的構成を例
示した説明図である。図５は、Ｃ４法において、第１の
樹脂層６と第２の樹脂層６６に異なる種類の樹脂を用い
た例である。図６は、導電性接着剤を用いた方法におい
て、第１の樹脂層６と第２の樹脂層６６に異なる種類の
樹脂を用いた例である。図７は、第１の樹脂層に異方性
導電シート９を用いた後、第２の樹脂層６６で半導体素
子のエッジ部近傍を被覆した例である。図８は、第１の
樹脂層に光硬化性樹脂１１を用いた後、第２の樹脂層６
６で半導体素子のエッジ部近傍を被覆した例である。以
上のように、Ｆ／Ｃ接続部に充填する樹脂と半導体素子
上面のエッジ部を被覆する樹脂の種類を使い分けること
によって、バンプの接続信頼性とチップクラックの２つ
の問題を効果的に解消することができる。
【００１８】請求項３は、半導体素子上面のエッジ部を
被覆する樹脂層の物性値を規定することを要旨とする。
ここにいう「ヤング率」とは、樹脂の硬化体に超微小硬
度計を用いて測定される見かけヤング率をいう。所定の
ヤング率を有する樹脂を用いて半導体素子上面のエッジ
部を被覆することで、該エッジ部に存在するチッピング
やマイクロクラック等の欠損部にかかる引張り応力に基
づく応力集中を効果的に緩和できる。
【００１９】請求項４は、請求項１乃至請求項３のいず
れかに記載の半導体装置の製造方法を例示したものであ
る。具体例によれば、図１、図２、図５、図６にかかる
半導体装置の製造方法が該当する。以下、図５にかかる
半導体装置の製造方法を例に説明する。
【００２０】図９乃至図１１は、図５に係る半導体装置
の製造方法の説明図である。はんだバンプを有する半導
体素子２を配線基板１上の電極４にはんだリフローによ
りＦ／Ｃ接続を行う（図示せず）。次いで、図９に示す
ように半導体素子２と配線基板１の間にディスペンサー
１３を用いて樹脂を充填し、図１０に示すように第１の
樹脂層６の形成を完了する。さらに、図１１に示すよう
にディスペンサー１３を用いて半導体素子上面のエッジ
部近傍を第２の樹脂で被覆する。その後、１５０℃に加
熱して各樹脂層を熱硬化させて（図示せず）、図５に示
す半導体装置を完成する。
【００２１】半導体素子と配線基板とをあらかじめＦ／
Ｃ接続した後に応力緩和用の樹脂を充填する工程を含む
タイプであれば、上記の具体例に挙げたＦ／Ｃ接続構造
に限定されずに適用可能である。
【００２２】請求項５は、請求項４と同様に、請求項１
乃至請求項３のいずれかに記載の半導体装置の製造方法
を例示したものである。具体例によれば、図３、図４、
図７、図８にかかる半導体装置の製造方法が該当する。
本発明は、異方性導電シートや光硬化性樹脂を用いたＦ
／Ｃ接続方法に代表されるように、第１の樹脂層の形成
時にＦ／Ｃ接続構造が成立するタイプであれば、上記の
具体例に挙げたＦ／Ｃ接続構造に限定されずに適用可能
である。
【００２３】以上の本発明に係る半導体装置に用いる配
線基板としては、例えばＰＴＦＥ系複合樹脂、ＢＴ（ビ
スマレイミド−トリアジン）或いはＦＲ−４等のエポキ
シ系の耐熱樹脂を主成分として用いたあらゆるプラスチ
ック製配線基板が使用可能である。これらのプラスチッ
ク材料は、シリコン等の半導体素子よりも熱膨張係数が
高いため、チップクラックが発生しやすい。しかし、本
発明の実装構造及び製造方法を用いれば、係る熱膨張係
数のミスマッチに起因するチップクラックを効果的に防
止可能である。
【００２４】また、本発明は、Ｆ／Ｃ実装構造を有する
半導体装置であれば前記プラスチック製配線基板を用い
た半導体装置に限定されない。アルミナ、窒化アルミニ
ウム等からなるセラミックパッケージを用いた半導体装
置にも適用可能である。これらのセラミック材料の熱膨
張係数は、前記プラスチック材料の熱膨張係数よりも半
導体素子の熱膨張係数に近い。したがって、本発明の実
装構造及び製造方法を用いれば、半導体装置の薄型化や
大型化が進んだ場合においても、チップクラックを効果
的に防止可能である。
【００２５】また、ホウケイ酸鉛系ガラス、ホウケイ酸
系結晶化ガラス、ホウケイ酸リチウム系結晶化ガラス等
のガラス成分にアルミナ、シリカ等のフィラー成分を複
合化させた複合材料からなるガラスセラミックパッケー
ジを用いた半導体装置にも適用可能である。この場合、
熱膨張係数がシリコン等の半導体素子よりも大きい複合
材料からなるガラスセラミックパッケージ（いわゆる高
膨張率ガラスセラミックパッケージ）を用いた半導体装
置に特に有用である。
【００２６】
【実施例】以下、具体例を持って本発明を説明するが、
本発明は以下に示す具体的な実施の形態のみに限定され
るものではない。
【００２７】（実施例１）実施例１は、実体形状を用い
て耐チップクラック性を評価したものである。
【００２８】（１）半導体装置の製造 半導体素子は、□１１．３３ｍｍ×厚み０．６３５ｍｍ
のシリコン製を使用した。該半導体素子の実装面の周縁
には、外径１２５μmのはんだパンプが２５０μmピッチ
で配置されている。
【００２９】配線基板は、□４２．５ｍｍ×厚み０．８
ｍｍのＰＴＦＥ（ポリテトラフルオロエチレン）を主成
分とする樹脂製のものを使用した。該配線基板には、銅
配線が形成されている。銅配線の半導体素子を実装する
部分には、ニッケルメッキ及び金メッキが施されてい
る。該配線基板の半導体素子の実装面には、スティフナ
と称される□４２．５ｍｍ×厚み０．７ｍｍの銅製の補
強板（図１７及び図１８に示す１４）が接着されてい
る。該スティフナのほぼ中央部には、半導体素子を実装
するための開口部（□２２．５ｍｍ）が設けられてい
る。
【００３０】前記半導体素子を前記配線基板上の実装用
電極に配置し、最高保持温度２６０℃×５秒の条件では
んだリフロー炉を通して半導体素子実装基板を作製し
た。
【００３１】試験に用いた樹脂は、表１に示した４種類
とした。表１に示す各樹脂の「ヤング率」とは、各樹脂
の硬化体に超微小硬度計（Ｆｉｓｃｈｅｒ社製 フィッ
シャースコープ Ｈ−１００）を用いて測定される見か
けヤング率｛Ｅ／（１−ν2）｝（単位；ＧＰａ）をい
う。ここで、Ｅはヤング率（単位；ＧＰａ）、νはポア
ソン比である。測定方法はＤＩＮ５０３５９−１に準じ
て行った。充填層用樹脂及び被覆層用樹脂の組み合わせ
は、表２に示した１０種類とした。
【００３２】まず、前記半導体素子実装基板のＦ／Ｃ接
続部に各充填層用樹脂をディスペンサーを用いて毛細管
現象を利用して充填した。次いで、半導体素子の上面エ
ッジ部近傍をディスペンサーを用いて各被覆層用樹脂に
て被覆した。
【００３３】その後、加熱炉を用い大気中にて１２０℃
×１５分〜１５０℃×３０分の加熱処理を行って充填層
用樹脂及び被覆層用樹脂を熱硬化させて、各半導体装置
の製造を完了した。図１７は実施例の形態を示す説明図
である。図１８は、比較例の形態を示す説明図である。
【００３４】（２）耐チップクラック試験 前記（１）で作製した各半導体装置を、耐チップクラッ
ク加速試験として各２０個ずつ最高保持温度２６０℃×
５秒の条件ではんだリフロー炉を６回連続で通した。室
温に戻るまで室温で放置した後、蛍光探傷液を用いてチ
ップクラックが発生しているか否かを目視及び倍率２０
倍の拡大鏡を用いて検査した。チップクラックが一切発
生しなかったものを合格とした。その合格率を「リフロ
ー合格率」として、結果を表２に示した。
【００３５】
【表１】
【００３６】
【表２】
【００３７】表２の試料番号１乃至試料番号４は、充填
層と被覆層に同一の樹脂を用いた実施例である。試料番
号５乃至試料番号８は、半導体素子上面のエッジ部を被
覆しなかった比較例である。試料番号本発明の実施例で
ある試料番号２乃至試料番号４、試料番号９及び試料番
号１０は、リフロー合格率が９０〜１００％と良好な耐
チップクラック性を示した。
【００３８】一方、半導体素子上面のエッジ部を被覆し
なかった比較例である試料番号５乃至試料番号８は、リ
フロー合格率が６０〜８４％という結果であった。ま
た、半導体素子上面のエッジ部を被覆する樹脂のヤング
率が５ＧＰａ未満の比較例である試料番号１及び試料番
号１１は、リフロー合格率がそれぞれ７５％及び８２％
という結果であった。
【００３９】表２における試料番号９乃至試料番号１１
は、充填層と被覆層の樹脂のヤング率を変化させた例で
ある。半導体素子上面のエッジ部を被覆する樹脂のヤン
グ率が５ＧＰａ以上の実施例である試料番号９及び試料
番号１０は、リフロー合格率がそれぞれ１００％と良好
な耐チップクラック性を示した。一方、半導体素子上面
のエッジ部を被覆する樹脂のヤング率が５ＧＰａ未満の
実施例である試料番号１１は、８２％という結果であっ
た。
【００４０】以上の結果より、半導体素子上面のエッジ
部を樹脂で被覆する構造をとれば、耐チップクラック性
を向上させる効果が得られることが分かる。特には、所
定のヤング率を有する樹脂を用いて被覆層を形成するこ
とで、耐チップクラック性をより一層向上できる。被覆
層を形成する樹脂の好ましいヤング率は５ＧＰａ以上で
ある。より好ましくは７．５ＧＰａ以上である。被覆層
を形成する樹脂のヤング率を７．５ＧＰａ以上にするこ
とで、リフロー合格率を９０％以上に高めることができ
る。更に好ましくは９．０ＧＰａ以上である。被覆層を
形成する樹脂のヤング率を９．０ＧＰａ以上にすること
で、リフロー合格率をほぼ１００％に高めることができ
る。
【００４１】以上の実施例１では、シングルチップ実装
型の半導体装置を例に説明したが、本発明の半導体装置
は当該形態に限定されるものではない。本発明の半導体
装置は、ＣＳＰ、ＭＣＭ或いはチップオンボード等の様
々な形態に適用可能である。
【００４２】（実施例２）実施例２は、切り出し試験片
形状の４点曲げ強度測定して、耐チップクラック性を評
価したものである。
【００４３】（１）評価サンプルの作製 評価サンプルは、シリコンウエハからダイシングソーを
用いて切り出したものを使用した。評価サンプルのエッ
ジ部は、基本的にはダイヤモンドやすりを用いて切り出
し時に生じたチッピングを除去し、評価上必要とされる
部位についてはチッピングをそのまま残した。
【００４４】評価サンプルの寸法は、長さ３５ｍｍ×幅
４ｍｍ×厚み０．７３ｍｍの板状とした。評価サンプル
には、半導体素子のエッジ部に存在する欠損部を想定し
て、あらかじめ２種類の欠陥を設けた。一つは、評価サ
ンプルの引っ張り応力がかかる面側のエッジ部に、効果
を明確にするため実際の半導体素子に見られるものより
大きめのチッピングを設けた。これを以下、「チッピン
グ品」と称する。他方は、評価サンプルの略中央部にビ
ッカースの圧子で１Ｎの荷重をかけて、図１９に示すよ
うな欠陥部を設けた。これを以下、「予備欠陥品」と称
する。
【００４５】評価サンプルの形態は以下の計１０種類と
した。 ．チッピング品 ．チッピング被覆品４種類（チッピング品のエッジ部
を表１の４種類の樹脂でそれぞれ被覆したもの。） ．予備欠陥品 ．予備欠陥被覆品４種類（予備欠陥品の欠陥部エッジ
部を表１の４種類の樹脂でそれぞれ被覆したもの。）
【００４６】（２）４点曲げ強度の測定 前記（１）で作製した１０種類の評価サンプルについ
て、４点曲げ強度を測定した。試験方法は、ＪＩＳ Ｒ
１６０１に準じて行った。結果を表３に示した。
【００４７】
【表３】
【００４８】表３に示すように、本発明の実施例である
試料番号１４乃至試料番号１６、試料番号１９及び試料
番号２１は、１０８〜１４０ＭＰａの良好な４点曲げ強
度を示した。被覆樹脂のヤング率が上昇するにつれて、
４点曲げ強度も上昇していくことがわかる。
【００４９】一方、被覆層を有しない比較例である試料
番号１２及び試料番号１７は、４点曲げ強度がそれぞれ
９５ＭＰａ及び８９ＭＰａという結果となった。また、
被覆層のヤング率が５ＧＰａ未満の比較例である試料番
号１３及び試料番号１８は、４点曲げ強度がそれぞれ１
０３ＭＰａ及び９３ＭＰａという結果となった。
【００５０】以上の結果より、実施例２における評価サ
ンプルでの４点曲げ強度の結果は、実施例１で実体形態
で評価した耐チップクラック性の結果とほぼ相関関係が
あるといえる。よって、半導体素子上面のエッジ部を所
定の樹脂層で被覆すれば、半導体素子にかかる引っ張り
応力に基づく応力集中を効果的に緩和することができる
ことがわかる。
【００５１】尚、実施例1及び実施例２の結果より、被
覆樹脂層のヤング率の上限値としては、少なくとも１
１．０ＧＰａまでは適用可能であることが確認されてい
る。半導体装置上面に作用する引っ張り応力に基づくエ
ッジ部近傍への応力集中を緩和するという本発明の目的
から判断すれば、１１．０ＧＰａ以上の樹脂を用いても
当該応力緩和の効果を奏することが可能である。
【００５２】
【発明の効果】本発明によれば、Ｆ／Ｃ接続構造を具備
する半導体装置において、半導体素子と配線基板との熱
膨張係数の差による半導体素子のエッジ部近傍の欠損部
への応力集中に起因するチップクラックを防ぎ、信頼性
を向上した半導体装置及びその製造方法を提供すること
ができる。
【図面の簡単な説明】
【図１】請求項１に係る発明のＣ４法への応用例の説明
図。
【図２】請求項１に係る発明のＳＳＢ法への応用例の説
明図。
【図３】請求項１に係る発明のＡＣＦ法への応用例の説
明図。
【図４】請求項１に係る発明のＭＢＢ法への応用例の説
明図。
【図５】請求項２に係る発明のＣ４法への応用例の説明
図。
【図６】請求項２に係る発明のＳＳＢ法への応用例の説
明図。
【図７】請求項２に係る発明のＡＣＦ法への応用例の説
明図。
【図８】請求項２に係る発明のＭＢＢ法への応用例の説
明図。
【図９】請求項３又は請求項４に係る半導体装置の製造
方法の説明図。
【図１０】請求項３又は請求項４に係る半導体装置の製
造方法の説明図。
【図１１】請求項３又は請求項４に係る半導体装置の製
造方法の説明図。
【図１２】従来のＣ４法を用いた半導体装置の説明図。
【図１３】従来のＳＳＢ法を用いた半導体装置の説明
図。
【図１４】従来のＡＣＦ法を用いた半導体装置の説明
図。
【図１５】従来のＭＢＢ法を用いた半導体装置の説明
図。
【図１６】「チップクラック」の発生メカニズムの概念
図。
【図１７】実施例１の実施例に係る形態を示す説明図。
【図１８】実施例１の比較例に係る形態を示す説明図。
【図１９】実施例２に係る予備欠陥の形態を示す説明
図。
【符号の説明】
１ 配線基板 ２ 半導体素子 ３ 半導体素子側の電極 ４ 配線基板側の電極 ５ はんだバンプ ６ 充填層 ６６ 被覆層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 一主面にバンプ電極が形成された半導体
    素子と、 前記バンプ電極を接続するための電極パッド群を有し、
    該電極パッド群上に前記バンプ電極とが実質的に固定さ
    れるようにして前記半導体素子が搭載された配線基板
    と、 前記半導体素子と前記配線基板の間に充填され、且つ、
    前記半導体素子の一主面と対向する面と前記半導体素子
    の側面とが接してなるエッジ部を被覆するように形成さ
    れた樹脂層とを有する半導体装置。
  2. 【請求項２】 一主面にバンプ電極が形成された半導体
    素子と、 前記バンプ電極を接続するための電極パッド群を有し、
    該電極パッド群上に前記バンプ電極とが実質的に固定さ
    れるようにして前記半導体素子が搭載された配線基板
    と、 前記半導体素子と前記配線基板の間に充填された第１の
    樹脂層と、 前記半導体素子の一主面と対向する面と前記半導体素子
    の側面とが接してなるエッジ部を被覆するように形成さ
    れた第２の樹脂層とを有する半導体装置。
  3. 【請求項３】 前記半導体素子のエッジ部を被覆する樹
    脂層のヤング率が５ＧＰａ以上である請求項１又は請求
    項２に記載の半導体装置。
  4. 【請求項４】 前記半導体素子のバンプ電極を前記配線
    基板上の電極パッド群に接続する工程と、 前記半導体素子と前記配線基板の間に第１の樹脂層を充
    填する工程と、 前記半導体素子の一主面に対向する面と前記半導体素子
    の側面とが接してなるエッジ部を第２の樹脂で被覆する
    工程とを具備する請求項１乃至請求項３のいずれかに記
    載の半導体装置の製造方法。
  5. 【請求項５】 前記半導体素子のバンプ電極を第１の樹
    脂層を介して前記配線基板上の電極パッド群に接続する
    工程と、 前記半導体素子の一主面に対向する面と前記半導体素子
    の側面とが接してなるエッジ部を第２の樹脂で被覆する
    工程とを具備する請求項１乃至請求項３のいずれかに記
    載の半導体装置の製造方法。
JP33884398A 1998-11-30 1998-11-30 半導体装置及びその製造方法 Expired - Fee Related JP3303162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33884398A JP3303162B2 (ja) 1998-11-30 1998-11-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33884398A JP3303162B2 (ja) 1998-11-30 1998-11-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000164610A true JP2000164610A (ja) 2000-06-16
JP3303162B2 JP3303162B2 (ja) 2002-07-15

Family

ID=18321954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33884398A Expired - Fee Related JP3303162B2 (ja) 1998-11-30 1998-11-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3303162B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110713A (ja) * 2000-09-29 2002-04-12 Toppan Forms Co Ltd Ｉｃチップ保護部とその形成方法
US7179687B2 (en) 2003-10-27 2007-02-20 Seiko Epson Corporation Semiconductor device and its manufacturing method, and semiconductor device manufacturing system
EP1761116A2 (en) 2005-08-26 2007-03-07 Shinko Electric Industries Co., Ltd. Circuit board having electronic parts mounted thereon by using under-fill material and method for producing the same
JP2009260302A (ja) * 2008-03-28 2009-11-05 Toppan Printing Co Ltd 半導体パッケージ
JP2018078333A (ja) * 2015-04-02 2018-05-17 日亜化学工業株式会社 発光装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232208A (ja) * 1993-01-29 1994-08-19 Matsushita Electric Ind Co Ltd 半導体装置の封止方法と封止構造
JPH06349893A (ja) * 1993-06-02 1994-12-22 Citizen Watch Co Ltd フリップチップ接続半導体パッケージ
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH09246321A (ja) * 1996-03-06 1997-09-19 Matsushita Electric Ind Co Ltd 半導体ユニット及びその形成方法
JPH1092875A (ja) * 1988-04-20 1998-04-10 Seiko Epson Corp 半導体装置
JPH1131762A (ja) * 1997-07-10 1999-02-02 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000040776A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体素子の実装構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092875A (ja) * 1988-04-20 1998-04-10 Seiko Epson Corp 半導体装置
JPH06232208A (ja) * 1993-01-29 1994-08-19 Matsushita Electric Ind Co Ltd 半導体装置の封止方法と封止構造
JPH06349893A (ja) * 1993-06-02 1994-12-22 Citizen Watch Co Ltd フリップチップ接続半導体パッケージ
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH09246321A (ja) * 1996-03-06 1997-09-19 Matsushita Electric Ind Co Ltd 半導体ユニット及びその形成方法
JPH1131762A (ja) * 1997-07-10 1999-02-02 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000040776A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体素子の実装構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110713A (ja) * 2000-09-29 2002-04-12 Toppan Forms Co Ltd Ｉｃチップ保護部とその形成方法
JP4547079B2 (ja) * 2000-09-29 2010-09-22 トッパン・フォームズ株式会社 Ｉｃチップ保護部とその形成方法
US7179687B2 (en) 2003-10-27 2007-02-20 Seiko Epson Corporation Semiconductor device and its manufacturing method, and semiconductor device manufacturing system
EP1761116A2 (en) 2005-08-26 2007-03-07 Shinko Electric Industries Co., Ltd. Circuit board having electronic parts mounted thereon by using under-fill material and method for producing the same
EP1761116A3 (en) * 2005-08-26 2007-11-07 Shinko Electric Industries Co., Ltd. Circuit board having electronic parts mounted thereon by using under-fill material and method for producing the same
US7663253B2 (en) 2005-08-26 2010-02-16 Shinko Electric Industries Co., Ltd. Board having electronic parts mounted by using under-fill material and method for producing the same
JP2009260302A (ja) * 2008-03-28 2009-11-05 Toppan Printing Co Ltd 半導体パッケージ
JP2018078333A (ja) * 2015-04-02 2018-05-17 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JP3303162B2 (ja) 2002-07-15

Similar Documents

Publication Publication Date Title
JP3648277B2 (ja) 半導体装置
TW392318B (en) Semiconductor device, and manufacturing method of the same
US7300865B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive
US20020098620A1 (en) Chip scale package and manufacturing method thereof
US10490515B2 (en) Semiconductor substrate having stress-absorbing surface layer
US10636718B2 (en) Inorganic packaging module having a chip encapsulated therein
JP3702877B2 (ja) 樹脂封止型半導体装置、これに用いるダイボンド材および封止材
JP3303162B2 (ja) 半導体装置及びその製造方法
JP2675003B2 (ja) Ｌｓｉ実装構造体
JP2607877B2 (ja) 樹脂補強型ｌｓｉ実装構造体の製造方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP5092519B2 (ja) フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法
JP3566680B2 (ja) 半導体装置の製造方法
JPH01253926A (ja) 半導体装置のリードフレーム
JPH0639563B2 (ja) 半導体装置の製法
JP3243988B2 (ja) 半導体装置の製造方法
JP2000036506A (ja) 半導体装置の製法
Lin et al. Development of the green plastic encapsulation for high density wirebonded leaded packages
KR100968008B1 (ko) 반도체장치 및 그 제조방법
Lu et al. Reliability of ultra-thin chip-on-flex (UTCOF) with anisotropic conductive adhesive (ACA) joints
JP4366971B2 (ja) 液状封止樹脂組成物の設計方法、および半導体装置の製造方法
JPH06302724A (ja) 半導体装置
JP2004134821A (ja) 半導体装置
JPS6124255A (ja) 半導体パツケ−ジ構造
TW502344B (en) Chip scale package structure and its manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees