JP3243988B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3243988B2
JP3243988B2 JP34022895A JP34022895A JP3243988B2 JP 3243988 B2 JP3243988 B2 JP 3243988B2 JP 34022895 A JP34022895 A JP 34022895A JP 34022895 A JP34022895 A JP 34022895A JP 3243988 B2 JP3243988 B2 JP 3243988B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
semiconductor device
resin
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34022895A
Other languages
English (en)
Other versions
JPH09181122A (ja
Inventor
哲浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP34022895A priority Critical patent/JP3243988B2/ja
Publication of JPH09181122A publication Critical patent/JPH09181122A/ja
Application granted granted Critical
Publication of JP3243988B2 publication Critical patent/JP3243988B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の集積回
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらにもっとも高密度な実装を可能と
した半導体装置の製造方法に関するものである。特に半
導体素子の基板への接合工程に特徴を有する半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子を回路基板に実装する
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。
【０００３】以下、フリップチップ実装工法を用いた半
導体装置について図面を参照しながら説明する。図７は
チップサイズパッケージ（ＣＳＰ）と呼ばれる半導体装
置を示す平面図、図８はその底面図、図９は図８のＡ−
Ａ１線に沿った断面図である。
【０００４】図７、図８および図９において、フリップ
チップ実装工法を用いた半導体装置の構成について説明
する。
【０００５】図示するように、表面の電極パッド１にＡ
ｕバンプ２の形成された半導体素子３が、表面側を下に
して半導体キャリア４に接合されている。半導体キャリ
ア４の上面には半導体素子３との導通のための複数の電
極５が形成されており、電極５と半導体素子３上に形成
されたＡｕバンプ２とが導電性接着剤６で接合されてい
る。導電性接着剤６はＡｕバンプ２にあらかじめ供給さ
れている。そして、接合された半導体素子３と半導体キ
ャリア４との間の隙間と、半導体素子３の端部はエポキ
シ系の封止樹脂７により充填被覆されている。そして多
層回路基板である半導体キャリア４の底面には、図８に
示すように、メタライズ金属層としてＡｇ−Ｐｄよりな
る外部電極端子８が一定の間隔で格子状に形成されてい
る。
【０００６】次にフリップチップ実装工法を用いた半導
体装置を製造するための従来の半導体装置の製造方法に
ついて図面を参照しながら説明する。図１０〜図１３は
従来の半導体装置の製造方法を工程別に示した部分断面
図である。
【０００７】まず図１０に示すように、半導体素子３の
電極パッド１上にワイヤーボンディング法（ボールボン
ディング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）
を形成する。この方法はＡｕワイヤー先端に形成したボ
ールをアルミ電極に熱圧接することにより、二段突起の
下段部を形成し（第１ボンド）、さらにワイヤーボンダ
ーのキャピラリを移動させることにより形成したＡｕワ
イヤーループをもって二段突起の上段部を形成する（第
２ボンド）。Ａｕ二段突起形成直後の状態においては、
Ａｕ二段突起の高さは均一でなくかつ頭頂部の平坦性に
も欠けているために、Ａｕ二段突起を加圧することによ
り、高さの均一化と頭頂部の平坦化、いわゆるレベリン
グを行なう。
【０００８】次に図１１に示すように、半導体素子３上
のＡｕバンプ２に導電性接着剤６を供給する。導電性接
着剤６としては、信頼性、熱応力などを考慮してたとえ
ばバインダーとしてエポキシレジン、導体フィラーとし
てＡｇ−Ｐｄ合金によりなる接着剤を用いている。
【０００９】次に図１２に示すように、半導体素子３の
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子３上の導電性接着剤６が供給され
たＡｕバンプ２と、底面に外部電極端子８が一定の間隔
で格子状に形成されている半導体キャリア４上の電極５
とを位置精度よく合わせて接着した後、硬化炉に移送
し、硬化炉にて一定の温度にて熱硬化させ、半導体素子
３と半導体キャリア４とを接合する。
【００１０】そして図１３に示すように、エポキシ系封
止樹脂７を半導体素子３の周辺端部と、半導体素子３と
半導体キャリア４との間に形成された隙間に注入し、一
定の温度にて封止樹脂を硬化させ樹脂モールドし、半導
体装置を完成させていた。
【００１１】
【発明が解決しようとする課題】従来の半導体装置の製
造方法では、半導体素子と半導体キャリアとの間を封止
樹脂で封止して半導体装置を完成させた後で、電気的特
性の測定、バーンイン検査などを行ない、半導体装置と
して良品、不良品とを判別するものであった。したがっ
て、判別段階で不良品となった半導体装置は廃棄処分さ
れ、半導体装置を構成している高額な半導体素子や、半
導体キャリアに多くの損失を生じるだけでなく、製造費
用についても多額の損失が発生していた。
【００１２】これは、樹脂封止してしまうとリペアがで
きないという、図９に示したようなＣＳＰと呼ばれる半
導体装置特有のことである。なお、導電性接着剤のみ
（熱硬化前）で半導体素子と半導体キャリアとを接着し
た場合には、接着力が弱く、封止前に電気的特性を測定
したり、バーンイン検査などをしたりすることができな
かった。
【００１３】本発明は、従来の方法にあった上述のよう
な問題を解決するものであって、樹脂封止前の段階で電
気的特性の測定、バーンイン検査などを行ない、半導体
装置として良品、不良品とを判別することに着目し、リ
ペア可能な半導体装置の製造方法を提供することを課題
とする。
【００１４】
【課題を解決するための手段】従来の課題を解決するた
め、本発明における半導体装置の製造方法は、フリップ
チップ実装工法を用いて半導体素子を回路基板に実装す
る方法であって、樹脂封止工程前に半導体キャリアの第
１面上に補強樹脂を設ける工程と、補強樹脂により半導
体素子と半導体キャリアとを仮固定し、仮構成体を形成
する工程と、仮構成体を検査し、良品と不良品とを判別
する工程とを有するものである。すなわち、樹脂封止し
て製品を完成させてから検査して、良品、不良品を判別
するのではなく、製品完成前のリペア可能な段階で検査
して、良品、不良品を判別し、良品に対して樹脂封止し
て製品を完成させるものである。
【００１５】この方法では、封止工程前に半導体素子と
半導体キャリアとを補強樹脂により仮固定して検査処理
可能な仮構成体を形成するので、その仮構成体の状態で
樹脂封止工程前に電気的特性の測定、バーンイン検査等
をすることが可能となり、不良品がその段階でリペア可
能であり、高額な半導体素子、半導体キャリアを廃棄す
ることがなくなって、製造コストの損失を低減すること
ができる。
【００１６】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の実施の形態の一例について、図面を参照しながら
説明する。図１〜図６は、本実施の形態を示す工程断面
図である。
【００１７】まず図１に示すように、半導体素子３の電
極パッド１上にワイヤーボンディング法（ボールボンデ
ィング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）を
形成する。この方法はＡｕワイヤー先端に形成したボー
ルをアルミニウム電極である電極パッド１に熱圧接する
ことにより、二段突起の下段部を形成し（第１ボン
ド）、さらにワイヤーボンダーのキャピラリを移動させ
ることにより形成したＡｕワイヤーループをもって二段
突起の上段部を形成する（第２ボンド）。なお、Ａｕバ
ンプ２形成後は、Ａｕ二段突起の高さは均一でなくかつ
頭頂部の平坦性にも欠けているためにＡｕ二段突起を加
圧することにより高さの均一化並びに頭頂部の平坦化、
いわゆるレベリングを行なう。
【００１８】次に回転する円板上にドクターブレード法
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電性接着剤６を塗布する。この際、導電性接着剤
６は常に新鮮な表面を維持する目的にてスキージにて円
板上で攪拌される。そしてこの導電性接着剤６にＡｕバ
ンプ２を設けた半導体素子３を押し当てた後に引き上げ
る方法、いわゆる転写法によって、図２に示すように、
Ａｕバンプ２の上段部領域にのみ導電性接着剤６を供給
する。導電性接着剤６としては、信頼性、熱応力などを
考慮してたとえばバインダーとしてエポキシレジン、導
体フィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用
いている。なお、半導体素子３上のバンプ２と半導体キ
ャリア４上のバンプ接続用電極５とが金属−金属の固相
接着などにより接合可能である場合には、この導電性接
着剤６のＡｕバンプ２に対する付与は、必ずしも必要で
はない。
【００１９】次に図３に示すように、上面にバンプ接続
用電極５と底面に外部電極端子８が一定の間隔で格子状
に形成されている半導体キャリア４の上面中央部領域に
熱可塑性樹脂よりなる補強樹脂９を塗布する。この補強
樹脂９としては、熱により簡単に接着強度が劣化し、洗
浄できる性質のものがよい。また量としては、半導体素
子３と半導体キャリア４との隙間の一部を充填し、両者
を仮固定できる程度の量でよく、半導体キャリア４、半
導体素子３の面積に応じて設定する。
【００２０】次に図４に示すように、半導体素子３の表
面を下にして実装する方法であるフリップチップ方式に
よって、半導体素子３上の導電性接着剤６が供給された
Ａｕバンプ２と、底面に外部電極端子８が一定の間隔で
格子状に形成されている半導体キャリア４上の電極５と
を位置精度よく合わせて接着するとともに、熱可塑性樹
脂よりなる補強樹脂９で半導体素子３と半導体キャリア
４とを仮固定する。この補強樹脂９により、半導体素子
３を半導体キャリア４に仮固定することができ、この状
態で測定ソケットに挿入して電気的特性の測定、バーン
イン検査などを行なうことができる。
【００２１】次に図５に示すように、半導体素子３と半
導体キャリア４とが補強樹脂９により仮固定された仮構
成体１０に対して、電気的特性の測定、バーンイン検査
などを行ない、半導体素子３と半導体キャリア４との接
続性等を検査し、良品、不良品を判別する。この段階
で、接続不良、特性不良となった仮構成体１０は、加熱
処理され、補強樹脂９が除去されてリペアされる。
【００２２】次に電気的特性の測定、バーンイン検査な
どにより量品と判別された仮構成体１０については、硬
化炉において加熱処理を行ない、導電性接着剤６を熱硬
化させ、半導体素子３と半導体キャリア４とを接合す
る。この導電性接着剤６の熱硬化は、硬化炉にて一定の
温度にて熱硬化されるもので、仮構成体１０は硬化炉ま
で移送されるが、半導体素子３と半導体キャリア４とは
補強樹脂９により固定されているので、移送の際の振動
や衝撃により、半導体素子３上のＡｕバンプ２と半導体
キャリア４上の電極５との接合ズレの発生を防止でき
る。なお、導電性接着剤６として、たとえばバインダー
としてエポキシレジン、導体フィラーとしてＡｇ−Ｐｄ
合金によりなる導電性接着剤を用いた場合の硬化条件
は、１００℃の温度で１時間、そして１２０℃の温度で
２時間加熱することにより接合を完了する。また、この
加熱処理によって補強樹脂９の強度が低下するものの、
すでに検査されており、導電性接着剤６により半導体素
子３と半導体キャリア４とが接合されるので、その強度
低下による影響はない。またこの熱処理は、導電性接着
剤６により半導体素子３上のバンプ２と半導体キャリア
４上のバンプ接続用電極５とを接合する場合に必要であ
るが、半導体素子３上のバンプ２と半導体キャリア４上
のバンプ接続用電極５とが金属−金属の固相接着などに
よって接合する場合には、超音波接合などの条件に合っ
た処理を行なう。
【００２３】そして最後に図６に示すように、エポキシ
系の封止樹脂７を半導体素子３の周辺端部と、半導体素
子３と半導体キャリア４との間に形成された隙間に注入
し、一定の温度にて硬化させ樹脂モールドする。この樹
脂モールドの方法としては、封止樹脂７を注入ノズルを
用いて一方向から半導体素子３と半導体キャリア４の間
に形成された隙間に注入し、隙間を埋めてから半導体素
子３の周辺端部を封止するものである。封止樹脂７とし
てエポキシ系樹脂に高熱伝導セラミックである窒化アル
ミニウム（ＡｌＮ）もしくは炭化珪素（ＳｉＣ）等をフ
ィラーとして添加したものを用いる。
【００２４】以上の工程により、図７，図８および図９
に示したようなフリップチップ実装の半導体装置が実現
する。
【００２５】なお、本実施の形態で示した半導体装置の
製造方法は、フリップチップ実装により製造する半導体
装置製造工法に限定するものではなく、半導体キャリア
側をフェースダウンして実装する場合にも有効である。
【００２６】以上、本実施の形態に示したように、本発
明の半導体装置の製造方法は、半導体素子３と半導体キ
ャリア４とを補強樹脂９により仮固定して仮構成体１０
を形成し、その仮構成体１０の状態で樹脂封止工程前に
電気的特性の測定、バーンイン検査等をするものであ
り、不良品はその段階でリペア可能であり、高額な半導
体素子、半導体キャリアを廃棄しなくても済む。したが
って、製造コストロスを抑制することができる。
【００２７】
【発明の効果】本発明にかかる半導体装置の製造方法
は、半導体素子と半導体キャリアとを補強樹脂により仮
固定して検査処理可能な仮構成体を形成するものであ
り、樹脂封止工程前に検査工程を行なうことができ、樹
脂封止されていないので、リペア可能であり、高額な半
導体素子、半導体キャリアを廃棄することなく、製造コ
ストロスを抑制することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
【図２】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
【図３】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
【図４】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
【図５】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
【図６】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
【図７】フリップチップ実装工法で作製した半導体装置
の平面図
【図８】フリップチップ実装工法で作製した半導体装置
の底面図
【図９】フリップチップ実装工法で作製した半導体装置
の断面図
【図１０】従来の半導体装置の製造方法を説明するため
の工程断面図
【図１１】従来の半導体装置の製造方法を説明するため
の工程断面図
【図１２】従来の半導体装置の製造方法を説明するため
の工程断面図
【図１３】従来の半導体装置の製造方法を説明するため
の工程断面図
【符号の説明】
１ 電極パッド ２ Ａｕバンプ ３ 半導体素子 ４ 半導体キャリア ５ 電極 ６ 導電性接着剤 ７ 封止樹脂 ８ 外部電極端子 ９ 補強樹脂 １０ 仮構成体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−218137（ＪＰ，Ａ) 特開 平２−82633（ＪＰ，Ａ) 特開 平５−136146（ＪＰ，Ａ) 特開 平３−290936（ＪＰ，Ａ) 特開 平４−174533（ＪＰ，Ａ) 特開 平６−275678（ＪＰ，Ａ) 特開 平８−31870（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子上の電極パッド上にバンプ電
    極を形成する工程と、前記半導体素子上に形成したバン
    プ電極にのみ熱硬化性の導電性接着剤を形成する工程
    と、第１面にバンプ接続用電極と第２面に外部電極端子
    とを有した半導体キャリアの前記第１面上に補強樹脂を
    設ける工程と、半導体キャリア上のバンプ接続用電極と
    前記半導体素子上のバンプ電極とを前記熱硬化性の導電
    性接着剤を介して位置精度よく対応させ、かつ前記補強
    樹脂により半導体素子と半導体キャリアとを仮固定し、
    仮構成体を形成する工程と、前記仮構成体を検査し、良
    品と不良品とを判別する工程と、前記検査で良品となっ
    た仮構成体を加熱処理し、半導体キャリア上のバンプ接
    続用電極と半導体素子上のバンプ電極とを前記熱硬化性
    の導電性接着剤で接合する工程と、半導体素子と半導体
    キャリアとの隙間に封止樹脂を注入し、硬化させ樹脂封
    止を行なう工程とを有することを特徴とする半導体装置
    の製造方法。
JP34022895A 1995-12-27 1995-12-27 半導体装置の製造方法 Expired - Fee Related JP3243988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34022895A JP3243988B2 (ja) 1995-12-27 1995-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34022895A JP3243988B2 (ja) 1995-12-27 1995-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09181122A JPH09181122A (ja) 1997-07-11
JP3243988B2 true JP3243988B2 (ja) 2002-01-07

Family

ID=18334930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34022895A Expired - Fee Related JP3243988B2 (ja) 1995-12-27 1995-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3243988B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JP3881751B2 (ja) * 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
JP4613998B2 (ja) * 2008-12-15 2011-01-19 パナソニック株式会社 部品実装装置及び部品実装方法
JP4720901B2 (ja) * 2008-12-15 2011-07-13 パナソニック株式会社 部品実装方法
EP3086361A3 (de) * 2015-04-02 2017-01-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil

Also Published As

Publication number Publication date
JPH09181122A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
KR100549313B1 (ko) 휘어짐 방지 반도체 장치
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
JP4705748B2 (ja) 半導体装置の製造方法
US6737300B2 (en) Chip scale package and manufacturing method
JP3597754B2 (ja) 半導体装置及びその製造方法
JP2828021B2 (ja) ベアチップ実装構造及び製造方法
US7598121B2 (en) Method of manufacturing a semiconductor device
US20010008777A1 (en) Flip chip technique for chip assembly
US6444497B2 (en) Method and apparatus for reducing BGA warpage caused by encapsulation
US5814890A (en) Thin-type semiconductor package
JP2001320013A (ja) 半導体装置およびその製造方法
JP2003332521A (ja) 半導体装置及びその製造方法
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JPH1041615A (ja) 半導体チップ実装用基板、及び半導体チップの実装方法
JPH1032307A (ja) 半導体装置及びその製造方法
JP3243988B2 (ja) 半導体装置の製造方法
US6696319B2 (en) Method of attaching semiconductor devices on a switching device and such an attached device
US20020013014A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
JP3561209B2 (ja) フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
JPH09162229A (ja) 半導体ユニット及びその半導体素子の実装方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JPH0775253B2 (ja) 半導体装置およびその製造方法
TW502344B (en) Chip scale package structure and its manufacturing method
KR100968008B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees