JPS6124255A - 半導体パツケ−ジ構造 - Google Patents

半導体パツケ−ジ構造

Info

Publication number
JPS6124255A
JPS6124255A JP14429184A JP14429184A JPS6124255A JP S6124255 A JPS6124255 A JP S6124255A JP 14429184 A JP14429184 A JP 14429184A JP 14429184 A JP14429184 A JP 14429184A JP S6124255 A JPS6124255 A JP S6124255A
Authority
JP
Japan
Prior art keywords
resin
chip
chips
substrate
way
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14429184A
Other languages
English (en)
Inventor
Tasao Soga
太佐男 曽我
Yasutoshi Kurihara
保敏 栗原
Komei Yatsuno
八野　耕明
Fumio Nakano
文雄 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14429184A priority Critical patent/JPS6124255A/ja
Publication of JPS6124255A publication Critical patent/JPS6124255A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体チップの電極端子をはんだにより多層
プリント基板上の電極端子に接合した後、樹脂によシ被
覆した複数個の半導体チップのパッケージ構造に関する
。
〔発明の背景〕
スルーホール基板にチップを樹脂コートして封止する方
法として、ハイブリッド基板に一個のチップを塔載して
いる例（特公昭５７−５００７０）がある。しかし、マ
ルチチップ構造で樹脂コートして封止した実施例はない
。
従来、Ｓｉチップの端子を基板の端子にはんだ付けする
手法としてＣＣＢ　（Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏ１１
ａ−ｐｓｅ　Ｉ３ｏｎｄｉｎｇ　）法が知られている。
ＣＣＢチップを塔載したパッケージ構造はＡ　１２０ｓ
基板上の端子へのはんだ付が一般的であり、チップ周囲
をＡｔのキャップ及び樹脂で封止するＡｘｉａｌ　ｐｉ
ｎ　ｆｉイブのパッケージが知られている。温度サイク
ル条件が同一ならばＳｉチップの熱膨張係数（α＝２、
７　Ｘ　１σ８／Ｃ）とＡ　Ｉ　ｔ　Ｏｓの熱膨張係数
（α＝６、８　Ｘ　１０−’／ｒ　）との差、及び距離
（ｄ）が、はんだバンプを破壊することによシこの実装
における熱疲労寿命を決定する。プロセス等のばらつき
を考慮すると、最外周のはんだバンプ間距離として６■
φ（チップ寸法としては７４．ｓ〜５．０　ｍ　”　）
で、厳しい条件下で十五年の寿命が限界であることを確
認している。しかし、Ｓｉチップ寸法の大型化、多端子
孔の要求が強く、例えば、８〜１０ｗ＋ＩＯチップに対
して、十五年の寿命を保証するには、α＝　４　Ｘ　１
　Ｇ−６／ｌｌｌ’程度の熱膨張係数をもつ多層基板が
必要である。これに適した基板として単に熱膨張係数だ
け力らばムライ）（２ＳｉＯｚ・３Ａ１゜ＯＳ　）等が
あるが、■多層化プロセス技術が確立されていないこと
、■Ａｌ２Ｏ３基板以上に高価になること、■機械的強
度が弱いこと等の問題があるため、実用化する上で難点
をもっている。
また、Ａ’ｔＯｓ基板を用いたとき、耐湿性を向上させ
るためにシリコーンゲルを被覆すると、裸チップに比較
して約２０チ熱疲労寿命が低下することを確認している
。
〔発明の目的〕
本発明の目的ｔｆ、８ｉチツプとの熱膨張係数の差の大
きな有機多層基板に対しても、従来のＡＩ。
ＯＳ　基板上に裸チップを塔載したものよりも数倍の耐
熱疲労性をもつ複数チップの高密度実装のための半導体
パッケージ構造を提供するにある。
〔発明の４１ｉｆ［’） 従来の考え方では、Ａｌｚｏｓ基板よシも熱膨張係数の
大きな有機多層板を用いた場合、ＣＣＢの寿命はＡｕｔ
ｏｓ基板を用いた場合よシ低下するのが常識であった。
本発明は、熱膨張係数の大きな有機多ｌ−基板上に接合
されたＳｉチップの周囲に、ある特定の樹脂を特定の構
造に被覆することにより、従来のＡｌ２Ｏ３基板上に塔
載された裸チップの寿命より、数倍の熱疲労寿命となる
ことを見出し、複数個塔載したチップに適用するだめの
手法と製法を示したものである。熱疲労寿命を大きく伸
ばずことができる原因は、樹脂の熱膨張係数がはんだバ
ンプに近づくことによシ、チップと基板間で生じる熱膨
張係数の差による熱応力を、伸び剛性の大きい樹脂全体
で受けるため、従来のように、最外周のはんだバンプの
局所的な歪による破壊がなくなったためと考えられる。
樹脂の変形は、はんだ自体にとっても、熱膨張係数が近
いので負担にならない。
〔発明の実施例〕
以下、本発明を実施例に基づいて説明する。
まず、本発明の被覆樹脂材料について説明する。
エポキシ樹脂の熱膨張係数αは約１００Ｘ１０＝／Ｃで
あり、半導体チップ、例えば、Ｓｉチップの熱膨張係数
α５ｉ＝３Ｘ１０−’／Ｃや、有機多層板、例えば、ガ
ラスエポキシ基板の熱膨張係数αｐＩＩ＝　１２．５　
Ｘ　Ｉ　Ｑ−’／ｌ１１′に比べて大きい。一般に、耐
熱疲労性を向上させるには、熱膨張係数が半導体チップ
や基板のそれに近い被覆樹脂を適用することが望ましい
。
そこで、エポキシ樹脂、もしくけ、ポリイミド樹脂に石
英粉のように、熱膨張係数の小さな無機材料を混入して
低膨張化するようにしている。例えば、体積にして５０
チの石英粉を混入すると、熱膨張係数αは約２５Ｘ１０
＝／ＣＫ低下する（この値は、はんだ自体の熱膨張係数
の値と同等であることから、伸び剛性の大きい樹脂の変
形に従うため、特に、最外周のはんだバンプの変形を緩
和する作用となることが予想される）。しかし、石英粉
の混入率を高くするに従って樹脂の粘度が高くなシ、流
動性が低下すると、被覆工程で、はんだバンプ周囲の空
隙部に樹脂が侵入しにくくなって、空隙部が残ったシ、
基板との密着性が低下したり、被覆の作業性が低下す、
るという問題が生じる。この結果、逆に耐熱疲労性及び
耐湿性が低下してしまうことがある。
例えば、泡程度の空隙がはんだパンダ近傍に残ると空隙
近傍で応力集中が激しく、温度サイクル試験では、充て
んされた試料に比べ、熱疲労寿命が極端に短かぐなるこ
とが認められた。また、高温放置試験による耐湿性試験
でも、充てんされた試料に比べ、導通チェックによる寿
命を比較した結果、明らかに耐湿性が低下することが認
められた。
また混入率を高くすると樹脂の柔軟性が低下して、基板
及びＳｉチップとの接着部に応力が集中するため、この
応力にょシ基板及びＳｉチップが破損されてしまうこと
が起きてくる。
従って、単に低膨張化材を混入して低膨張化するだけで
は、耐熱疲労性の向上に限度があるため、さらに樹脂の
流動性及び柔軟性を改善する必要がある。
そこで、本発明は低膨張化材に加えて球形である粒状の
弾性材料、例えば、ポリプタジエ／、ポリイソプレンシ
リコーン等のゴム粒子を分散混入し、これによって柔軟
性及び流動性を向上させる。
つまシ、被覆樹脂内のゴム粒子は応力緩衝材として作用
するので柔軟性が向上して応力集中や歪が緩和され、こ
れによって耐熱疲労性を向上させる。
また、粒状のゴム粒子の作用によって流動性を向上させ
る。
しかし、ゴム粒子の混入率にも最適な範囲がおる。例え
ば、粒径１μｍレベルのポリブタジェンからなるゴム粒
子を混入した場合、エポキシ樹脂に対するゴム粒子の重
量比を１００対２０以上（以下、重量部又は部と称し、
例えば２０部以上と表現する）にすると、ゴム粒子の分
散が不均一になってしまい、ポリブタジェンの熱膨張係
数αは約８０　Ｘ　１０−’／ｌｒと大きいので、混入
後の被覆樹脂の熱膨張係数αが大となってしまい、耐熱
疲労性を低下させる原因となる。また、流動性も飽和現
象があるので大幅向上は期待できない。
これらのことを、実験結果に基づいて説明する。
第１表に、エポキシ樹脂を主材料とし、粒径的１μｍの
石英粉を低膨張化材とし、粒径的１μｍのポリブタジェ
ンの均一なゴム粒子を緩衝材とし、それらの混入率の異
なる種々の樹脂によシ被覆した半導体装置を試料として
、前述と同一の温度サイクル試験を行なった判定結果を
示す。なお、基板、ＳＩチップ及びはんだバンプはＳｉ
チップを一個としたものと同一構成のものとし、樹脂の
厚さ、樹脂の面積は同一とし、判定は樹脂被覆を施こさ
ない裸チップのものと比較して、早いサイクルで故障に
至った試料を不合格としてＸ印で示し、合格したものは
故障率を基準に、優れている順にＯ９Δ印で示した。な
お、試験条件は一５５〜１ｓｏＣ，ｉ〜／ｈの温度サイ
クルである。
また、被覆樹脂には硬化温度を低くするための添加材、
例えば、硬化促進剤としてイミダシルを５重量％、硬化
剤としてジシアンアミドを１００重量％シランカップリ
ング剤を２重量％等を混入し、硬化温度１３０Ｃ，硬化
時間を一時間とした。
第１表に示す判定結果から、低膨張化材と緩衝材の混入
効果について考案する。まず、ポリブタジェンの混入率
が０部、即ち、石英粉のみを混入した試料は、全て裸チ
ップのものより悪い判定結果となっているが、樹脂被覆
された試料相互間で定量的に比較すると、石英粉の混入
率を声めるにつれて熱疲労寿命が増大するということを
実験で確認している。但し、石英粉の混入によシ流動性
が低下して、Ｓｉチップ下とはんだバンプの周囲への浸
透が悪くなるので、この点からみて、石英粉の混入率は
６０〜６５体積係が限界である。
一方、ポリブタジェンは若干混入するだけで、急激に故
障率が低下し、緩衝材及び流動化材としての効果が顕著
に表われ、耐熱疲労性も裸チップよりも優れた特性が得
られた。但し、ポリプタジ第１表 エン混入率を高くすると、前述のように、その分散が不
均一となり、耐熱疲労性が低下する。
これらのこと、及び、第１表から、石英粉の混入率Ｆｉ
３０〜６０体積チ、ポリブタジェンゴム粒子の混入率Ｆ
ｉ１〜２０部の範囲に選定することにより、棟チップよ
りも優れた耐熱疲労性のものとすることができる。例え
ば、石英粉５０体積チ、ポリブタジェン５部を混入した
ものの耐熱疲労性（寿命）は、裸チップの二倍以上とな
シ、信頼性が大幅に向上した。
なお、低膨張化材には石英の他、炭酸カルシウム、炭化
シリコン、窒化シリコン、又は、酸化ベリリウム混入の
炭化シリコン等のように、熱膨張係数の小さな無機材料
が適用可能である。この低膨張化材の粒径も、前述の実
施例の１μｍに限られるものではない。
また、弾性材としてはポリブタジェンゴム粒子の他、シ
リコーンゴム粒子等のように、いわゆる弾性の大きなゴ
ム粒子が適用可能であり、その粒径にも、１μｍに限ら
れるものではない。
また、樹脂の中にカーボンブラックを約１チ入れること
によシ、信頼性に影響を与えないで黒色に着色させるこ
とができる。樹脂は長時間使用すると表面が劣化し変色
する。このため、特性は変らなくとも不安感をいだかせ
ることになる。そこで黒色もしくけ赤色（ベンガラ混入
）に着色させる−ことによシ、劣化による変色が目立た
ず、安心して使用することができる利点がある。
次に、樹脂被覆の形状について説明する。
前述したように、石英粉等の低膨張化材を混入しても、
エポキシ樹脂の熱膨張係数αは基板やＳ４チツプに比べ
てまだ大きな値である。そして、それらの部材間の熱膨
張量の差によシ生じる応力によってＳｉチップ、はんだ
バンプ、基板、又はそれらの部材の接続部が破損される
。実験によると、はんだバンプと８ｉチツプとの接続部
が、繰返し応力に対して最も弱いことが分かった。
そこで、その接続部に発生する応力を低減することがで
きる樹脂被覆の形状、即ち、Ｓｉチップ上面の被覆厚み
と、Ｓｉチップ周辺部の被覆幅を有限要素法によシ求め
た。
即ち、Ｓｉチップ上面の被覆厚みｔ■とじたとき、はん
だバンプとＳｉチップの接続部にかかる最大応力（破損
に関係する引張応力）を求め、第１３医員に裸チップに
おける最大引張応力に対する比率として示した。なお、
第１３図■、　（Ｏに示すように、基板、Ｓｉチップは
６簡角、はんだバンプは球欠体形状のものとし、樹脂被
覆は全体幅を１５ｍ角一定としたものをモデルとし、図
示矢印の方向の最大応力を求めた。矢印の位置における
応力は、温度が室温から１０００に変化したときは引張
応力となシ、室温から一４０ｔ）’に変化したときは圧
縮応力になる。
第１３医員から明らかなように、樹脂８の被覆厚みｔが
増すにつれて、Ｓｉチップ１とはんだバンプ４の接続部
にかかる最大引張応力が大きくなシ、被覆厚み【は薄い
ほどよいということになるが、機械的保護及び耐湿性保
護から許容最小厚みが制限さ−れ、ｔは０．１〜１．０
ｍ＋の範囲で選定することが望ましい。
一方、第１４図ωにＳｉチップの周辺に形成される樹脂
被覆の幅１／ａと、接続部にかかる最大応力との関係を
示す。なお、モデルは第１４図■。
（Ｏに示すように第１３図■、（Ｑと同様のものであり
、被覆厚さｔを１．５　ｍ一定、Ｓｉチップの幅を”＋
Ｓｉチップ端縁かな被覆外縁までの寸法、即ち８ｉチツ
プ周辺域に形成される被覆の幅をｔとした。
第１４医員に示すようにｔ／ａが増すにつれて最大引張
応力が減少する傾向にある。このことは、周辺域の被覆
幅ｔが広くなると、被覆幅ｔの中心（図示０．０′）よ
シ内側の被覆が温度上昇時に内側方向に伸び、これによ
ってＳｉチップに対して圧縮方向に応力が作用すると考
えられる。なおこのことは計算によって確認された。
従って、ｔ／ａを大にすれば最大引張応力を減少するこ
とができる。即ち、被覆樹脂の熱膨張係数が大であって
も、被覆形状を適切なものとすることによシ、裸チップ
のものよシも耐熱疲労性を向上させることができる。し
かし、ｔ／ａ≧２．０以上にしても、最大引張応力の低
減効果が小さくなる反面、基板と樹脂被覆との接着部が
破損しやすくなること、及び高密度実装を考慮すると、
ｔ／ａけ０．５〜１．０が望ましい範囲である。−例を
示せば、Ｓｉチップ上面の被覆厚み０．３　ａｓｔ／ａ
は０．８とすれば無理な力がかからない構造になる。
以上、本発明の被覆樹脂材料、被覆形状をそれぞれ個別
に適用した実施例について説明したが、それらの実施例
を組合わせることによって、一層耐熱疲労性の優れたも
のになる。本発明で述べている高信頼性構造とは、被覆
の材料、形状共に適正の域に５あることであり、一方が
欠けると裸チップの寿命以下になるおそれがある。
なお、半導体チップの半導体素子が形成されている面は
、はんだバンプが接合されている面であるが、一般に、
この面ＶｃＦｉＳｉＯ，又はポリイミドなどの薄膜によ
シ保護されている。しかし、はんだバンプが接合されて
いる部分はそれらの薄膜が形成されていないため、耐湿
性の問題について考察する。一般に知られているＤ　Ｉ
　Ｐ　（Ｄｕａｌ　ＩｎＨ−ｎｅ　Ｐａｃｋａｇｅ　）
型の第１５図に示す樹脂モールド半導体装置では、リー
ドフレームのタブ９上にＳｉチップ１の裏面をはんだ付
され、素子１０側の端子はＡｕ線１１を熱圧着法で接続
し、その全体を樹脂モールドする。ところが、リード線
１１と樹脂１２との界面を伝わって水分が侵入し、さら
にＡｕ線１１を伝わって８ｉチツプ１上のＡｔ配線１３
を腐食させて、断線する故障が知られている。
しかし、第１図に示すように、本発明では、基板上の樹
脂被覆部分１４にＤＩＰのリードのような引出し線が無
いこと、基板と樹脂も同系統の樹脂材であること等から
、界面を伝わる水分の浸入がＤＩＰ構造に比べて少ない
ことが予想される。さらに、はんだ（ｐｂ−５％Ｓｎ、
　ｐｂ−６０％Ｓｎ等）４はＡｔ材に比べ耐食性に優れ
、総じて耐湿性にも優れていると言うことができる。
なお、被覆樹脂の表面１６を平坦にする理由は、単に重
力による作用だけで薄く被覆すると、第２図に示すよう
に、チップ１の端部１７で樹脂が不連続な形状になシ、
温度サイクル試験を行なうと、不連続が顕著になシ応力
集中によるはんだバンプの寿命低下、そして耐湿性の低
下につながるためである。そこで第３図に示すように、
例えばテフロン拐１８で作った外枠を用いて、加圧して
被覆樹脂を平坦にすると、この不連続現象は起こらず耐
熱疲労性も、耐湿性も優れた構造となる。
樹脂の被覆方法は、第４図（２）に示すように、まず、
チップ１０片側に樹脂９を載せ、基板２を斜めに傾けた
状態で炉２０の中を通すと、チップ下の空洞部２１は完
全に樹脂で満たされる（第４図■）。その後、第８図に
示した外枠を取シっけ、樹脂を添加して基板を水平に保
って、再度、炉を通し、外枠を外すことによシパッケー
ジが出来上る（第４図（０）。なお、セミキュアの状態
で、真空脱泡すれば、さらに耐湿性に優れたパッケージ
が出来上る。
この構造のパッケージを用いれば１．耐熱疲労性も、耐
湿性も優れたパッケージが得られることが分かったので
、この材料、構造を基本として、複数個の８１チツプを
塔載したマルチチップのパッケージへの適用を以下に示
す。
Ｓｊチップを有機多層基板上に多数個塔載する場合、第
５図のように、全面に樹脂８を被覆しても、樹脂の剛性
が大で、基板との熱膨張係数の差が大きく、かつ、寸法
効果によシ、温度サイクル試験を行なうと、最外周の界
面２２からクラックが入シ、容易に破壊してしまう。そ
こで、各々の８ｉチップ間（第６図のような小型チップ
の場合例えば、３ｗＩＲ口前後のＳｉチップ１を四個近
接させ、正方形に配列して−ブロックの中に入れてしま
うことも、基板と樹脂間の界面が破壊せず、応力による
素子特性への影響がなく、はんだバンプの寿命に影響を
及はさない範囲で可能である）に、すき間２３もしくけ
間隙を設けることによシ、ｓｉチップ間に作用する相互
の力を消去させることで前述の高信頼性パッケージを可
能にすることができる。すき間のｆ′Ｆ、多方は第３図
のようにテフロン枠をはさむ方法、封止後にダイサーに
ょシ機械的に切断する方法、レーザ等で切断する方法等
がある。
第７図＃ｊ９チップモジュールへの適用例を示したモデ
ルである。約３０°の勾配を持たせた多層基板２上のＳ
ｉチップ１の端に、円柱状に加工した一定量の樹脂２４
を貴き、１２ｏｃで十分間炉に放置するとチップ下の空
隙部が完全に充てんされた（コンベア炉を用いたプロセ
スも可能）。その後、０図のように、同一樹脂８を塗布
して、上から圧縮２５して樹脂を硬化させた。硬化条件
は１ａｏｃで一時間である。圧縮時に（０に示す型２６
を用いると、第８図に示す構造が出来上る。第８図の構
造を作る手法としては、ダイサーを使用しても可能であ
る。チップ間に１００μｍの間隙があれば、チップ間同
士の熱応力の影響はない。なお、第８医員の多層板の下
面の端子はスルーホールを介して接続されている銅パッ
ド２７である。
ガラスエポキシの多層板を用いたパッケージを他のガラ
スエポキシ、もしくは、ガラスポリイミド等の多層基板
に平面的にはんだ付しても、両者の熱膨張係数の差が少
ないので高信頼性を維持できる。
第９図は八角柱構造、の−例を示す。
第１０図は円柱構造の一例を示す。
このように作られたパッケージは既にＤＩＰ以上に耐湿
性に優れた構造であるが、さらに、耐湿性の向上を目的
として、第１０図に示すように、基板上の被覆されたＳ
ｉチップを覆うようにＡｔキャップ３をかぶせ、さらに
スルーホールを介して入出力ビン倉はんだ付した基板の
裏面、及び、Ｖキャップと基板間とのすき間５をうめる
ように耐浸水性のエポキシもしくはシリコン系の樹脂を
被覆することによｐ、８ｉチツプに対しては二重被覆に
なる。従って、耐熱疲労性も、耐湿性も優れた低コスト
パッケージが可能である。
第１１図はチップと基板間の空隙を埋める手段として、
基板上のチップ中央部に相当する位置に、スルーホール
２８を設けておくことによシ、一工程だけで可能なプロ
セスを示す。徐々に加圧する方法、加圧と基板裏からの
吸引を併用する方法も効果がある。
第１２図はスルーホールから樹脂を注入２９して充てん
する方法である。スルーホールを使用するガス抜き、も
しくは注入法の場合、チップ中央部３０に端子を設ける
ことができないので、第１２図■に示すような端子配置
が必要である。
これらの樹脂被覆法はＣＣＢ接続チップに限らず、フェ
ースダウン接続法であれば、チップと基板間の間隙の大
小を問わずに、可能である。
なお、Ｓｉチップのはんだバンプ組成けｐｂ−５％Ｓｎ
とし、赤外線加熱法でＳｉチップ周囲を遮へいして接続
した。ビンのはんだ付はＩ）ｂ−６０ｑ６８ｎの共晶系
のはんだを用いて、はんだの温度階層性をもたせた。ま
た、ｐｂ−８ｎ共晶系はんだ組成を８ｉチツプのはんだ
バンプとすることも可能である。この場合、ピン付けＫ
ｐｂ−ｉｏ＊Ｓｎ等の高温はんだを用い、さらに、この
パッケージをプリント板等にはんだ付する場合は、再度
、ｐｂ−ｓｎ共晶系はんだ、もしくは、さらに、低融点
はんだを使用すればよい。
ビン構造の場合のピッチは、Ｓｉチップのけんだバンプ
ピッチを２５４μｍとすれば、一つおきの場合、５０８
μｍにつおきの場合、７６２μｍになる。これらは、基
板に整合層を設けることで可能である。
これら基板は有機多層基板だけでなく−Ａｌ１０３を含
む多層セラミック基板に対しても可能である。
〔発明の効果〕
本発明によれば、ガラスエポキシ基板等を使用できるの
で、低コスト実装が可能となる。また、部品を塔載して
いる回路基板と同一系統の樹脂を使用するため、整合性
が良く、面付けした継手の信頼性は高い。
また、超ＬＳＩのメモリチップを塔載する場合、α線の
含有量の少ない有機樹脂で保護されるため、誤動作の少
ない高信頼性実装となる。
【図面の簡単な説明】
第１図は本発明の基本的効果を示す断面図、第２図は重
力作用による被覆状態を示す断面図、第３図、第４図は
樹脂被覆の平坦化プロセスを示す断面図、第５図、第６
図は樹脂に溝を設けた場合の効果を示す断面図、第７図
は本発明のプロセスを示す立体図（Ａ、Ｃ）及び断面図
、第８図は四角柱構造の断面図囚、平面図（ト）、第９
図は八角柱構造の平面図■、断面図（ロ）、第１０図は
円柱構造の断面図（Ａ）、平面図■、第１１図は空隙を
充てんする方法を示す断面図、第１２図は空隙を充てん
する方法を示す断面医員とチップの裏面を示すモデル■
、第１３図は樹脂被覆の厚さのが米を示すための説明医
員と断面図（Ｂ、Ｃ）、第１４図は樹脂被覆の輪の効果
を示すための説明医員と断面図（Ｂ、Ｃ）、第１５図は
ＤＩＰの従来例の断面図である。 １・・・チップ、４・・・はんだ。

Claims (1)

  1. 【特許請求の範囲】 １、複数個の半導体チップと、この半導体チップの載置
    される基板と、前記基板と前記半導体チップとの対向す
    る電極端子間に形成されたはんだバンプと、このはんだ
    バンプ周囲の空隙部を充填し、且つ、前記半導体チップ
    を包囲して形成された樹脂被覆とからなる半導体装置に
    おいて、 前記基板は有機複合基板であり、前記基板の裏面にスル
    ーホールを介したピン付入出力端子もしくは平面端子に
    よる面付入出力端子を設け、前記樹脂被覆の厚さを前記
    半導体チップ面より高くし、前記樹脂被覆の形状を円柱
    状、もしくは角柱状にし、前記半導体チップの相互間の
    樹脂に間隙を設けたことを特徴とする半導体パッケージ
    構造。
JP14429184A 1984-07-13 1984-07-13 半導体パツケ−ジ構造 Pending JPS6124255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14429184A JPS6124255A (ja) 1984-07-13 1984-07-13 半導体パツケ−ジ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14429184A JPS6124255A (ja) 1984-07-13 1984-07-13 半導体パツケ−ジ構造

Publications (1)

Publication Number Publication Date
JPS6124255A true JPS6124255A (ja) 1986-02-01

Family

ID=15358651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14429184A Pending JPS6124255A (ja) 1984-07-13 1984-07-13 半導体パツケ−ジ構造

Country Status (1)

Country Link
JP (1) JPS6124255A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63109135U (ja) * 1987-01-07 1988-07-13
US4930002A (en) * 1987-04-01 1990-05-29 Hitachi, Ltd. Multi-chip module structure
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
US6894385B1 (en) * 2003-11-18 2005-05-17 Nvidia Corporation Integrated circuit package having bypass capacitors coupled to bottom of package substrate and supporting surface mounting technology
JP2010251625A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108783A (ja) * 1975-03-20 1976-09-27 Mitsubishi Electric Corp Handotaisochi
JPS5936249B2 (ja) * 1978-03-17 1984-09-03 日本電信電話株式会社 光スイツチ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108783A (ja) * 1975-03-20 1976-09-27 Mitsubishi Electric Corp Handotaisochi
JPS5936249B2 (ja) * 1978-03-17 1984-09-03 日本電信電話株式会社 光スイツチ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63109135U (ja) * 1987-01-07 1988-07-13
JPH0111225Y2 (ja) * 1987-01-07 1989-03-31
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
US4930002A (en) * 1987-04-01 1990-05-29 Hitachi, Ltd. Multi-chip module structure
US6894385B1 (en) * 2003-11-18 2005-05-17 Nvidia Corporation Integrated circuit package having bypass capacitors coupled to bottom of package substrate and supporting surface mounting technology
JP2010251625A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4970575A (en) Semiconductor device
KR101661442B1 (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
JPH08195414A (ja) 半導体装置
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
CN102683330B (zh) 半导体装置以及半导体装置的制造方法
JPH1154662A (ja) フリップチップ樹脂封止構造及び樹脂封入方法
JP2016012673A (ja) 半導体装置および半導体装置の製造方法
JP3702877B2 (ja) 樹脂封止型半導体装置、これに用いるダイボンド材および封止材
JP2843658B2 (ja) フリップチップ型半導体装置
JPS6124255A (ja) 半導体パツケ−ジ構造
JP2001144230A (ja) 半導体装置及びその製造方法
US6265768B1 (en) Chip scale package
US8106486B2 (en) Electronic apparatus with an electrical conductor in the form of a liquid and an electrical insulator with a light-curing property
JPS6124253A (ja) 半導体パツケ−ジ構造
JPH0491443A (ja) 半導体装置の製造方法
JPH09260433A (ja) 半導体装置の製法およびそれによって得られた半導体装置
JPH0639563B2 (ja) 半導体装置の製法
JP3303162B2 (ja) 半導体装置及びその製造方法
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
TW589724B (en) Semiconductor device
JP3422446B2 (ja) 半導体装置の製法
JP2827115B2 (ja) 樹脂封止型半導体装置
JPS6364055B2 (ja)
JPH0566024B2 (ja)
JPS60147140A (ja) 半導体素子チツプの実装方法