JPH0774290A - 電子部品のパッケージング用材料 - Google Patents
電子部品のパッケージング用材料Info
- Publication number
- JPH0774290A JPH0774290A JP5219952A JP21995293A JPH0774290A JP H0774290 A JPH0774290 A JP H0774290A JP 5219952 A JP5219952 A JP 5219952A JP 21995293 A JP21995293 A JP 21995293A JP H0774290 A JPH0774290 A JP H0774290A
- Authority
- JP
- Japan
- Prior art keywords
- packaging material
- filler
- package
- average particle
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電子部品のチップのパッシベーション膜のク
ラックや断線を防止し、その微細化にも対応できる電子
部品のパッケージング用材料を提供する。 【構成】 樹脂にパッケージング用材料の80〜93重量％
の充填剤が含有されており、該充填剤は球状または端部
がアール状でしかも平均粒径が30μｍ以下の材料である
パッケージング用材料。
ラックや断線を防止し、その微細化にも対応できる電子
部品のパッケージング用材料を提供する。 【構成】 樹脂にパッケージング用材料の80〜93重量％
の充填剤が含有されており、該充填剤は球状または端部
がアール状でしかも平均粒径が30μｍ以下の材料である
パッケージング用材料。
Description
【０００１】
【産業上の利用分野】本発明は電子部品のチップを封止
するためのパッケージング用材料に関する。さらに詳し
くは、電子回路を傷めずに樹脂パッケージのクラックの
発生を防止する電子部品のパッケージング用材料に関す
る。
するためのパッケージング用材料に関する。さらに詳し
くは、電子回路を傷めずに樹脂パッケージのクラックの
発生を防止する電子部品のパッケージング用材料に関す
る。
【０００２】
【従来の技術】たとえば半導体集積回路のような電子回
路が形成された半導体チップなどの電子部品は樹脂パッ
ケージで保護されている。従来のパッケージはその厚さ
が２ｍｍ以上と厚かった。そのため、電子部品を基板に
実装する際、リフローやハンダデイップ時に生じる熱ス
トレスをあまり考慮する必要はなく、パッケージもこの
熱ストレスに対して充分な強度を有している。パッケー
ジング用材料としては耐燃性、電気絶縁性、接着強度、
機械的強度、耐侯性、コストなどの点で優れたエポキシ
樹脂が一般に用いられている。パッケージング用材料の
物性値は充填剤（以下、フィラーという）の充填率が70
〜75重量％で、板状または針状などの角のある破砕フィ
ラーを使用し、フィラーの平均粒径は60〜80μｍ程度で
ある。
路が形成された半導体チップなどの電子部品は樹脂パッ
ケージで保護されている。従来のパッケージはその厚さ
が２ｍｍ以上と厚かった。そのため、電子部品を基板に
実装する際、リフローやハンダデイップ時に生じる熱ス
トレスをあまり考慮する必要はなく、パッケージもこの
熱ストレスに対して充分な強度を有している。パッケー
ジング用材料としては耐燃性、電気絶縁性、接着強度、
機械的強度、耐侯性、コストなどの点で優れたエポキシ
樹脂が一般に用いられている。パッケージング用材料の
物性値は充填剤（以下、フィラーという）の充填率が70
〜75重量％で、板状または針状などの角のある破砕フィ
ラーを使用し、フィラーの平均粒径は60〜80μｍ程度で
ある。
【０００３】最近の電子機器は、小型になり、高性能に
なっているため、これらに使用される半導体集積回路な
どの電子部品も高集積化、小型化が要求されている。そ
のため、パッケージも薄型となり、その厚さは1.4 ｍｍ
以下になってきている。従来のパッケージング用材料で
1.4 ｍｍ以下の薄型パッケージを形成すると実装時の熱
ストレスで、パッケージにクラックが発生し易い。これ
を防止するため、パッケージング用材料の吸水率をさげ
たり、また、パッケージング用材料の強度を増すためフ
ィラーの充填率を80重量％以上に上げるようになってい
る。さらに、フィラーを高充填にすると粘度が高くなる
ため、破砕フィラーの比率を減らし、角のない球状フィ
ラーを多く使うようになってきている。
なっているため、これらに使用される半導体集積回路な
どの電子部品も高集積化、小型化が要求されている。そ
のため、パッケージも薄型となり、その厚さは1.4 ｍｍ
以下になってきている。従来のパッケージング用材料で
1.4 ｍｍ以下の薄型パッケージを形成すると実装時の熱
ストレスで、パッケージにクラックが発生し易い。これ
を防止するため、パッケージング用材料の吸水率をさげ
たり、また、パッケージング用材料の強度を増すためフ
ィラーの充填率を80重量％以上に上げるようになってい
る。さらに、フィラーを高充填にすると粘度が高くなる
ため、破砕フィラーの比率を減らし、角のない球状フィ
ラーを多く使うようになってきている。
【０００４】
【発明が解決しようとする課題】一方、パッケージの薄
型化と同時に、半導体集積回路の高集積化に伴いチップ
パターンの微細化が進み、半導体集積回路チップは0.5
〜 0.8μｍの配線ルールで製造されている。このような
微細パターンを有するチップをフィラーが高充填された
パッケージング用料でパッケージすると、チップ表面付
近にフィラーが存在する確立が高くなる。チップ表面付
近に破砕フィラーが多く存在したり、粒径の大きいフィ
ラーが多く存在したりすると、チップを樹脂パッケージ
で封止するとき、パッケージング用材料の硬化に伴う収
縮応力やその後の熱ストレスにより、フィラーが存在す
る部分に局部的に大きな応力が働き、その結果、チップ
表面付近のフィラーがチップ側に押されることによりチ
ップ表面を保護するパッシベーション膜を傷つけ、ひい
てはチップ上に形成された配線パターンが断線するとい
う問題がある。
型化と同時に、半導体集積回路の高集積化に伴いチップ
パターンの微細化が進み、半導体集積回路チップは0.5
〜 0.8μｍの配線ルールで製造されている。このような
微細パターンを有するチップをフィラーが高充填された
パッケージング用料でパッケージすると、チップ表面付
近にフィラーが存在する確立が高くなる。チップ表面付
近に破砕フィラーが多く存在したり、粒径の大きいフィ
ラーが多く存在したりすると、チップを樹脂パッケージ
で封止するとき、パッケージング用材料の硬化に伴う収
縮応力やその後の熱ストレスにより、フィラーが存在す
る部分に局部的に大きな応力が働き、その結果、チップ
表面付近のフィラーがチップ側に押されることによりチ
ップ表面を保護するパッシベーション膜を傷つけ、ひい
てはチップ上に形成された配線パターンが断線するとい
う問題がある。
【０００５】とくに、角のある破砕フィラーが混在した
り、大きな粒のフィラーのばあい、その角部によって配
線パターンが断線するばあいがある。
り、大きな粒のフィラーのばあい、その角部によって配
線パターンが断線するばあいがある。
【０００６】本発明はこのような問題を解決するため、
製造工程において発生するパッシベーション膜のクラッ
クや配線パターンの断線を低減させ、電子部品の微細化
をより一層推進できる信頼性の高いパッケージング用材
料を提供することを目的とする。
製造工程において発生するパッシベーション膜のクラッ
クや配線パターンの断線を低減させ、電子部品の微細化
をより一層推進できる信頼性の高いパッケージング用材
料を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による電子部品の
パッケージング用材料は樹脂にパッケージング用材料の
80〜93重量％の充填剤が含有されており、該充填剤は球
状または端部がアール状で、かつ、平均粒径が30μｍ以
下の材料であることを特徴とする。
パッケージング用材料は樹脂にパッケージング用材料の
80〜93重量％の充填剤が含有されており、該充填剤は球
状または端部がアール状で、かつ、平均粒径が30μｍ以
下の材料であることを特徴とする。
【０００８】
【作用】本発明によれば、電子部品のパッケージング用
材料として、充填剤であるフィラーが全パッケージング
用材料の80〜93重量％含有され、かつ、該充填剤は球状
または端部がアール状で平均粒径が30μｍ以下の小さな
粒体からなるフィラーを用いているため、パッケージン
グ用材料の均一性を高め、フィラーの部分にかかる局所
的な内部応力を低減させている。
材料として、充填剤であるフィラーが全パッケージング
用材料の80〜93重量％含有され、かつ、該充填剤は球状
または端部がアール状で平均粒径が30μｍ以下の小さな
粒体からなるフィラーを用いているため、パッケージン
グ用材料の均一性を高め、フィラーの部分にかかる局所
的な内部応力を低減させている。
【０００９】その結果、樹脂に含有させたフィラーが、
チップの表面に設けられたパッシベーション膜のクラッ
クや配線パターンの断線などをひき起さなくなる。しか
もフィラーの量を多くしているため、薄型化してもパッ
ケージにクラックなどが入らず安定な電子部品がえられ
る。
チップの表面に設けられたパッシベーション膜のクラッ
クや配線パターンの断線などをひき起さなくなる。しか
もフィラーの量を多くしているため、薄型化してもパッ
ケージにクラックなどが入らず安定な電子部品がえられ
る。
【００１０】
【実施例】つぎに、図面を参照しながら本発明について
説明する。図１（ａ）はフィラーの含有割合とパッケー
ジのクラック発生率との関係を示すグラフ、図１（ｂ）
はフィラーの平均粒径とチップのパッシベーション膜の
クラックの発生率との関係を示すグラフ、図２〜３は本
発明のパッケージング用材料の一実施例を用いて、半導
体チップをパッケージ内に封止する半導体装置の製造工
程を示す図である。
説明する。図１（ａ）はフィラーの含有割合とパッケー
ジのクラック発生率との関係を示すグラフ、図１（ｂ）
はフィラーの平均粒径とチップのパッシベーション膜の
クラックの発生率との関係を示すグラフ、図２〜３は本
発明のパッケージング用材料の一実施例を用いて、半導
体チップをパッケージ内に封止する半導体装置の製造工
程を示す図である。
【００１１】本発明者は小型化され、高集積化された半
導体チップでもパッシベーション膜のクラックや配線パ
ターンの断線などをひき起さないパッケージング用材料
を開発するため、鋭意検討を重ねた結果、樹脂に混入す
るフィラーからなる充填剤の含有量を80〜93重量％と多
くすると共に、混入するフィラーは球状または端部がア
ール状で、かつ、平均粒径が30μｍ以下であるものを使
用することにより、前述の問題をひき起さないパッケー
ジング用材料がえられることを見出し、本発明の完成に
至った。
導体チップでもパッシベーション膜のクラックや配線パ
ターンの断線などをひき起さないパッケージング用材料
を開発するため、鋭意検討を重ねた結果、樹脂に混入す
るフィラーからなる充填剤の含有量を80〜93重量％と多
くすると共に、混入するフィラーは球状または端部がア
ール状で、かつ、平均粒径が30μｍ以下であるものを使
用することにより、前述の問題をひき起さないパッケー
ジング用材料がえられることを見出し、本発明の完成に
至った。
【００１２】すなわち、前述のように従来はパッケージ
ング用材料の全体に対するフィラーの含有量は70重量％
程度で平均粒径が60〜80μｍ程度の破砕フィラーが中心
であったが、球状で粒径の小さいフィラーの含有量を多
くすることによりパッシベーション膜のクラックや配線
パターンの断線を防止することができることを見出し
た。まず、エポキシ樹脂に平均粒径が20μｍ程度のシリ
カからなるフィラーをその充填割合を変えて製造したと
きのクラックの発生割合を調べ、その結果を図１（ａ）
に示す。この図はフィラーの充填率をそれぞれ変え、各
種類の 200個ずつ製造し、クラックの発生率を調べた図
である。図１（ａ）から明らかなように、フィラーの充
填割合が80重量％以上になると、パッケージのクラック
不良が急激に低下する。すなわち、80重量％以上含有さ
せることにより、パッケージの機械的強度、熱的強度が
大幅に向上する。一方、フィラーの充填割合が余り多す
ぎると、粘度が大きくなり、パッケージング用材料でモ
ールドする際に金型内への充填が困難で多くの時間を要
したり、ボイドなどが発生し易いため、93重量％以下程
度が好ましい。
ング用材料の全体に対するフィラーの含有量は70重量％
程度で平均粒径が60〜80μｍ程度の破砕フィラーが中心
であったが、球状で粒径の小さいフィラーの含有量を多
くすることによりパッシベーション膜のクラックや配線
パターンの断線を防止することができることを見出し
た。まず、エポキシ樹脂に平均粒径が20μｍ程度のシリ
カからなるフィラーをその充填割合を変えて製造したと
きのクラックの発生割合を調べ、その結果を図１（ａ）
に示す。この図はフィラーの充填率をそれぞれ変え、各
種類の 200個ずつ製造し、クラックの発生率を調べた図
である。図１（ａ）から明らかなように、フィラーの充
填割合が80重量％以上になると、パッケージのクラック
不良が急激に低下する。すなわち、80重量％以上含有さ
せることにより、パッケージの機械的強度、熱的強度が
大幅に向上する。一方、フィラーの充填割合が余り多す
ぎると、粘度が大きくなり、パッケージング用材料でモ
ールドする際に金型内への充填が困難で多くの時間を要
したり、ボイドなどが発生し易いため、93重量％以下程
度が好ましい。
【００１３】また、角部のない球状にしたフィラーは従
来使用されているが、微細化された半導体チップのパッ
ケージング用材料に混入するフィラーは、その粒が大き
いと前述のように、チップのパッシベーション膜にクラ
ックを生ぜしめたり、配線の断線をひき起している。本
発明者は鋭意検討を重ねた結果、フィラー周囲の角部を
除去するだけでは不充分で、その平均粒径を30μｍ以下
にすることにより、図１（ｂ）に示すように、殆どクラ
ックの発生を防止することができること見出したもので
ある。このフィラーは、すべての粉末が球状または端部
がアール状とされることが好ましいが、通常は10重量％
以下程度は針状のものを混入するのが普通で、少なくと
も90重量％以上が平均粒径30μｍ以下の球状体、または
端部がアール状のものであればクラック防止の効果が現
われる。
来使用されているが、微細化された半導体チップのパッ
ケージング用材料に混入するフィラーは、その粒が大き
いと前述のように、チップのパッシベーション膜にクラ
ックを生ぜしめたり、配線の断線をひき起している。本
発明者は鋭意検討を重ねた結果、フィラー周囲の角部を
除去するだけでは不充分で、その平均粒径を30μｍ以下
にすることにより、図１（ｂ）に示すように、殆どクラ
ックの発生を防止することができること見出したもので
ある。このフィラーは、すべての粉末が球状または端部
がアール状とされることが好ましいが、通常は10重量％
以下程度は針状のものを混入するのが普通で、少なくと
も90重量％以上が平均粒径30μｍ以下の球状体、または
端部がアール状のものであればクラック防止の効果が現
われる。
【００１４】本発明のパッケージング用材料として用い
られる樹脂は、エポキシ樹脂などの熱硬化性樹脂が好ま
しい。
られる樹脂は、エポキシ樹脂などの熱硬化性樹脂が好ま
しい。
【００１５】さらに本発明のパッケージング用材料とし
て、樹脂に混入するフィラーの材料としては、疎水性、
強度、樹脂との接着性の点で優れたものがよく、シリ
カ、アルミナなどが好ましい。なかんずく、シリカはコ
ストに優れているため好ましい。
て、樹脂に混入するフィラーの材料としては、疎水性、
強度、樹脂との接着性の点で優れたものがよく、シリ
カ、アルミナなどが好ましい。なかんずく、シリカはコ
ストに優れているため好ましい。
【００１６】つぎに本発明のパッケージング材料を用い
た半導体装置の製法について説明する。まず、図２に示
すように、パンチングまたはエッチングにより形成され
たリードフレーム４のアイランド部分に半導体チップ５
をダイボンディングし、さらに各リード２の内端部と金
線６でワイヤボンディングなどの電気的接続をする。つ
ぎに、半導体チップ５を保護するため、パッケージング
用材料で半導体チップなどを封止し、そののちリードフ
レーム４のタイバーやその他各リード２の連結部分を切
断し各リード２を電気的に分離してパッケージ１を有す
る図３の半導体装置をうる。
た半導体装置の製法について説明する。まず、図２に示
すように、パンチングまたはエッチングにより形成され
たリードフレーム４のアイランド部分に半導体チップ５
をダイボンディングし、さらに各リード２の内端部と金
線６でワイヤボンディングなどの電気的接続をする。つ
ぎに、半導体チップ５を保護するため、パッケージング
用材料で半導体チップなどを封止し、そののちリードフ
レーム４のタイバーやその他各リード２の連結部分を切
断し各リード２を電気的に分離してパッケージ１を有す
る図３の半導体装置をうる。
【００１７】なお、以上説明した製法例ではＱＦＰ（ク
ワッドフラットパッケージ）の例で説明したが、ＱＦＰ
に限らずＳＯＰ（スモール アウトライン パッケー
ジ）などの他のパッケージのばあいでも同様に適用でき
ることは言うまでもない。また、半導体チップの封止に
限定されるものではなく、抵抗チップ、コンデンサチッ
プなど他の電子部品のチップについても同様に本発明の
パッケージング用材料で封止することにより、微細パタ
ーンに影響を及ぼすことがない。
ワッドフラットパッケージ）の例で説明したが、ＱＦＰ
に限らずＳＯＰ（スモール アウトライン パッケー
ジ）などの他のパッケージのばあいでも同様に適用でき
ることは言うまでもない。また、半導体チップの封止に
限定されるものではなく、抵抗チップ、コンデンサチッ
プなど他の電子部品のチップについても同様に本発明の
パッケージング用材料で封止することにより、微細パタ
ーンに影響を及ぼすことがない。
【００１８】つぎに具体的な実施例について説明する。
【００１９】エポキシ樹脂にシリカからなるフィラーを
90重量％含有させ、その全フィラーの90重量％以上は球
状フィラーからなり、フィラーの平均粒径が20μｍであ
るパッケージング用材料で 200個の半導体装置を製造し
た。パッケージとしては、一般に用いられるＱＦＰ用リ
ードフレームを用いた。そののち 150℃の高温状態（30
分間）と−55℃の低温状態（30分間）を交互に1000サイ
クル繰り返すという過酷な条件でライフテストを行っ
た。その結果、パッシベーション膜およびパッケージの
クラックの発生率はそれぞれ１％以下と大幅に減少し
た。
90重量％含有させ、その全フィラーの90重量％以上は球
状フィラーからなり、フィラーの平均粒径が20μｍであ
るパッケージング用材料で 200個の半導体装置を製造し
た。パッケージとしては、一般に用いられるＱＦＰ用リ
ードフレームを用いた。そののち 150℃の高温状態（30
分間）と−55℃の低温状態（30分間）を交互に1000サイ
クル繰り返すという過酷な条件でライフテストを行っ
た。その結果、パッシベーション膜およびパッケージの
クラックの発生率はそれぞれ１％以下と大幅に減少し
た。
【００２０】また、従来のパッケージング用材料を使用
したばあい、パッシベーション膜上にポリイミドなどの
コート剤を付着させていたが、本発明によれば、コート
剤がなくてもパッシベーション膜のクラックは生じなか
った。
したばあい、パッシベーション膜上にポリイミドなどの
コート剤を付着させていたが、本発明によれば、コート
剤がなくてもパッシベーション膜のクラックは生じなか
った。
【００２１】
【発明の効果】以上説明したように本発明によれば、電
子部品のパッケージング用材料として平均粒径が30μｍ
以下の小さな、球状や端部がアール状のフィラーを含有
した樹脂を採用しているため、樹脂の硬化に伴い発生す
る局所的な内部応力を低減し、その結果パッシベーショ
ン膜におけるクラックや電子部品のチップの配線パター
ンの断線などが発生せず、信頼性の高い電子部品がえら
れる。
子部品のパッケージング用材料として平均粒径が30μｍ
以下の小さな、球状や端部がアール状のフィラーを含有
した樹脂を採用しているため、樹脂の硬化に伴い発生す
る局所的な内部応力を低減し、その結果パッシベーショ
ン膜におけるクラックや電子部品のチップの配線パター
ンの断線などが発生せず、信頼性の高い電子部品がえら
れる。
【００２２】また、製品の歩留りや信頼性を向上させる
ことができ、コストダウンにも寄与すると共に、電子部
品の小型化、ひいては電子機器の小型化に寄与する。
ことができ、コストダウンにも寄与すると共に、電子部
品の小型化、ひいては電子機器の小型化に寄与する。
【図１】（ａ）はフィラーの充填割合とパッケージのク
ラック発生率の関係を表わすグラフ、（ｂ）はフィラー
の平均粒径とパッシベーション膜のクラックの発生率と
の関係を表すグラフである。
ラック発生率の関係を表わすグラフ、（ｂ）はフィラー
の平均粒径とパッシベーション膜のクラックの発生率と
の関係を表すグラフである。
【図２】本発明のパッケージング用材料を使用した半導
体装置の製造工程を示す平面説明図である。
体装置の製造工程を示す平面説明図である。
【図３】本発明のパッケージング用材料が適用されたＱ
ＦＰの半導体装置を示す斜視説明図である。
ＦＰの半導体装置を示す斜視説明図である。
１ パッケージ ２ リード ４ リードフレーム ５ 半導体チップ
Claims (1)
- 【請求項１】 樹脂にパッケージング用材料の80〜93重
量％の充填剤が含有されており、該充填剤は球状または
端部がアール状で、かつ、平均粒径が30μｍ以下の材料
である電子部品のパッケージング用材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219952A JPH0774290A (ja) | 1993-09-03 | 1993-09-03 | 電子部品のパッケージング用材料 |
| US08/782,447 US5698904A (en) | 1993-09-03 | 1997-01-13 | Packaging material for electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219952A JPH0774290A (ja) | 1993-09-03 | 1993-09-03 | 電子部品のパッケージング用材料 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774290A true JPH0774290A (ja) | 1995-03-17 |
Family
ID=16743617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5219952A Pending JPH0774290A (ja) | 1993-09-03 | 1993-09-03 | 電子部品のパッケージング用材料 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5698904A (ja) |
| JP (1) | JPH0774290A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990036775A (ko) * | 1997-10-03 | 1999-05-25 | 이사오 우치가사키 | 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치 |
| JPWO2006100768A1 (ja) * | 2005-03-23 | 2008-08-28 | 富士通株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759875A (en) * | 1996-10-04 | 1998-06-02 | Micron Technology, Inc. | Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use |
| KR100235308B1 (ko) * | 1997-06-30 | 1999-12-15 | 윤종용 | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 |
| TW533758B (en) * | 2000-07-31 | 2003-05-21 | Ngk Spark Plug Co | Printed wiring substrate and method for manufacturing the same |
| US7192997B2 (en) * | 2001-02-07 | 2007-03-20 | International Business Machines Corporation | Encapsulant composition and electronic package utilizing same |
| US6432753B1 (en) * | 2001-04-23 | 2002-08-13 | Texas Instruments Incorporated | Method of minimizing package-shift effects in integrated circuits by using a thick metallic overcoat |
| CN102971354A (zh) | 2010-05-05 | 2013-03-13 | 泰科电子服务有限责任公司 | 用于电子部件的灌封 |
| TW201208008A (en) * | 2010-08-05 | 2012-02-16 | Advanced Semiconductor Eng | Semiconductor package |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411355A (en) * | 1987-07-06 | 1989-01-13 | Hitachi Ltd | Resin sealed semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129159A (ja) * | 1984-07-19 | 1986-02-10 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6132446A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | 半導体装置 |
| US4931852A (en) * | 1986-06-13 | 1990-06-05 | Advanced Micro Devices, Inc. | High thermal conductivity/low alpha emission molding compound containing high purity semiconductor filler and integrated circuit package |
| JPS6473650A (en) * | 1987-09-14 | 1989-03-17 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH02306702A (ja) * | 1989-02-21 | 1990-12-20 | Mitsubishi Electric Corp | フエリ磁性体薄膜フイルタ |
| JPH0724270B2 (ja) * | 1989-12-14 | 1995-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2918328B2 (ja) * | 1990-11-26 | 1999-07-12 | 株式会社デンソー | 樹脂の選定方法及びこの選定方法により選定された樹脂を有する樹脂封止型半導体装置 |
| US5334674A (en) * | 1991-06-19 | 1994-08-02 | Dai-Ichi Kogyo Seiyaku Co., Ltd. | Polyhydroxy aromatic compounds, epoxy resins derived therefrom and epoxy resin compositions |
-
1993
- 1993-09-03 JP JP5219952A patent/JPH0774290A/ja active Pending
-
1997
- 1997-01-13 US US08/782,447 patent/US5698904A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411355A (en) * | 1987-07-06 | 1989-01-13 | Hitachi Ltd | Resin sealed semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990036775A (ko) * | 1997-10-03 | 1999-05-25 | 이사오 우치가사키 | 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치 |
| JPWO2006100768A1 (ja) * | 2005-03-23 | 2008-08-28 | 富士通株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5698904A (en) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885093B2 (en) | Stacked die semiconductor device | |
| US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
| US7365420B2 (en) | Semiconductor packages and methods for making and using same | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US20050110168A1 (en) | Low coefficient of thermal expansion (CTE) semiconductor packaging materials | |
| US6277670B1 (en) | Semiconductor chip package and fabrication method thereof | |
| JPH0774290A (ja) | 電子部品のパッケージング用材料 | |
| US6339253B1 (en) | Semiconductor package | |
| US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| WO2004030075A1 (ja) | 半導体装置の製造方法 | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| WO2003061003A1 (en) | Reverse wire bonding techniques | |
| KR100230921B1 (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 | |
| US20080088037A1 (en) | Semiconductor package and method for manufacturing the same | |
| JPH0936167A (ja) | 半導体装置 | |
| JP2518575B2 (ja) | 半導体チップ封止方法 | |
| KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
| KR100462373B1 (ko) | 칩스케일 패키지 및 그 제조방법 | |
| KR20070016399A (ko) | 글래스 기판을 사용하는 칩 온 글래스 패키지 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
| KR100230922B1 (ko) | CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법 | |
| KR19980066204A (ko) | 칩 싸이즈 반도체 패키지 및 그 제조 방법 | |
| KR20080044519A (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
| KR20020049821A (ko) | 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 |