JPS6129159A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6129159A
JPS6129159A JP15150284A JP15150284A JPS6129159A JP S6129159 A JPS6129159 A JP S6129159A JP 15150284 A JP15150284 A JP 15150284A JP 15150284 A JP15150284 A JP 15150284A JP S6129159 A JPS6129159 A JP S6129159A
Authority
JP
Japan
Prior art keywords
resin
filler
shape
active region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15150284A
Other languages
English (en)
Inventor
Hirobumi Ikeo
池尾 寛文
Hirotsugu Harada
原田 昿嗣
Takahiko Iida
隆彦 飯田
Tsuneo Hashizume
橋詰 恒雄
Jiro Fukushima
二郎 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15150284A priority Critical patent/JPS6129159A/ja
Publication of JPS6129159A publication Critical patent/JPS6129159A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体装置に関し、特にその樹脂モールド
された半導体用プラスチックパッケージにおいて、半導
体素子活性領域におけるミクロストレスを低減させるた
めになされた、樹脂に充填されるフィラー形状に関する
ものである。
〔従来技術〕
一般に、樹脂モールド半導体プラスチックパッケージは
、その中に埋め込まれている半導体素子を外的環境から
保護することを最大の目的としている。またこの他に、
半導体素子性能向上のために、通常、樹脂の中には天然
石英もしくは熔融石英からなるフィラーが重量パーセン
トで50〜80%含有されている。これは主として半導
体素子にかかるストレスを低減するために、該樹脂モー
ルドパッケージ部の熱膨張係数を半導体素子のそれにで
きるだけ合わせること、さらに半導体素子から発熱する
熱を有効に外部に伝達することを目的として含有させる
ものである。
第1図は従来の技術における半導体樹脂モールドパッケ
ージの断面図を示し、図において、1は半導体素子を固
定化し、外部との電気接続をする目的で設けられた金属
製リードフレーム、2は半導体素子、3は半導体素子2
とリードフレーム1との電気接続をするためのワイヤー
、4ばモールド樹脂、5はフィラーである。
この図のように、モールド樹脂4中に充填されるフィラ
ー、5は多角形の形状をしているのが普通であり、小は
5μm前後から、大は数百μmまでのバラツキを生じて
おり、上述のように半導体素子性能向上を目的として樹
脂重量に対し50〜80重量パーセントが含有されてい
る。そして図に示したように、マクロ的にはほぼ均一に
フィラーが分布し、信頼性ある半導体素子が製造されて
きた。
以上述べたようなフィラー形状を用いた従来の半導体装
置は、半導体素子の大きさも小さく、配線パターンも3
μm以上の比較的集積度の高くない場合には、信頼性も
高く何ら問題はなかった。
ところで、近年半導体素子は高集積化に向い、VLS 
Iが中心を占めるに至り、半導体素子のチップサイズも
非常に大きく、5ミリ角を越え、配線パターンも3μm
をきるようになっている。従って半導体素子内の各種機
能サイズが非常に小さくなり、これまで活性領域に加わ
っていたのと同じストレスが、このようなサイズの小さ
な素子内の活性領域に及ぶと、電気特性に対し致命的な
不良を引き起こすようになった。
、これは、第2図(第1図の一点鎖線で囲んだP部)に
示すように、角をもった多角形のフィラー5が使用され
ているためである。即ちフィラー5の角が、ミクロ的に
見ればチップ2の活性領域6に接し、動作時の発熱5周
囲環境の温度変化により、該活性領域6に図中入方向の
大きなストレスを与えることになるからである。
〔発明の概要〕
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、樹脂モールドされた半導体用プ
ラスチックパッケージにおいて、その樹脂中に充填され
るフィラーの形状を球状にすることにより、素子の活性
領域に与えるミクロストレスを低減することのできる半
導体装置を提供することを目的としている。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第3
図は本発明の一実施例による半導体装置の要部断面図を
示し、図において、2はチップ、6はその活性領域、7
はこの実施例で用いられる数μから数百μの球状のフィ
ラーを示す。
このような球状のフィラーを用いた場合の具体的効果を
示すと、該球状フィラーをエポキシ樹脂       
1に70重量パーセント含有させ、64にスタティック
RAMに適用したところ、従来高温保存、ヒートサイク
ルの信頼性試験において発生していた電気的不良が激減
した。
これは従来のフィラーの形状における角をなくし球形に
することにより、樹脂全体の収縮、膨張が均一になると
ともに、ミクロな領域においてもエツジストレスがなく
なり、活性領域に与えるストレスが減少したためである
〔発明の効果〕
以上のように、この発明によれば、樹脂モールドされた
半導体用プラスチックパンケージにおいて、樹脂に充填
されるフィラー形状を、角のない球状にしたので、半導
体素子の活性領域に与えるミクロストレスを大きく減少
させることができ、電気的特性の良好な半導体装置が得
られる効果がある。またこの発明は、今後のVLSIに
おけるすべてのプラスチックモールドの半導体装置に対
して適用でき、その実用的価値は非常に大きいものであ
る。
【図面の簡単な説明】
第1図は従来の樹脂モールド半導体プラスチックパッケ
ージの断面図、第2図は第1図の一部拡大図、第3図は
本発明の一実施例に用いられた球状フィラーを有する半
導体装置の断面拡大図である。 l・・・リードフレーム、2・・・半導体素子、4・・
・モールド樹脂、5・・・フィラー。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)樹脂モールドされた半導体用プラスチックパッケ
    ージを有する半導体装置において、上記樹脂に充填され
    るフィラーの形状を球状にしたことを特徴とする半導体
    装置。
JP15150284A 1984-07-19 1984-07-19 半導体装置 Pending JPS6129159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15150284A JPS6129159A (ja) 1984-07-19 1984-07-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15150284A JPS6129159A (ja) 1984-07-19 1984-07-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6129159A true JPS6129159A (ja) 1986-02-10

Family

ID=15519909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15150284A Pending JPS6129159A (ja) 1984-07-19 1984-07-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6129159A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2735283A1 (fr) * 1995-06-09 1996-12-13 Solaic Sa Module a circuit integre
US5698904A (en) * 1993-09-03 1997-12-16 Rohm Co., Ltd. Packaging material for electronic components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698904A (en) * 1993-09-03 1997-12-16 Rohm Co., Ltd. Packaging material for electronic components
FR2735283A1 (fr) * 1995-06-09 1996-12-13 Solaic Sa Module a circuit integre

Similar Documents

Publication Publication Date Title
EP0862211B1 (en) Semiconductor apparatus and method for fabricating the same
JP2602076B2 (ja) 半導体装置用リードフレーム
US4047045A (en) Optical coupler
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
KR100242393B1 (ko) 반도체 패키지 및 제조방법
EP0384482B1 (en) Composite semiconductor device
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
JPS6129159A (ja) 半導体装置
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JPS6211499B2 (ja)
KR980012351A (ko) 저가 수지 몰드 반도체 장치
KR100475340B1 (ko) 리드온칩패키지
JPS63249358A (ja) 樹脂封止型半導体装置
JPS59136953A (ja) 複合素子
JP2744740B2 (ja) 半導体装置
JPH05243478A (ja) 樹脂封止形半導体装置用リードフレーム
JPS5949695B2 (ja) ガラス封止半導体装置の製法
KR940008336B1 (ko) 반도체 패키지
JPS63104455A (ja) 封止樹脂充填用フイラ−及びその製造方法
JPS5988854A (ja) 半導体装置
JPH04199647A (ja) Tab用フィルムキャリア
JPH083008Y2 (ja) バイポーラ集積回路装置
JPS6354759A (ja) 電子装置
JPH02227485A (ja) 半導体封止材料
JPS58151050A (ja) レジン封止集積回路装置の製造方法