JPWO2006100768A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2006100768A1
JPWO2006100768A1 JP2007509121A JP2007509121A JPWO2006100768A1 JP WO2006100768 A1 JPWO2006100768 A1 JP WO2006100768A1 JP 2007509121 A JP2007509121 A JP 2007509121A JP 2007509121 A JP2007509121 A JP 2007509121A JP WO2006100768 A1 JPWO2006100768 A1 JP WO2006100768A1
Authority
JP
Japan
Prior art keywords
film
semiconductor device
sealing resin
integrated circuit
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007509121A
Other languages
English (en)
Inventor
菊池　秀明
秀明 菊池
永井　孝一
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006100768A1 publication Critical patent/JPWO2006100768A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

ダイパッド（４）上にＩＣチップ（５）が搭載され、ＩＣチップ（５）に設けられた電極と外部端子であるリード（８）とがボンディングワイヤ（６）により接続されている。そして、ＩＣチップ（５）及びボンディングワイヤ（６）等が封止樹脂７により封止されて、ＴＳＯＰ構造のパッケージが構築されている。更に、封止樹脂（７）及びリード（８）が、耐水膜としてのアルミナ膜（１１）により覆われている。アルミナ膜（１１）の厚さは、１００ｎｍ〜２００ｎｍ程度である。

Description

本発明は、圧電素子に好適な半導体装置及びその製造方法に関する。
リードフレームを有する半導体装置のパッケージ構造として、ＱＦＰ（Quad Flat Package）、ＳＯＰ（Small Outline Package）及びＴＳＯＰ（Thin Small Outline Package）等が挙げられる。近年、携帯機器等に用いられるＩＣパッケージを中心にして、小型化及び薄型化が進められており、ＱＦＰ及びＳＯＰ等のパッケージから薄膜パッケージであるＴＳＯＰへの移行の要求が高まってきている。図９は、従来のＳＯＰ構造の半導体装置を示す一部破断図であり、図１０は、従来のＴＳＯＰ構造の半導体装置を示す一部破断図である。
図９及び図１０に示すように、従来のＳＯＰ構造の半導体装置及びＴＳＯＰ構造の半導体装置では、ダイパッド１０４上に集積回路チップ（ＩＣチップ）１０５が搭載され、ＩＣチップ１０５に設けられた電極と外部端子であるリード１０８とがボンディングワイヤ１０６により接続されている。そして、ＩＣチップ１０５及びボンディングワイヤ１０６等が封止樹脂１０７により封止されている。
そして、図６に示すように、上述のように構成された従来のＴＳＯＰ構造の半導体装置１０３は、Ｃｕパッド１０２が設けられたプリント配線基板１０１に実装される。ＳＯＰ構造の半導体装置も同様に実装される。
このように構成された従来の半導体装置では、パッケージ化により外部からの水分等の侵入を防止している。
しかしながら、半導体装置の薄型化に伴って、誤動作及び特性の低下が増加する傾向にある。
特開平１０−３２６９９２号公報 特開２００２−３５９２５７号公報
本発明の目的は、誤動作及び特性の低下を抑制することができる半導体装置及びその製造方法を提供することにある。
本願発明者は、上述の不具合の原因を追求したところ、以下のような現象を見付け出した。
ＴＳＯＰ構造は薄型であるため、封止樹脂１０７としては、粘度が低い樹脂が用いられている。一般に、粘度が低い樹脂のフィラー含有量は低めであり、このような樹脂の吸湿性は高い。このため、特にＴＳＯＰ構造の半導体装置１０３では、図７に示すように、封止樹脂１０７に水分が侵入することがある。封止樹脂１０７に水分が侵入すると、封止樹脂１０７自体が膨張したり、変形したりする。この結果、図８に示すように、ＩＣチップ１０５は圧縮応力が作用する。そして、ＩＣチップ１０５内に強誘電体メモリを構成する強誘電体キャパシタ等の圧電素子が含まれている場合には、この圧電素子に圧縮応力が作用して、誤動作が生じることがある。例えば、強誘電体メモリのデータ保持機能が失われたり、データ読み出しができなくなったりする。
また、ＴＳＯＰ構造では、リード１０８の長さが、ＳＯＰ構造のものよりも短い。このため、リード１０８の端部とＩＣチップ１０５との距離が短くなり、図７に示すように、大気中の水分がリード１０８を介してＩＣチップ１０５まで到達することもある。この結果、ＩＣチップ１０５内に強誘電体メモリが含まれている場合には、水分中の水素による還元等を原因として、強誘電体キャパシタの特性が低下してしまう。
更に、吸湿等のために封止樹脂１０７にピンホール又はクラック等が生じると、紫外線の透過量が増加して、紫外線の影響により強誘電体キャパシタ等の半導体素子の特性が低下することもある。このような紫外線透過に伴う特性の低下は、ＴＳＯＰ構造のように封止樹脂１０７の厚さが薄い場合にも生じることがある。
本願発明者は、このような問題点に着目して、以下に示す発明の諸態様に想到した。
本発明に係る半導体装置には、集積回路チップと、前記集積回路チップを封止する封止樹脂と、が設けられている。更に、前記封止樹脂の表面の少なくとも一部を覆い、前記封止樹脂中への水分の侵入を防止する絶縁耐水膜が設けられている。
本発明に係る半導体装置の製造方法では、リードフレームのダイパッド上に集積回路チップを固定した後、前記集積回路チップを封止樹脂により封止する。そして、前記封止樹脂の表面の少なくとも一部を覆い、前記封止樹脂中への水分の侵入を防止する絶縁耐水膜を形成する。
図１は、本発明の第１の実施形態に係る半導体装置を示す断面図である。 図２は、本発明の第２の実施形態に係る半導体装置を示す断面図である。 図３は、本発明の第３の実施形態に係る半導体装置を示す断面図である。 図４は、本発明の第４の実施形態に係る半導体装置を示す断面図である。 図５は、本発明の第５の実施形態に係る半導体装置を示す断面図である。 図６は、従来の半導体装置を示す断面図である。 図７は、封止樹脂１０７への水分の侵入を示す断面図である。 図８は、ＩＣチップ１０５への水分の侵入を示す断面図である。 図９は、従来のＳＯＰ構造の半導体装置を示す一部破断図である。 図１０は、従来のＴＳＯＰ構造の半導体装置を示す一部破断図である。 図１１Ａは、積み重ね型（２チップ）のスタックＭＣＰの例を示す断面図である。 図１１Ｂは、積み重ね型（３チップ）のスタックＭＣＰの例を示す断面図である。 図１１Ｃは、積み重ね型（２チップ）のスタックＭＣＰの他の例を示す断面図である。 図１１Ｄは、積み重ね型（３チップ）のスタックＭＣＰの他の例を示す断面図である。 図１２Ａは、両面型（２チップ）のＦＢＧＡの例を示す断面図である。 図１２Ｂは、両面型（３チップ）のＦＢＧＡの例を示す断面図である。 図１２Ｃは、両面型（３チップ）のＦＢＧＡの他の例を示す断面図である。 図１３Ａは、横置き型（２チップ）のプレーンＭＣＰの例を示す断面図である。 図１３Ｂは、横置き型（３チップ）のプレーンＭＣＰの例を示す断面図である。 図１４は、３次元パッケージモジュールの例を示す断面図である。 図１５は、種々のパッケージを示す図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置を示す断面図である。
第１の実施形態では、ダイパッド４上に集積回路チップ（ＩＣチップ）５が搭載され、ＩＣチップ５に設けられた電極と外部端子であるリード８とがボンディングワイヤ６により接続されている。そして、ＩＣチップ５及びボンディングワイヤ６等が封止樹脂７により封止されて、ＴＳＯＰ構造のパッケージが構築されている。更に、本実施形態では、封止樹脂７及びリード８が、耐水膜としてのアルミナ膜１１により覆われている。アルミナ膜１１の厚さは２０ｎｍ以上とし、好ましくは１００ｎｍ〜２００ｎｍ程度とする。アルミナ膜１１が厚いほど水分及び水素に対するブロック効果が高く、その厚さが２０ｎｍ未満であると、このブロック効果が不十分となる虞がある。
そして、このように構成された半導体装置３ａは、Ｃｕパッド２が設けられたプリント配線基板１に実装される。但し、リード８の全面がアルミナ膜１１に覆われている場合には、Ｃｕパッド２に接する部分のアルミナ膜１１は除去しておく必要がある。
このような第１の実施形態によれば、アルミナ膜１１に封止樹脂７が覆われているため、封止樹脂７として吸湿性が高いものが用いられている場合でも、水分の侵入を防止することができる。このため、吸湿に伴う変形及び圧縮応力の作用が防止される。従って、ＩＣチップ５に圧電素子が含まれている場合であっても、応力の作用を起因とする誤動作を抑制することができる。また、リード８の大部分がアルミナ膜１１に覆われ、更に、リード８と封止樹脂７との界面近傍もアルミナ膜１１に覆われているため、リード８を介してのＩＣチップ５への水分の侵入も防止することができる。このため、ＩＣチップ５内に強誘電体メモリが含まれている場合であっても、強誘電体キャパシタの特性の劣化を抑制することができる。
なお、ＩＣチップ５に強誘電体メモリが備えられている場合には、第１の実施形態のようなＴＳＯＰ型構造のパッケージに用いる封止樹脂７として、フィラー含有量が８０体積％以上のものを用いることが好ましい。また、ＳＯＰ型のパッケージに用いる場合には、封止樹脂のフィラー含有量は９０体積％以上とすることが好ましい。このように、パッケージの構造に応じて好ましいフィラー含有量が相違するのは、ＴＳＯＰ型構造の方が、封止樹脂の厚さが薄いため、より低い吸湿性が要求されるからである。
また、パッケージ構造の種類に拘わらず、フィラーとしては球状のものを用いることが好ましい。これは、球状フィラーを用いた場合には、封止樹脂の表面が比較的良好な平滑性を具えるため、耐水膜のカバレッジが高くなるからである。
ここで、第１の実施形態に係る半導体装置の製造方法について説明する。先ず、リードフレームのダイパッド４上に銀ペーストを塗布した後、この上にＩＣチップ５を搭載する。次に、銀ペーストのキュアを、例えば１５５℃で２時間行う。次いで、ボンディングワイヤ６のボンディングを、例えば２４０℃以下で１０秒間行う。その後、封止樹脂７の流し込みを、例えば１７５℃で６０秒間行う。続いて、封止樹脂７のキュアを、例えば１７０℃で４時間行う。そして、リードフレームに対してめっき処理を行う。その後、耐水膜としてアルミナ膜１１を形成し、封止樹脂７の上面に型番等の捺印を行い、リードフレームの切断及び曲げを行う。
なお、アルミナ膜１１の形成は、封止樹脂７が完全に乾燥した後に行うことが好ましい。これは、封止樹脂７中に水分が残存していると、その後のリフロー（プリント配線基板１への実装）時等の昇温により、内部の水分が拡散しやすくなり、ＩＣチップ５中の素子、例えば強誘電体キャパシタの特性が劣化してしまうからである。また、同様の理由により、アルミナ膜１１の形成は、封止樹脂７のキュアが終了してから４時間以内に行うことが好ましい。即ち、大気雰囲気には水蒸気が含まれているため、４時間を超えて放置されると、封止樹脂７中に水分が吸収される虞があるのである。この場合でも、アルミナ膜１１等の耐水膜の形成は、めっき処理後に行うことが好ましい。
また、水分の侵入を防止する耐水膜としては、アルミナ膜１１の他に、Ｔｉ酸化物膜等の金属酸化物膜、Ｓｉ窒化物膜、Ａｌ窒化物膜、Ｂ窒化物膜、ＴｉＡｌＮ膜等の金属窒化物膜、Ｓｉ炭化物膜等の炭化物膜、ダイアモンドライクカーボン膜等の炭素膜等を用いてもよい。
また、これらの耐水膜の形成方法としては、例えば、スパッタ法及びＣＶＤ法等が挙げられる。但し、ＩＣチップ５内に強誘電体キャパシタが備えられている場合には、熱による劣化を回避するために耐水膜の形成温度は２４０℃以下とすることが好ましい。同様の理由により、ボンディングワイヤ６のボンディング温度も２４０℃以下とすることが好ましい。また、スパッタ法で耐水膜を形成する場合には、ＩＣチップ５及び封止樹脂７等を回転（自転）させることにより、全体に一様の厚さの膜を形成することができる。更に、形成方法の種類に拘わらず、半導体装置３ａの一部のみに耐水膜を形成する場合には、形成が不要な箇所を予め覆っておくことにより、必要な箇所のみに耐水膜を形成することができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図２は、本発明の第２の実施形態に係る半導体装置を示す断面図である。
第２の実施形態では、アルミナ膜１１が封止樹脂７の上面及び下面のみを覆っている。但し、本実施形態では、封止樹脂７の側面及びリード８を覆う撥水性樹脂膜１２が耐水膜として形成されている。但し、このように構成された半導体装置３ｂをプリント配線基板１に実装する際には、第１の実施形態と同様に、Ｃｕパッド２と接する部分の撥水性樹脂膜１２を除去しておく必要がある。
このような第２の実施形態では、リード８を介してのＩＣチップ５への水分の侵入が撥水性樹脂膜１２により防止される。このため、第１の実施形態と同様の効果が得られる。
なお、撥水性樹脂膜１２としては、例えばフッ素系樹脂膜、シリコーン系樹脂膜等を用いることができる。また、撥水性樹脂膜１２は、例えばスプレーを用いた噴射により形成してもよく、ラミネートのように貼り付けるようにして形成してもよい。スプレーを用いた噴射を行う場合には、第１の実施形態と同様に、半導体装置３ｂの一部のみに耐水膜を形成する場合には、形成が不要な箇所を予め覆っておくことにより、必要な箇所のみに撥水性樹脂膜１２を形成することができる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図３は、本発明の第３の実施形態に係る半導体装置を示す断面図である。
第３の実施形態では、アルミナ膜１１が封止樹脂７のみを覆っている。このような第３の実施形態に係る半導体装置３ｃによれば、リード８を介しての水分の侵入に対する耐性が第１の実施形態よりも低くなるが、封止樹脂７の吸湿を原因とする誤動作を防止することができる。なお、アルミナ膜１１の代わりに、撥水性樹脂膜等の他の種類の耐水膜が形成されていてもよい。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図４は、本発明の第４の実施形態に係る半導体装置を示す断面図である。
第４の実施形態では、リード８を覆う撥水性樹脂膜１３がスプレー等により形成されている。このような第４の実施形態に係る半導体装置３ｄによれば、封止樹脂７の吸湿に対する耐性が第１の実施形態よりも低くなるが、リード８を介しての水分の侵入を原因とする特性の劣化を防止することができる。なお、発す異性樹脂膜１３の代わりに、アルミナ膜等の他の種類の耐水膜が形成されていてもよい。
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図５は、本発明の第５の実施形態に係る半導体装置を示す断面図である。
第５の実施形態では、第１の実施形態のようにアルミナ膜１１が形成され、更に、アルミナ膜１１を覆う撥水性樹脂膜１２が形成されている。このような第５の実施形態に係る半導体装置３ｅによれば、より一層高い耐水性を確保することができる。
なお、第１〜第５の実施形態では、封止樹脂７を覆う膜として耐水膜が形成されているが、更に、封止樹脂７の紫外線の入射を遮断する紫外線遮断膜が形成されていることが好ましい。紫外線遮断膜としては、紫外線を吸収する膜又は反射する膜のいずれを用いてもよい。紫外線を吸収する膜としては、エネルギギャップが３．１ｅＶ程度の材料からなる膜が好ましく、例えばＴｉ酸化物膜を用いることができる。
また、これらのパッケージの他に、リードフレームのないパッケージに本発明を適用してもよい。例えば、図１１Ａ〜図１１Ｄに示す積み重ね型のスタックＭＣＰ（Multi Chip Package）、図１２Ａ〜図１２Ｃに示す両面型のＦＢＧＡ（Fine
Pitch Ball Grid Array）、図１３Ａ〜図１３Ｂに示す横置き型のプレーンＭＣＰ、図１４に示す３次元パッケージモジュール等に本発明を適用してもよい。また、図１５に示すＤＩＰ（Dual Inline Package）、ＳＫＩＮＮＹ ＤＩＰ（Skinny Dual
Inline Package）、ＳＨＲＩＮＫ ＤＩＰ（Shrink Dual Inline Package）、ＺＩＰ（Zigzag Inline Package）、ＰＧＡ（Pin Grid Array）、ＳＯＰ（Small Outline L-Leaded Package）、ＳＯＪ（Small
Outline J-Leaded Package）、ＳＳＯＰ（Shrink Small Outline L-Leaded
Package）、ＴＳＯＰ（Thin Small Outline L-Leaded Package）、ＱＦＪ（Quad Flat J-Leaded Package）、ＱＦＰ（Quad Flat
L-Leaded Package）、ＴＱＦＰ／ＬＱＦＰ（Thin Quad Flat L-Leaded
Package / Low Profile Quad Flat L-Leaded Package）、ＢＧＡ／ＬＧＡ（Ball Grid Array / Fine Pitch Land Grid Array）、ＴＣＰ（Tape Carrier Package）、ＣＳＰ（Wafer Level Chip
Size Package）等に本発明を適用してもよい。
なお、特許文献１には、封止樹脂の周囲に電磁波ノイズを遮蔽することを目的として金属膜を形成することが開示されている。しかし、金属膜を封止樹脂の周囲に形成する場合には、リードフレームに金属膜が接しないように極めて慎重に形成しなければ短絡が生じてしまう。
また、特許文献２には、耐湿性向上のためにポリイミド膜及び金属膜によりゲート電極等を覆うことが開示されている。しかし、この技術をパッケージに応用して金属膜で封止樹脂を覆う場合には、特許文献１と同様の問題が生じる。
以上詳述したように、本発明によれば、比較的吸湿性が高い封止樹脂を用いた場合であっても、高い耐水性を確保することができる。このため、水分の侵入に伴う集積回路チップの誤動作及び特性の低下等を抑制することができる。

Claims (20)

  1. 集積回路チップと、
    前記集積回路チップを封止する封止樹脂と、
    前記封止樹脂の表面の少なくとも一部を覆い、前記封止樹脂中への水分の侵入を防止する絶縁耐水膜と、
    を有することを特徴とする半導体装置。
  2. 前記絶縁耐水膜として、金属酸化物膜及び金属窒化物膜からなる群から選択された少なくとも１種の膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁耐水膜として、撥水性樹脂膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記撥水性樹脂膜として、フッ素系樹脂膜及びシリコーン系樹脂膜からなる群から選択された少なくとも１種の膜が形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記集積回路チップは、強誘電体メモリを含むことを特徴とする請求項１に記載の半導体装置。
  6. 前記絶縁耐水膜は、前記封止樹脂の全面を覆っていることを特徴とする請求項１に記載の半導体装置。
  7. 前記絶縁耐水膜として、金属酸化物膜及び金属窒化物膜からなる群から選択された少なくとも１種の膜と、撥水性樹脂膜と、が積層して形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記集積回路チップから前記封止樹脂の外部まで延出するリードと、
    前記リードと前記封止樹脂との界面からの前記封止樹脂中への水分の侵入を防止する第２の絶縁耐水膜と、
    を有することを特徴とする請求項１に記載の半導体装置。
  9. 前記絶縁耐水膜と前記第２の絶縁耐水膜とは、互いに同一の材料から構成されていることを特徴とする請求項８に記載の半導体装置。
  10. パッケージ構造がＴＳＯＰ型となっており、
    前記封止樹脂は、８０体積％以上のフィラーを含有することを特徴とする請求項５に記載の半導体装置。
  11. パッケージ構造がＳＯＰ型となっており、
    前記封止樹脂は、９０体積％以上のフィラーを含有することを特徴とする請求項５に記載の半導体装置。
  12. 前記封止樹脂は、球状フィラーを含有することを特徴とする請求項１に記載の半導体装置。
  13. 前記封止樹脂への紫外線の入射を遮断する紫外線遮断膜を有することを特徴とする請求項１に記載の半導体装置。
  14. 集積回路チップと、
    前記集積回路チップを封止する封止樹脂と、
    前記集積回路チップから前記封止樹脂の外部まで延出するリードと、
    前記リードと前記封止樹脂との界面からの前記封止樹脂中への水分の侵入を防止する絶縁耐水膜と、
    を有することを特徴とする半導体装置。
  15. リードフレームのダイパッド上に集積回路チップを固定する工程と、
    前記集積回路チップを封止樹脂により封止する工程と、
    前記封止樹脂の表面の少なくとも一部を覆い、前記封止樹脂中への水分の侵入を防止する絶縁耐水膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  16. 前記絶縁耐水膜として、金属酸化物膜及び金属窒化物膜からなる群から選択された少なくとも１種の膜を形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記集積回路チップとして、強誘電体メモリを含むものを用いることを特徴とする請求項１５に記載の半導体装置の製造方法。
  18. 前記集積回路チップを固定する工程と前記封止樹脂により封止する工程との間に、２４０℃以下でボンディングワイヤのボンディングを行う工程を有することを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記絶縁耐水膜の成膜温度を２４０℃以下とすることを特徴とする請求項１７に記載の半導体装置の製造方法。
  20. 前記封止樹脂により封止する工程は、前記封止樹脂をキュアする工程を有し、
    前記絶縁耐水膜を形成する工程を前記封止樹脂をキュアする工程が終了してから４時間以内に開始することを特徴とする請求項１５に記載の半導体装置の製造方法。

JP2007509121A 2005-03-23 2005-03-23 半導体装置及びその製造方法 Pending JPWO2006100768A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/005263 WO2006100768A1 (ja) 2005-03-23 2005-03-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2006100768A1 true JPWO2006100768A1 (ja) 2008-08-28

Family

ID=37023465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509121A Pending JPWO2006100768A1 (ja) 2005-03-23 2005-03-23 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US20080017999A1 (ja)
JP (1) JPWO2006100768A1 (ja)
KR (1) KR101007900B1 (ja)
WO (1) WO2006100768A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5541618B2 (ja) * 2009-09-01 2014-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP5693515B2 (ja) 2012-01-10 2015-04-01 エイチズィーオー・インコーポレーテッド 内部耐水性被覆を備える電子デバイス
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
JP2015142109A (ja) * 2014-01-30 2015-08-03 アイシン精機株式会社 液体材料検査用センサモジュールとその製造方法
CN105849899B (zh) * 2014-02-25 2019-03-12 日立汽车系统株式会社 防水型电子设备以及其制造方法
JP2016001702A (ja) * 2014-06-12 2016-01-07 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
WO2016067930A1 (ja) * 2014-10-29 2016-05-06 日立オートモティブシステムズ株式会社 電子機器及び電子機器の製造方法
US9793106B2 (en) * 2014-11-06 2017-10-17 Texas Instruments Incorporated Reliability improvement of polymer-based capacitors by moisture barrier
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
DE102015223439A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Vorrichtung mit einer Umhüllmasse
JP2020053611A (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 半導体モジュール、および、半導体モジュールの製造方法
US11552006B2 (en) * 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
US20230378010A1 (en) * 2022-05-18 2023-11-23 Wolfspeed, Inc. Power semiconductor devices having moisture barriers

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199543A (ja) * 1982-05-17 1983-11-19 Toshiba Corp 半導体装置のパツケ−ジ
JPH03266455A (ja) * 1990-03-15 1991-11-27 Nec Corp 半導体メモリ装置
JPH04107957A (ja) * 1990-08-29 1992-04-09 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
JPH05218116A (ja) * 1992-01-30 1993-08-27 Sumitomo Bakelite Co Ltd 半導体搭載装置
JPH06268107A (ja) * 1991-10-04 1994-09-22 Texas Instr Inc <Ti> 半導体デバイスパッケージ
JPH0774290A (ja) * 1993-09-03 1995-03-17 Rohm Co Ltd 電子部品のパッケージング用材料
JPH0794640A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 樹脂封止型半導体装置の製法
JPH0834608A (ja) * 1994-07-25 1996-02-06 Denki Kagaku Kogyo Kk 球状シリカ粉末及びエポキシ樹脂組成物
JPH10116940A (ja) * 1996-10-09 1998-05-06 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH10270611A (ja) * 1997-01-22 1998-10-09 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
JP2000248153A (ja) * 1999-02-26 2000-09-12 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び強誘電体メモリー装置
JP2004342515A (ja) * 2003-05-16 2004-12-02 Casio Comput Co Ltd 封止構造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756670B1 (en) * 1988-08-26 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its manufacturing method
US5270967A (en) * 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
JPH06244316A (ja) * 1993-02-19 1994-09-02 Sony Corp 半導体装置、その製造方法及びその製造装置
JPH0864726A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd 樹脂封止型半導体装置
US5650361A (en) * 1995-11-21 1997-07-22 The Aerospace Corporation Low temperature photolytic deposition of aluminum nitride thin films
JPH09199641A (ja) * 1996-01-16 1997-07-31 Murata Mfg Co Ltd 電子部品
US6362675B1 (en) * 1999-07-12 2002-03-26 Ramtron International Corporation Nonvolatile octal latch and D-type register
JP4041660B2 (ja) * 2001-05-31 2008-01-30 ユーディナデバイス株式会社 半導体装置及びその製造方法
JP3678361B2 (ja) * 2001-06-08 2005-08-03 大日本印刷株式会社 ガスバリアフィルム
JP3865601B2 (ja) * 2001-06-12 2007-01-10 日東電工株式会社 電磁波抑制体シート
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
TWI283914B (en) * 2002-07-25 2007-07-11 Toppoly Optoelectronics Corp Passivation structure
JP3560161B1 (ja) * 2003-01-30 2004-09-02 日立化成工業株式会社 半導体封止用エポキシ樹脂組成物の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199543A (ja) * 1982-05-17 1983-11-19 Toshiba Corp 半導体装置のパツケ−ジ
JPH03266455A (ja) * 1990-03-15 1991-11-27 Nec Corp 半導体メモリ装置
JPH04107957A (ja) * 1990-08-29 1992-04-09 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
JPH06268107A (ja) * 1991-10-04 1994-09-22 Texas Instr Inc <Ti> 半導体デバイスパッケージ
JPH05218116A (ja) * 1992-01-30 1993-08-27 Sumitomo Bakelite Co Ltd 半導体搭載装置
JPH0774290A (ja) * 1993-09-03 1995-03-17 Rohm Co Ltd 電子部品のパッケージング用材料
JPH0794640A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 樹脂封止型半導体装置の製法
JPH0834608A (ja) * 1994-07-25 1996-02-06 Denki Kagaku Kogyo Kk 球状シリカ粉末及びエポキシ樹脂組成物
JPH10116940A (ja) * 1996-10-09 1998-05-06 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH10270611A (ja) * 1997-01-22 1998-10-09 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
JP2000248153A (ja) * 1999-02-26 2000-09-12 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び強誘電体メモリー装置
JP2004342515A (ja) * 2003-05-16 2004-12-02 Casio Comput Co Ltd 封止構造

Also Published As

Publication number Publication date
WO2006100768A1 (ja) 2006-09-28
US20100203682A1 (en) 2010-08-12
US20080017999A1 (en) 2008-01-24
KR101007900B1 (ko) 2011-01-14
KR20070100805A (ko) 2007-10-11

Similar Documents

Publication Publication Date Title
JPWO2006100768A1 (ja) 半導体装置及びその製造方法
US6956741B2 (en) Semiconductor package with heat sink
JP3907461B2 (ja) 半導体モジュールの製造方法
JP6524003B2 (ja) 半導体装置
JP5081578B2 (ja) 樹脂封止型半導体装置
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US8008769B2 (en) Heat-dissipating semiconductor package structure and method for manufacturing the same
US20040004281A1 (en) Semiconductor package with heat sink
JP2010141295A (ja) 基板上シュリンクパッケージ
JP2007281129A (ja) 積層型半導体装置
JPWO2006100738A1 (ja) 半導体装置及びその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
JP5267540B2 (ja) 半導体装置
JP2892055B2 (ja) 樹脂封止型半導体素子
TWI692065B (zh) 高元件密度之系統封裝結構
JP2010086994A (ja) 回路装置およびその製造方法
JP2009158825A (ja) 半導体装置
JPS61139054A (ja) 半導体装置
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
US20080122056A1 (en) Semiconductor device package
KR100992450B1 (ko) 다층 칩 패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
JP3106069B2 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405