JPH0864726A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0864726A JPH0864726A JP19511994A JP19511994A JPH0864726A JP H0864726 A JPH0864726 A JP H0864726A JP 19511994 A JP19511994 A JP 19511994A JP 19511994 A JP19511994 A JP 19511994A JP H0864726 A JPH0864726 A JP H0864726A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- semiconductor
- resin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】パッケージの薄さ及びチップの機械的強度を保
持しながら、パッケージ外部からの光を効果的に遮断が
可能な半導体装置を提供する。 【構成】半導体装置１には、半導体記憶装置、例えばＳ
ＲＡＭ（Static Random AccessMemory）の半導体チップ
２が搭載されており、半導体チップ１の電極バッドとイ
ンナーリード８とがワイヤ６によって電気的に接続され
ている。ワイヤ６には例えば金線を用いており、薄型パ
ッケージであるＴＳＯＰに対応するため、低ループ形状
に形成されている。半導体装置１のパッケージ４の上面
には、光遮断層５がコーティングされている。光遮断層
５には、例えばカーボンを含有した塗料が用いられてい
る。
持しながら、パッケージ外部からの光を効果的に遮断が
可能な半導体装置を提供する。 【構成】半導体装置１には、半導体記憶装置、例えばＳ
ＲＡＭ（Static Random AccessMemory）の半導体チップ
２が搭載されており、半導体チップ１の電極バッドとイ
ンナーリード８とがワイヤ６によって電気的に接続され
ている。ワイヤ６には例えば金線を用いており、薄型パ
ッケージであるＴＳＯＰに対応するため、低ループ形状
に形成されている。半導体装置１のパッケージ４の上面
には、光遮断層５がコーティングされている。光遮断層
５には、例えばカーボンを含有した塗料が用いられてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造分野に関す
るものであり、特に半導体装置のパッケージング技術に
利用して有効なものである。
るものであり、特に半導体装置のパッケージング技術に
利用して有効なものである。
【０００２】
【従来の技術】最近、ノート型パソコンのメモリカード
や電子手帳用メモリカード、メモリモジュールなど汎用
メモリパッケージを大量に使う電子機器で、軽量化、薄
型化、大容量化を必要とする分野に、ＴＳＯＰ（Thin S
mall Outline Package）やＴＱＦＰ（Thin Quad Flat P
ackage）のような超薄型半導体パッケージが使用されて
いる。
や電子手帳用メモリカード、メモリモジュールなど汎用
メモリパッケージを大量に使う電子機器で、軽量化、薄
型化、大容量化を必要とする分野に、ＴＳＯＰ（Thin S
mall Outline Package）やＴＱＦＰ（Thin Quad Flat P
ackage）のような超薄型半導体パッケージが使用されて
いる。
【０００３】ＴＳＯＰについては、「月刊セミコンダク
ターワールド １９９０年 ８月号」（プレスジャーナ
ル社発行）第１０４頁乃至第１０９頁に記載されてい
る。その中の第１０７頁の図４（ＴＳＯＰ断面構造図）
の説明には、「チップ上の樹脂厚みとダイパッドの樹脂
厚みが均等になるようにしている。チップ上の樹脂厚が
０．２ｍｍ以下になるとＭＯＳチップでは光の影響でリ
ーク電流が不具合をもたらすこともあるので注意を要す
る。」と記載されている。すなわち、一般的に半導体素
子は光、特に紫外線で電気的特性が変動したり、データ
が消去されたりすることが知られており、ＥＰＲＯＭ、
光センサーのように、その特性を利用しているＩＣもあ
るが、メモリ等の場合、光によりデータが変動すること
が知られている。樹脂封止型半導体装置の場合、封止用
樹脂には透明なガラス質の充填剤（フィラー）が多く含
まれているため、樹脂厚が薄くなると、光が透過してし
まう。従って、その影響を受けないように、チップ上の
樹脂厚みをコントロールする必要がある。
ターワールド １９９０年 ８月号」（プレスジャーナ
ル社発行）第１０４頁乃至第１０９頁に記載されてい
る。その中の第１０７頁の図４（ＴＳＯＰ断面構造図）
の説明には、「チップ上の樹脂厚みとダイパッドの樹脂
厚みが均等になるようにしている。チップ上の樹脂厚が
０．２ｍｍ以下になるとＭＯＳチップでは光の影響でリ
ーク電流が不具合をもたらすこともあるので注意を要す
る。」と記載されている。すなわち、一般的に半導体素
子は光、特に紫外線で電気的特性が変動したり、データ
が消去されたりすることが知られており、ＥＰＲＯＭ、
光センサーのように、その特性を利用しているＩＣもあ
るが、メモリ等の場合、光によりデータが変動すること
が知られている。樹脂封止型半導体装置の場合、封止用
樹脂には透明なガラス質の充填剤（フィラー）が多く含
まれているため、樹脂厚が薄くなると、光が透過してし
まう。従って、その影響を受けないように、チップ上の
樹脂厚みをコントロールする必要がある。
【０００４】
【発明が解決しようとする課題】しかしながら、光の影
響を受けないようにチップ上の樹脂厚みを厚くする場
合、パッケージ全体の薄さを保持するために、チップ及
びリードフレームの厚さを薄くしなければならない。チ
ップを薄くするためには、素子形成工程終了後半導体ウ
エハに裏面研削処理を施すため、機械的ストレスに弱く
なることが避けられず、ウエハ状態での取り扱いに注意
を要している。特に最近半導体ウエハが大口径化してお
り、ますます機械的ストレスに対して弱くなっている。
響を受けないようにチップ上の樹脂厚みを厚くする場
合、パッケージ全体の薄さを保持するために、チップ及
びリードフレームの厚さを薄くしなければならない。チ
ップを薄くするためには、素子形成工程終了後半導体ウ
エハに裏面研削処理を施すため、機械的ストレスに弱く
なることが避けられず、ウエハ状態での取り扱いに注意
を要している。特に最近半導体ウエハが大口径化してお
り、ますます機械的ストレスに対して弱くなっている。
【０００５】そこで本発明の目的は、パッケージの薄さ
及びチップの機械的強度を保持しながら、パッケージ外
部からの光を効果的に遮断することが可能な半導体装置
を提供することにある。
及びチップの機械的強度を保持しながら、パッケージ外
部からの光を効果的に遮断することが可能な半導体装置
を提供することにある。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体チップと、外部導出
用リードと、前記半導体チップの電極パッドと前記外部
導出用リードとを電気的に接続するボンディングワイヤ
と、前記半導体チップ、前記ボンディングワイヤ、及び
前記外部導出用リードを封止用樹脂により封止している
パッケージとから構成される樹脂封止型半導体装置であ
って、前記パッケージ表面に、光を遮断する物質をコー
ティングするものである。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体チップと、外部導出
用リードと、前記半導体チップの電極パッドと前記外部
導出用リードとを電気的に接続するボンディングワイヤ
と、前記半導体チップ、前記ボンディングワイヤ、及び
前記外部導出用リードを封止用樹脂により封止している
パッケージとから構成される樹脂封止型半導体装置であ
って、前記パッケージ表面に、光を遮断する物質をコー
ティングするものである。
【０００８】
【作用】パッケージ表面に、光を遮断する物質をコーテ
ィングするので、パッケージ内部の半導体チップへは光
が到達しない。従って、半導体素子が記憶しているデー
タが変動することを防止することができる。また、チッ
プ上の樹脂厚みを薄くしても光を遮断できるので、その
分チップの厚みを厚くすることができる。従ってチップ
の機械的強度を向上させることができる。
ィングするので、パッケージ内部の半導体チップへは光
が到達しない。従って、半導体素子が記憶しているデー
タが変動することを防止することができる。また、チッ
プ上の樹脂厚みを薄くしても光を遮断できるので、その
分チップの厚みを厚くすることができる。従ってチップ
の機械的強度を向上させることができる。
【０００９】
【実施例】以下、本発明の一実施例を図１及び図２を用
いて説明する。
いて説明する。
【００１０】図１は本発明の一実施例であるＴＳＯＰ
（Thin Small Outline Package）タイプの半導体装置１
の斜視図、図２は半導体装置１の断面構造を示す図であ
る。半導体装置１には、半導体記憶装置、例えばＳＲＡ
Ｍ（Static Random Access Me-mory）やＤＲＡＭ（Dina
mic Random Access Memory）等の半導体チップ２が搭載
されており、半導体チップ１の電極バッドとインナーリ
ード８とがワイヤ６によって電気的に接続されている。
ワイヤ６には例えば金線を用いており、薄型パッケージ
であるＴＳＯＰに対応するため、低ループ形状に形成さ
れている。
（Thin Small Outline Package）タイプの半導体装置１
の斜視図、図２は半導体装置１の断面構造を示す図であ
る。半導体装置１には、半導体記憶装置、例えばＳＲＡ
Ｍ（Static Random Access Me-mory）やＤＲＡＭ（Dina
mic Random Access Memory）等の半導体チップ２が搭載
されており、半導体チップ１の電極バッドとインナーリ
ード８とがワイヤ６によって電気的に接続されている。
ワイヤ６には例えば金線を用いており、薄型パッケージ
であるＴＳＯＰに対応するため、低ループ形状に形成さ
れている。
【００１１】半導体装置１のパッケージ４の上面には、
光遮断層５がコーティングされている。光遮断層５に
は、例えばカーボンを含有した塗料が用いられている。
パッケージ４の上面に光遮断層５を設けたことにより、
パッケージ４外部からの光が遮断され、パッケージ４内
部の半導体チップ２へ光が到達しないため、半導体チッ
プ上のレジン厚を薄くしても半導体素子が記憶している
データが変動することを防止できる。これにより、ＴＳ
ＯＰのような薄型パッケージに封止する半導体チップの
厚さを増加させることができ、機械的強度が増加する。
従って、チップ破損による歩留低下を防止することがで
きる。また、カーボンを含有した塗料を用いることによ
り、レーザーマーキングによるマークの視認性が向上す
る。
光遮断層５がコーティングされている。光遮断層５に
は、例えばカーボンを含有した塗料が用いられている。
パッケージ４の上面に光遮断層５を設けたことにより、
パッケージ４外部からの光が遮断され、パッケージ４内
部の半導体チップ２へ光が到達しないため、半導体チッ
プ上のレジン厚を薄くしても半導体素子が記憶している
データが変動することを防止できる。これにより、ＴＳ
ＯＰのような薄型パッケージに封止する半導体チップの
厚さを増加させることができ、機械的強度が増加する。
従って、チップ破損による歩留低下を防止することがで
きる。また、カーボンを含有した塗料を用いることによ
り、レーザーマーキングによるマークの視認性が向上す
る。
【００１２】以下、本発明の半導体装置の製造方法につ
いて説明する。
いて説明する。
【００１３】まず、リードフレーム（図示せず）のタブ
７に、半導体チップ２をボンディングした後、半導体チ
ップ２の電極パッドとインナーリード８とをワイヤ６を
用いて電気的に接続する。この接続は周知のワイヤボン
ディング技術を用いて行われる。ワイヤボンディングが
終了したリードフレームは、封止装置の樹脂封止用金型
（図示せず）にセットされ、金型内に熱硬化性の封止用
樹脂を注入することにより、半導体チップ２、ワイヤ
６、タブ７、及びインナーリード８を封止用樹脂で封止
する。その後、リードフレームを切断して個々の半導体
装置に分離し、アウターリードを所望の形状、例えばガ
ルウイング形状に成形する。
７に、半導体チップ２をボンディングした後、半導体チ
ップ２の電極パッドとインナーリード８とをワイヤ６を
用いて電気的に接続する。この接続は周知のワイヤボン
ディング技術を用いて行われる。ワイヤボンディングが
終了したリードフレームは、封止装置の樹脂封止用金型
（図示せず）にセットされ、金型内に熱硬化性の封止用
樹脂を注入することにより、半導体チップ２、ワイヤ
６、タブ７、及びインナーリード８を封止用樹脂で封止
する。その後、リードフレームを切断して個々の半導体
装置に分離し、アウターリードを所望の形状、例えばガ
ルウイング形状に成形する。
【００１４】光遮断層５の塗布は、リードフレームの切
断・成形前でも後でもよい。塗布方法としては、例え
ば、図４（ａ）に示すようなスプレー方式、或いは
（ｂ）に示すようなローラー方式等の方法がある。スプ
レー方式は、半導体装置１６を移動させながらノズル１
５から光遮断塗料１４を半導体装置１６の表面に吹き付
けるものである。ローラー方式は、半導体装置１９を移
動させながら、光遮断塗料を含んだローラー１８を半導
体装置１９の表面に押しつけながら回転させて塗布す
る。どちらの方法も、アウターリードに光遮断層の塗料
が付着しないように塗布用マスク１７、２０を用いる。
断・成形前でも後でもよい。塗布方法としては、例え
ば、図４（ａ）に示すようなスプレー方式、或いは
（ｂ）に示すようなローラー方式等の方法がある。スプ
レー方式は、半導体装置１６を移動させながらノズル１
５から光遮断塗料１４を半導体装置１６の表面に吹き付
けるものである。ローラー方式は、半導体装置１９を移
動させながら、光遮断塗料を含んだローラー１８を半導
体装置１９の表面に押しつけながら回転させて塗布す
る。どちらの方法も、アウターリードに光遮断層の塗料
が付着しないように塗布用マスク１７、２０を用いる。
【００１５】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。例え
ば、上記実施例では、パッケージの表面に光遮断用の塗
料を塗布して、外部の光から半導体チップを保護してい
たが、封止用樹脂に含有されている充填剤（フィラー）
に、黒色のガラス質の充填剤を用いても、外部からの光
を十分に遮断するものである。黒色の充填剤としては、
例えば、黒曜石の粉末、或いは、人工的に黒く着色した
ガラスの粉末等を用いることができる。
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。例え
ば、上記実施例では、パッケージの表面に光遮断用の塗
料を塗布して、外部の光から半導体チップを保護してい
たが、封止用樹脂に含有されている充填剤（フィラー）
に、黒色のガラス質の充填剤を用いても、外部からの光
を十分に遮断するものである。黒色の充填剤としては、
例えば、黒曜石の粉末、或いは、人工的に黒く着色した
ガラスの粉末等を用いることができる。
【００１６】また、上記実施例では、ＴＳＯＰを例に挙
げて説明したが、ＴＱＦＰやその他の超薄型パッケージ
に用いても同様に効果を奏するものである。半導体チッ
プとしては、上記のＲＡＭの他に、ＥＰＲＯＭ（Electr
ically Programmable ReadOnly Memory）やＥＡＲＯＭ
（Electrically Alterable Read Only Memory）、フラ
ッシュメモリ等の不揮発性半導体記憶装置、あるいは、
ＲＡＭやＲＯＭを有しているマイクロコンピュータやそ
の他のロジック系半導体装置にも、本発明を用いて有効
なものである。
げて説明したが、ＴＱＦＰやその他の超薄型パッケージ
に用いても同様に効果を奏するものである。半導体チッ
プとしては、上記のＲＡＭの他に、ＥＰＲＯＭ（Electr
ically Programmable ReadOnly Memory）やＥＡＲＯＭ
（Electrically Alterable Read Only Memory）、フラ
ッシュメモリ等の不揮発性半導体記憶装置、あるいは、
ＲＡＭやＲＯＭを有しているマイクロコンピュータやそ
の他のロジック系半導体装置にも、本発明を用いて有効
なものである。
【００１７】以下、本発明の作用効果について説明す
る。
る。
【００１８】（１）パッケージ表面に、光を遮断する物
質をコーティングするので、パッケージ内部の半導体チ
ップへは光が到達しない。従って、半導体素子が記憶し
ているデータが変動することを防止することができる。
また、チップ上の樹脂厚みを薄くしても光を遮断できる
ので、その分チップの厚みを厚くすることができる。従
ってチップの機械的強度を向上させることができる。
質をコーティングするので、パッケージ内部の半導体チ
ップへは光が到達しない。従って、半導体素子が記憶し
ているデータが変動することを防止することができる。
また、チップ上の樹脂厚みを薄くしても光を遮断できる
ので、その分チップの厚みを厚くすることができる。従
ってチップの機械的強度を向上させることができる。
【００１９】（２）半導体記憶装置のパッケージ表面
に、光を遮断する物質をコーティングすることによっ
て、半導体記憶装置に記憶されているデータの変動を防
止できる。
に、光を遮断する物質をコーティングすることによっ
て、半導体記憶装置に記憶されているデータの変動を防
止できる。
【００２０】（３）光を遮断する物質にカーボンを含有
した塗料を用いることにより、レーザーマーキングによ
るマークの視認性を向上させることができる。
した塗料を用いることにより、レーザーマーキングによ
るマークの視認性を向上させることができる。
【００２１】（４）封止用樹脂には、充填材として黒色
のガラス質の充填剤を用いることにより、新たに工程を
増加させることなく従来と同様の製造方法で、半導体チ
ップを外部の光から保護することができる。
のガラス質の充填剤を用いることにより、新たに工程を
増加させることなく従来と同様の製造方法で、半導体チ
ップを外部の光から保護することができる。
【００２２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２３】すなわち、パッケージ表面に、光を遮断す
る物質をコーティングすることにより、パッケージ内部
の半導体チップへは光が到達しない。従って、半導体素
子が記憶しているデータが変動することを防止すること
ができる。また、チップ上の樹脂厚みを薄くしても光を
遮断できるので、その分チップの厚みを厚くすることが
できる。従ってチップの機械的強度を向上させることが
できるものである。
る物質をコーティングすることにより、パッケージ内部
の半導体チップへは光が到達しない。従って、半導体素
子が記憶しているデータが変動することを防止すること
ができる。また、チップ上の樹脂厚みを薄くしても光を
遮断できるので、その分チップの厚みを厚くすることが
できる。従ってチップの機械的強度を向上させることが
できるものである。
【００２４】
【図１】本発明の一実施例である半導体装置の斜視図で
ある。
ある。
【図２】本発明の一実施例である半導体装置の断面図で
ある。
ある。
【図３】本発明の他の実施例である半導体装置の斜視図
である。
である。
【図４】（ａ）は本発明の半導体装置の光遮断層をスプ
レーによって形成する方法を示す図である。（ｂ）は光
遮断層をローラーによって形成する方法を示す図であ
る。
レーによって形成する方法を示す図である。（ｂ）は光
遮断層をローラーによって形成する方法を示す図であ
る。
【図５】従来の半導体装置の断面図である。
１……半導体装置，２……半導体チップ，３……アウタ
ーリード，４……パッケージ，５……光遮断層，６……
ワイヤ，７……タブ，８……インナーリード，９……半
導体装置，１０……半導体チップ，１１……アウターリ
ード，１２……パッケージ，１３……光遮断層，１４…
…光遮断塗料，１５……ノズル，１６……半導体装置，
１７……マスク，１８……塗料塗布ローラー，１９……
半導体装置，２０……マスク，２１……半導体装置，２
２……半導体チップ，２３……アウターリード，２４…
…パツケージ，２５……ワイヤ，２６……タブ，２７…
…インナーリード
ーリード，４……パッケージ，５……光遮断層，６……
ワイヤ，７……タブ，８……インナーリード，９……半
導体装置，１０……半導体チップ，１１……アウターリ
ード，１２……パッケージ，１３……光遮断層，１４…
…光遮断塗料，１５……ノズル，１６……半導体装置，
１７……マスク，１８……塗料塗布ローラー，１９……
半導体装置，２０……マスク，２１……半導体装置，２
２……半導体チップ，２３……アウターリード，２４…
…パツケージ，２５……ワイヤ，２６……タブ，２７…
…インナーリード
Claims (4)
- 【請求項１】半導体チップと、外部導出用リードと、前
記半導体チップの電極パッドと前記外部導出用リードと
を電気的に接続するボンディングワイヤと、前記半導体
チップ、前記ボンディングワイヤ、及び前記外部導出用
リードを封止用樹脂により封止しているパッケージとか
ら構成される樹脂封止型半導体装置であって、前記パッ
ケージ表面には、光を遮断する物質がコーティングされ
ていることを特徴とする樹脂封止型半導体装置。 - 【請求項２】前記樹脂封止型半導体装置は、半導体記憶
装置であることを特徴とする請求項１記載の樹脂封止型
半導体装置。 - 【請求項３】前記光を遮断する物質は、カーボンを含有
した塗料であることを特徴とする請求項１又は２記載の
樹脂封止型半導体装置。 - 【請求項４】半導体チップと、外部導出用リードと、前
記半導体チップの電極パッドと前記外部導出用リードと
を電気的に接続するボンディングワイヤと、前記半導体
チップ、前記ボンディングワイヤ、及び前記外部導出用
リードを封止用樹脂により封止しているパッケージとか
ら構成される樹脂封止型半導体装置であって、前記封止
用樹脂には、充填材として黒色のガラス質の充填剤が用
いられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511994A JPH0864726A (ja) | 1994-08-19 | 1994-08-19 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511994A JPH0864726A (ja) | 1994-08-19 | 1994-08-19 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864726A true JPH0864726A (ja) | 1996-03-08 |
Family
ID=16335813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19511994A Pending JPH0864726A (ja) | 1994-08-19 | 1994-08-19 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864726A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006100768A1 (ja) * | 2005-03-23 | 2006-09-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
-
1994
- 1994-08-19 JP JP19511994A patent/JPH0864726A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006100768A1 (ja) * | 2005-03-23 | 2006-09-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353257B1 (en) | Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention | |
| KR0167297B1 (ko) | 엘.오.씨 패키지 및 그 제조방법 | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US4766095A (en) | Method of manufacturing eprom device | |
| JP2002515176A (ja) | 集積回路パッケージ及びその製造方法 | |
| US4460915A (en) | Plastic package for radiation sensitive semiconductor devices | |
| JPH0864726A (ja) | 樹脂封止型半導体装置 | |
| JP3054929B2 (ja) | 半導体装置の製造方法 | |
| JPH049381B2 (ja) | ||
| WO2013037188A1 (en) | Pre-encapsulated islandless lead frame structures and manufacturing method | |
| JPS63133653A (ja) | 光消去型半導体メモリ装置 | |
| JPH02105557A (ja) | 樹脂封止型半導体装置 | |
| JPS6241440Y2 (ja) | ||
| JPS59141251A (ja) | 半導体装置パツケ−ジ | |
| JPS60171749A (ja) | 半導体記憶装置 | |
| JPS61285741A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPS6218740A (ja) | 半導体装置 | |
| WO2013037187A1 (en) | A pre-encapsulated lead frame structure with island and manufacturing method | |
| JPH05129469A (ja) | 樹脂封止型半導体装置 | |
| JPH1187604A (ja) | 半導体装置及びその製造方法 | |
| JPH0629446A (ja) | 半導体装置 | |
| JPH01238150A (ja) | 半導体装置 | |
| JPH0745755A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPS58135A (ja) | 半導体装置の製造方法 | |
| JPH02125643A (ja) | 樹脂封止型半導体装置 |