JPH05129469A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH05129469A JPH05129469A JP28581191A JP28581191A JPH05129469A JP H05129469 A JPH05129469 A JP H05129469A JP 28581191 A JP28581191 A JP 28581191A JP 28581191 A JP28581191 A JP 28581191A JP H05129469 A JPH05129469 A JP H05129469A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- sealed
- semiconductor device
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】大チップサイズで、かつ小型半導体装置用の高
密度・低熱抵抗パッケージを提供する。 【構成】半導体素子１表面の少なくとも１部にポリイミ
ドコート２を施し、かつ半導体素子１の端部を含む表裏
面の少なくとも一部が、樹脂封止部５外に露出するよう
に構成した半導体装置。
密度・低熱抵抗パッケージを提供する。 【構成】半導体素子１表面の少なくとも１部にポリイミ
ドコート２を施し、かつ半導体素子１の端部を含む表裏
面の少なくとも一部が、樹脂封止部５外に露出するよう
に構成した半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に関し、特に半導体素子と樹脂封止部との構造に関す
る。
に関し、特に半導体素子と樹脂封止部との構造に関す
る。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、図３
（ａ），（ｂ）に示すように、半導体素子１は、４２合
金または銅合金よりなる半導体素子搭載部４にＡｇペー
スト等のマウント材３により固着される。その後、直径
２５〜３０μｍ程度の金線等からなるボンディングワイ
ヤ７により半導体素子１上の電極パッド８と外部導出リ
ード６との電気的接続をした後、エポキシ系樹脂等によ
りトランスファモールド法等により樹脂封止されてい
た。その際半導体素子１は、半導体素子表面に温度サイ
クル等により加わる樹脂応力緩和のためポリイミドコー
ト２を施こされる場合もあった。また、従来、半導体素
子１は、その全面をとり囲むようにエポキシ系の樹脂等
により樹脂封止されていた。
（ａ），（ｂ）に示すように、半導体素子１は、４２合
金または銅合金よりなる半導体素子搭載部４にＡｇペー
スト等のマウント材３により固着される。その後、直径
２５〜３０μｍ程度の金線等からなるボンディングワイ
ヤ７により半導体素子１上の電極パッド８と外部導出リ
ード６との電気的接続をした後、エポキシ系樹脂等によ
りトランスファモールド法等により樹脂封止されてい
た。その際半導体素子１は、半導体素子表面に温度サイ
クル等により加わる樹脂応力緩和のためポリイミドコー
ト２を施こされる場合もあった。また、従来、半導体素
子１は、その全面をとり囲むようにエポキシ系の樹脂等
により樹脂封止されていた。
【０００３】
【発明が解決しようとする課題】こ従来の樹脂封止型半
導体装置では、半導体素子を封止樹脂にて全面をとり囲
むように構成していたため、近年の半導体素子の高集積
・多機能化により大型チップサイズ化に対応するために
は、半導体装置のパッケージサイズを大きくしたり、内
部リードの形成方法をより微細にして限られた樹脂封止
エリアにリードパターンを形成したり、さらにＬＯＣ
（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）あるいはＣＯＬ（Ｃｈｉ
ｐ Ｏｎ Ｌｅａｄ）と言われるようなリードフレーム
と半導体素子の複合的構造をとる必要がでてきた。これ
らは、特にメモリー系の品種で大型チップサイズにもか
かわらず、より小型の半導体装置用パッケージにより高
密度実装を達成しようという際に問題であった。
導体装置では、半導体素子を封止樹脂にて全面をとり囲
むように構成していたため、近年の半導体素子の高集積
・多機能化により大型チップサイズ化に対応するために
は、半導体装置のパッケージサイズを大きくしたり、内
部リードの形成方法をより微細にして限られた樹脂封止
エリアにリードパターンを形成したり、さらにＬＯＣ
（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）あるいはＣＯＬ（Ｃｈｉ
ｐ Ｏｎ Ｌｅａｄ）と言われるようなリードフレーム
と半導体素子の複合的構造をとる必要がでてきた。これ
らは、特にメモリー系の品種で大型チップサイズにもか
かわらず、より小型の半導体装置用パッケージにより高
密度実装を達成しようという際に問題であった。
【０００４】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体素子機能部表面の少なくとも一部をポ
リイミドにて被覆し、かつ半導体素子縁端部の表面と裏
面およびその表裏面に挟まれてある面の少なくとも１部
が、ともにエポキシ系樹脂封止部外に露出するように構
成してある。
体装置は、半導体素子機能部表面の少なくとも一部をポ
リイミドにて被覆し、かつ半導体素子縁端部の表面と裏
面およびその表裏面に挟まれてある面の少なくとも１部
が、ともにエポキシ系樹脂封止部外に露出するように構
成してある。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ），（ｂ）はそれぞれ本発明の第１の実施
例の半導体装置の斜視図および（ａ）図Ａ−Ａ′線にお
ける断面図である。半導体素子１は、その表面にポリイ
ミドコート２が施こされており、Ａｇペースト等のマウ
ント材３により半導体素子搭載部４に固着される。そし
て、半導体素子１および半導体素子搭載部４の電極パッ
ドのない両端部は、エポキシ系樹脂封止部５の外部に露
出している。このような構造にすることにより、半導体
素子１のサイズが大型化しても、そのすべてを樹脂封止
部５内に封止するのではなく、有効な電極パッドのみを
Ａｕ線等のボンディングワイヤで外部導出リード６と結
線をした後樹脂封止することにより、機能部の耐湿性を
従来品と同等以上に確保し、かつ半導体素子１の端部を
露出したことにより自然空冷による低熱抵抗化の効果が
ある。
る。図１（ａ），（ｂ）はそれぞれ本発明の第１の実施
例の半導体装置の斜視図および（ａ）図Ａ−Ａ′線にお
ける断面図である。半導体素子１は、その表面にポリイ
ミドコート２が施こされており、Ａｇペースト等のマウ
ント材３により半導体素子搭載部４に固着される。そし
て、半導体素子１および半導体素子搭載部４の電極パッ
ドのない両端部は、エポキシ系樹脂封止部５の外部に露
出している。このような構造にすることにより、半導体
素子１のサイズが大型化しても、そのすべてを樹脂封止
部５内に封止するのではなく、有効な電極パッドのみを
Ａｕ線等のボンディングワイヤで外部導出リード６と結
線をした後樹脂封止することにより、機能部の耐湿性を
従来品と同等以上に確保し、かつ半導体素子１の端部を
露出したことにより自然空冷による低熱抵抗化の効果が
ある。
【０００６】図２（ａ），（ｂ）は、それぞれ本発明の
第２の実施例の半導体装置の斜視図および（ａ）図Ｂ−
Ｂ′線における断面図である。本実施例では、ＬＯＣ
（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造としたうえで、半導
体素子１のポリイミドコート２を外部導出リード６の下
部に接着しつつ、半導体素子１の端部は樹脂封止部５の
外部に露出させている。半導体素子１の電極パッド８は
極力半導体素子１の内部に形成することにより樹脂封止
部５により従来以上の耐湿性向上が図られている。
第２の実施例の半導体装置の斜視図および（ａ）図Ｂ−
Ｂ′線における断面図である。本実施例では、ＬＯＣ
（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造としたうえで、半導
体素子１のポリイミドコート２を外部導出リード６の下
部に接着しつつ、半導体素子１の端部は樹脂封止部５の
外部に露出させている。半導体素子１の電極パッド８は
極力半導体素子１の内部に形成することにより樹脂封止
部５により従来以上の耐湿性向上が図られている。
【０００７】また、外部導出リード６の下面に半導体素
子１が厚さ１０〜２０μｍ程度の接着面および厚さ２０
〜５０μｍ程度のポリイミドコート２を介して接着され
ているため、第１の実施例よりも外部導出リード６を通
じて放散されていく熱も多くより低熱抵抗化が図れる。
さらに、外部導出リード６の下面エリア内であれば、半
導体装置としての実装密度を低下させることなく、より
大型の半導体素子１を搭載可能としている。
子１が厚さ１０〜２０μｍ程度の接着面および厚さ２０
〜５０μｍ程度のポリイミドコート２を介して接着され
ているため、第１の実施例よりも外部導出リード６を通
じて放散されていく熱も多くより低熱抵抗化が図れる。
さらに、外部導出リード６の下面エリア内であれば、半
導体装置としての実装密度を低下させることなく、より
大型の半導体素子１を搭載可能としている。
【０００８】
【発明の効果】以上説明したように、本発明は、半導体
素子機能部表面の少なくとも一部をポリイミドにて被覆
し、かつ半導体素子縁端部の表面と裏面およびその表裏
面に挟まれてなる面（半導体素子側面）の少なくとも１
部が、ともにエポキシ系樹脂封止部外に露出するように
構成したので、半導体素子の大型のものをより高密度実
装し、かつより低熱抵抗で従来より耐湿性的にも同等以
上の確保が可能であるという効果を有する。
素子機能部表面の少なくとも一部をポリイミドにて被覆
し、かつ半導体素子縁端部の表面と裏面およびその表裏
面に挟まれてなる面（半導体素子側面）の少なくとも１
部が、ともにエポキシ系樹脂封止部外に露出するように
構成したので、半導体素子の大型のものをより高密度実
装し、かつより低熱抵抗で従来より耐湿性的にも同等以
上の確保が可能であるという効果を有する。
【図１】本発明の第１の実施例を示し、（ａ）図は斜視
図、（ｂ）図は（ａ）図のＡ−Ａ′線での断面図であ
る。
図、（ｂ）図は（ａ）図のＡ−Ａ′線での断面図であ
る。
【図２】本発明の第２の実施例を示し、（ａ）図は斜視
図、（ｂ）図は（ａ）図のＢ−Ｂ′線での断面図であ
る。
図、（ｂ）図は（ａ）図のＢ−Ｂ′線での断面図であ
る。
【図３】従来を示し、（ａ）図は斜視図、（ｂ）図は
（ａ）図のＣ−Ｃ′線での断面図である。
（ａ）図のＣ−Ｃ′線での断面図である。
１ 半導体素子 ２ ポリイミドコート ３ マウント材 ４ 半導体素子搭載部 ５ 樹脂封止部 ６ 外部導出リード ７ ボンディングワイヤ ８ 電極パッド
Claims (1)
- 【請求項１】 半導体素子を樹脂封止してなる半導体装
置において、半導体素子機能部表面の少なくとも一部は
ポリイミドにて被覆され、かつ半導体素子縁端部の表面
と裏面、およびその表裏面に挟まれてなる半導体素子側
面の少なくとも１部が、ともにエポキシ系樹脂封止部外
に露出していることを特徴とする樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28581191A JPH05129469A (ja) | 1991-10-31 | 1991-10-31 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28581191A JPH05129469A (ja) | 1991-10-31 | 1991-10-31 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129469A true JPH05129469A (ja) | 1993-05-25 |
Family
ID=17696396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28581191A Pending JPH05129469A (ja) | 1991-10-31 | 1991-10-31 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129469A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645813A3 (en) * | 1993-09-28 | 1996-03-13 | Nat Starch Chem Invest | Method for applying glue to microelectronic chips. |
| AU772835B2 (en) * | 1999-07-08 | 2004-05-06 | Osaka Shipbuilding Co., Ltd. | Degasification indication structure of aerosol container, method of indicating degasification, and degasification device |
-
1991
- 1991-10-31 JP JP28581191A patent/JPH05129469A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645813A3 (en) * | 1993-09-28 | 1996-03-13 | Nat Starch Chem Invest | Method for applying glue to microelectronic chips. |
| AU772835B2 (en) * | 1999-07-08 | 2004-05-06 | Osaka Shipbuilding Co., Ltd. | Degasification indication structure of aerosol container, method of indicating degasification, and degasification device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
| US7557454B2 (en) | Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads | |
| JPH11163255A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP2891692B1 (ja) | 半導体装置 | |
| JPH08148644A (ja) | 樹脂封止型半導体装置 | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| US6703691B2 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05129469A (ja) | 樹脂封止型半導体装置 | |
| JPH0837256A (ja) | 半導体装置 | |
| JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| JPH0637211A (ja) | 半導体パッケージと半導体装置及びその製造方法 | |
| JPS635253Y2 (ja) | ||
| KR200286322Y1 (ko) | 반도체패키지 | |
| KR20000034120A (ko) | Loc형 멀티 칩 패키지와 그 제조 방법 | |
| JPH09153589A (ja) | 半導体装置 | |
| KR200154510Y1 (ko) | 리드 온 칩 패키지 | |
| JPH05152495A (ja) | 半導体装置 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JPH02105545A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR19980058400A (ko) | 멀티 칩 패키지 | |
| JPH0883870A (ja) | 樹脂封止型半導体装置 |