JPH0637211A - 半導体パッケージと半導体装置及びその製造方法 - Google Patents

半導体パッケージと半導体装置及びその製造方法

Info

Publication number
JPH0637211A
JPH0637211A JP18849392A JP18849392A JPH0637211A JP H0637211 A JPH0637211 A JP H0637211A JP 18849392 A JP18849392 A JP 18849392A JP 18849392 A JP18849392 A JP 18849392A JP H0637211 A JPH0637211 A JP H0637211A
Authority
JP
Japan
Prior art keywords
resin
recess
semiconductor
semiconductor chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18849392A
Other languages
English (en)
Inventor
Katsuro Hiraiwa
克朗 平岩
Kenji Asada
憲治 浅田
Masaru Kanwa
大 貫和
Akira Okada
晃 岡田
Kenichi Sato
健一 佐藤
Toshiki Yamaguchi
俊樹 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18849392A priority Critical patent/JPH0637211A/ja
Publication of JPH0637211A publication Critical patent/JPH0637211A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止がなされる半導体パッケージと、樹
脂封止型半導体装置及びその製造方法に関し、ボンディ
ングワイヤに掛かるボイドの発生を防止して樹脂封止型
半導体装置の信頼性を向上させることを目的とする。 【構成】 基板２のほぼ中央部に半導体チップ７を搭載
する凹部３が形成され、凹部３周辺の基板２面に、凹部
３側から基板２の周縁部に向かって延在し凹部３側端部
にワイヤボンディング領域５を有する複数条のリード配
線４が形成され、凹部３から離間した基板２面に凹部３
を枠状に囲う凸状のダム６が配設されてなり、且つ凹部
３の周辺部に凹部３から外方に向かう溝12が、リード配
線４配設部分を避け少なくとも凹部３周辺の１個所以上
を含む個所に設けられている半導体パッケージとそれを
用い液状封止樹脂によりで封止を行う半導体装置とその
製造方法、及び同目的でなされた樹脂ペレット封止の半
導体装置。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止がなされる半
導体パッケージと、樹脂封止型半導体装置及びその製造
方法に関する。
【０００２】近年、半導体デバイスの多機能化により、
半導体チップの大型化それに伴う半導体パッケージの大
型化が進んでいる。一方、マイコン等の汎用品が大量に
生産されるために、それに用いられる半導体デバイス、
特にＰＧＡ(Pin Grid Array)タイプやフラットタイプの
多ピン品種のコストダウンが強く望まれており、そのた
めにＰＧＡやフラットタイプのＬＣＣ(Leadless Chip C
arrir)の部材をセラミック基板から安価なプラスチック
基板に切り換え、液状樹脂や樹脂整形片即ち樹脂ペレッ
トを用いて樹脂封止がなされる樹脂封止型の半導体装置
が提供されるようになってきた。
【０００３】液状樹脂或いは樹脂ペレットを用いて封止
される半導体パッケージとしては、ＰＰＧＡ(Plastic P
in Grid Array)やプリント基板を使用したＬＣＣ等が知
られており、これらのパッケージの構造については、例
えば日経エレクトロニクス別冊「マイクロデバイス」Ｎ
ｏ．２（1984年６月発行）等に紹介されている。
【０００４】これらのパッケージは、構造上、半導体チ
ップとパッケージ間を接続するボンディングワイヤが樹
脂中に埋め込まれる構造になるので、固化された封止樹
脂からボンディングワイヤに及ぼされる応力を減少させ
てワイヤの断線を防止することが、信頼性を高めるうえ
に特に重要になってくる。
【０００５】
【従来の技術】図７は従来のＬＣＣ型のパッケージを用
いた樹脂封止型半導体装置の模式図で、(a) は組立後の
平面図、(b) は組立後の断面図、(c) は樹脂封止後の断
面図である。
【０００６】従来のＬＣＣ型パッケージ51は同図(a) 及
び(b) に示されるように、方形のガラスエポキシ基板52
の中央に四角形のチップ搭載用の凹部53が形成され、こ
の凹部53周辺の基板52上には所定のピッチで凹部53側か
ら基板52の周縁部に向かい、且つ基板端部に形成される
ノッチ部を経て基板52の裏面に達する複数条のリード配
線54が、例えば放射状に形成されており、このリード配
線54のワイヤボンディング領域55の外側に枠状の樹脂堰
き止め用の凸状のダム56が固着された構造を有してい
た。
【０００７】そして、半導体装置の製造に際しては、同
図(a) 及び(b) に示されるように前記凹部53の底面に半
導体チップ57を導電性の接着材58で固着し、半導体チッ
プ57上の電極即ちボンディングパッド59とワイヤボンデ
ィング領域55のリード配線54との間をワイヤボンダーを
用いて30μｍφ程度の金等のボンディングワイヤ60で接
続して組立を完了し、次いでポッティング手段により半
導体チップ57上から液状封止樹脂61を注下して、同図
(c) に示すように前記ダム56の内側領域を液状封止樹脂
61で充たした後、所定の加熱キュアを行い樹脂封止がな
されていた。
【０００８】しかし、上記のように半導体チップ57が凹
部53内に搭載されるＬＣＣ型パッケージにおいては、前
記封止工程におけるダム56内へのポッティング手段によ
る液状封止樹脂61の注入に際して、液状封止樹脂61は密
に張られたボンディングワイヤ60の間を通らずに、凹部
53のコーナ部から順次ボンディングワイヤ60下を充填し
て行く。そのため、チップサイズが小さい場合はこの充
填が順調に進むが、チップサイズが大きくなると、上記
コーナ部からの樹脂の供給速度が不十分になり、先に密
に張られたボンディングワイヤ60上を樹脂が流動して覆
うことになってボンディングワイヤ下部領域の空気が上
方に抜けきれず、ボンディングワイヤ60の下部にボイド
62が取り残されることになる。そしてこのボイド62が、
大きくボンディングワイヤ60に掛かった場合、パッケー
ジ51に熱的なストレスを加えると、中空なボイド62内の
ボンディングワイヤ60に応力が加わり、最悪の場合、断
線に至って半導体装置の信頼性を著しく劣化させる。
【０００９】このことは、同様に凹部内に半導体チップ
が搭載され、樹脂ペレットを用いて樹脂封止がなされる
ＰＰＧＡ型パッケージにおいても同様である。図８は従
来のＰＰＧＡ型パッケージを用いた樹脂封止型半導体装
置のボイドの発生場所を示す模式平面図で、図中、71は
ＰＰＧＡ型パッケージ、72はパッケージを構成するプリ
ント基板、73はチップ搭載用の凹部、74はリード配線、
76はダム、77は半導体チップ、79はボンディングパッ
ド、80はボンディングワイヤ、81はボイドの発生し易い
場所を示す。なお、封止樹脂は図示してない。
【００１０】この図のように、凹部73内に半導体チップ
77を搭載し、半導体チップ77のボンディングパッド79と
リード配線74とをワイヤボンダを用いボンディングワイ
ヤ80で接続し、ダム76の内部領域上にこの領域を覆う大
きさの樹脂ペレット（図示せず）を載置し、この樹脂粉
ペレットを溶融させ、この溶融樹脂をダム76内に充填す
ることにより第１次の樹脂封止を行うＰＰＧＡ型の樹脂
封止型半導体装置においても、上記半導体チップ77が搭
載される凹部73のコーナ部及びその近傍領域には特にボ
イドが発生し易い場所81を生じ、ここで発生したボイド
がボンディングワイヤ80に大きく掛かった際には、前記
ＬＣＣ型のパッケージを用いた樹脂封止型半導体装置と
同様に熱的ストレスによって断線を生じ、信頼性を著し
く劣化させることになる。
【００１１】
【発明が解決しようとする課題】そこで本発明は、樹脂
封止に際してボンディングワイヤ下にボイドを発生させ
ることのない樹脂封止型の半導体パッケージと、半導体
装置及びその製造方法を提供し、樹脂封止型半導体装置
の信頼性を向上することを目的とする。
【００１２】
【課題を解決するための手段】上記課題の解決は、基板
のほぼ中央部に半導体チップを搭載する凹部が形成さ
れ、該凹部周辺の基板面に、該凹部側から該基板の周縁
部に向かって延在し該凹部側端部にワイヤボンディング
領域を有する複数条のリード配線が形成され、該凹部か
ら離間した該基板面に該凹部を枠状に囲う凸状のダムが
配設されてなり、且つ該凹部の周辺部に該凹部から外方
に向かう溝が、該リード配線配設部分を避け少なくとも
該凹部周辺の１個所以上を含む個所に設けられている本
発明による半導体パッケージ、若しくは、上記半導体パ
ッケージの前記凹部内に半導体チップを搭載し、該半導
体チップの電極と前記リード配線とをワイヤボンディン
グした後、少なくとも前記半導体チップが搭載された凹
部内を含む前記ダムの内側領域に樹脂を充填することに
より樹脂封止がなされている本発明による半導体装置、
若しくは、上記半導体パッケージの前記凹部内に半導体
チップを搭載し、該半導体チップの電極と前記リード配
線とをワイヤボンディングした後、少なくとも前記半導
体チップが搭載された凹部内を含む前記ダムの内側領域
に樹脂を充填して樹脂封止を行うに際して、前記ダムの
内側の領域に、少なくとも前記溝内に液状樹脂を直接注
入する手段を含む注入手段によって液状樹脂を充たした
後、該液状樹脂を加熱固化せしめる工程を有する本発明
による半導体装置の製造方法、若しくは、半導体パッケ
ージを構成する基板面の半導体チップが搭載された凹部
上と少なくともその周辺の基板面上のワイヤボンディン
グ領域とを、樹脂整形片を溶融してなる樹脂で直に封止
してなる半導体装置において、該パッケージの半導体チ
ップの搭載される凹部に該基板の裏面に通ずるスルーホ
ールが設けられている本発明による半導体装置、若しく
は、半導体パッケージを構成する基板面の半導体チップ
が搭載された凹部上と少なくともその周辺の基板面上の
ワイヤボンディング領域とを、金属キャップで覆った
後、該キャップ上を含む基板上が、樹脂で直に封止され
ている本発明による半導体装置、若しくは、半導体パッ
ケージを構成する基板面の半導体チップが搭載された凹
部上と少なくともその周辺のワイヤボンディング領域と
を、樹脂整形片を溶融してなる樹脂で直に封止してなる
半導体装置において、該半導体チップの電極と該パッケ
ージの該凹部の周辺に配設されるリード配線とを接続す
るボンディングワイヤを該凹部のコーナ部近傍のボイド
の発生し易い場所を避けて配設し、且つ配設ピッチを部
分的に粗く形成してなる本発明による半導体装置によっ
て達成される。
【００１３】
【作用】即ち、本発明に係り、液状封止樹脂を用いて封
止がなされる樹脂封止型半導体装置用のＬＣＣ型パッケ
ージにおいては、チップを搭載する凹部の周辺部に該凹
部から外方に向かう溝が、リード配線配設部分を避け少
なくとも該凹部周辺の１個所以上を含む個所に例えば放
射状に設けられる。そして本発明の半導体装置の製造方
法によれば、樹脂封止に際して、半導体チップの上部と
共に、上記溝部にも直に液状封止樹脂の注入がなされる
ので、ボンディングワイヤ上が樹脂膜で覆われる前に上
記溝部に注入された液状樹脂に押されてボンディングワ
イヤの下部に液状封止樹脂が優先的に流れ込み、ボンデ
ィングワイヤの下部にあった空気は上方にぬけるため、
ボンディングワイヤの下部にボイドが形成されることが
なくなる。
【００１４】また本発明に係り、樹脂整形片を用いて封
止がなされるＰＰＧＡ型半導体装置においては、半導体
チップを搭載した凹部及びワイヤボンディング領域上を
覆って載置した樹脂整形片を加熱溶融し、この溶融樹脂
によって上記領域上を封止するに際して、樹脂の内部に
ボイドが発生し易い例えばチップ搭載用凹部の四隅に、
パッケージの下面に抜けるスルーホールを形成してなる
ＰＰＧＡ型パッケージを用いる。これにより溶融樹脂が
上部から順次チップ搭載用凹部のチップとの隙間に注入
される際、そこにあった空気は構造上注入が遅れる凹部
四隅のスルーホールからパッケージの外部に逃げるので
ボンディングワイヤの下部にあたる上記凹部と半導体チ
ップとの間隙部の従来ボイドが残り勝ちだったコーナに
近い部分にもボイドが残留することがなくなる。
【００１５】また別に、本発明に係るＰＰＧＡ型半導体
装置においては、チップ搭載用凹部とワイヤボンディン
グ領域上を金属キャップで覆った後に樹脂整形片の溶融
による樹脂封止を行う。従ってボンディングワイヤが張
られている部分には封止樹脂が侵入せず、ボンディング
ワイヤに封止樹脂による応力は及ぼされない。
【００１６】更にまた別に、本発明に係るＰＰＧＡ型半
導体装置においては、構造上ボイドが発生し易い凹部の
コーナ及びその近傍部にはボンディングワイヤを張ら
ず、また更に、ボンディングワイヤの配設ピッチを部分
的に粗くしてボンディングワイヤ下への樹脂の進入を容
易にし、これらによりボンディングワイヤ下にボイドが
発生するのを防止する。
【００１７】以上により本発明によれば、ボンディング
ワイヤがボイドに掛かることがなくなり、熱ストレスに
よって封止樹脂から及ぼされる応力に起因するボンディ
ングワイヤの断線は防止され、樹脂封止型半導体装置の
信頼性が向上する。
【００１８】
【実施例】以下本発明を、図示実施例により具体的に説
明する。図１は本発明に係るＬＣＣ構造樹脂封止型半導
体装置の一実施例の模式図で、(a) は組立後の平面図、
(b) は組立後のＡ−Ａ´断面図、(c) は封止後のＡ−Ａ
´断面図、(c) は封止後のＢ−Ｂ´断面図、図２は同半
導体装置の他の実施例の要部模式平面図である。
【００１９】また、図３は本発明に係るＰＰＧＡ構造樹
脂封止型半導体装置の第１の実施例の模式図で、(a) は
組立後の平面図、(b) は封止後の側断面図、図４は同半
導体装置の第２の実施例の模式側断面図、図５は同半導
体装置の第３の実施例の要部模式平面図、図６は樹脂ペ
レットの模式図で(a) は平面図、(b) は側面図である。
全図を通じ同一対象物は同一符合で示す。
【００２０】本発明に係る樹脂封止型半導体装置装置に
用いるＬＣＣ型パッケージ１は、例えば図１の(a) 及び
(b) に示されるように、方形のガラスエポキシ基板２の
中央に四角形のチップ搭載用凹部３が形成され、この凹
部３周辺の基板２上には所定のピッチで凹部３側から基
板２の周縁部に向かい、且つ基板２の端部に形成される
ノッチ部を経て基板２の裏面に達する複数条のリード配
線４が、例えば放射状に形成されており、このリード配
線４のワイヤボンディング領域５の外側に枠状の樹脂堰
き止め用のダム６が固着されてなる従来と同様な構成に
加えて、例えばチップ搭載用の凹部３の４コーナ部に、
凹部３の端部から基板２の周縁部方向に向かって放射状
に延びる所定の長さの溝12を設けて構成される。この溝
12は前記ダム６に囲まれる領域内に収まる長さに形成さ
れ、その深さはチップ搭載用の凹部と同様の深さが望ま
しい。更に、周辺から凹部３側に向かって順次深くなる
ようなテーパ状底面に形成することもまた望ましいこと
である。
【００２１】そして本発明に係る半導体装置は、例えば
上記構成のパッケージ１を用い、同図(a) 及び(b) に示
されるように、凹部３内に銀ペースト等の導電性を有す
る接着材８で半導体チップ７を接着搭載し、半導体チッ
プ７上のボンディングパッド９とリード配線４のワイヤ
ボンディング領域５とをワイヤボンダを用い金等のボン
ディングワイヤ10で接続した後、本発明の方法に則っ
て、半導体チップ７上及び前記凹部３コーナ部の溝12上
から、ポッティング手段により例えばシリカをフィラー
として含んだエポキシ樹脂等からなる液状封止樹脂11を
注入し、この封止樹脂11によりダム６の内部を満たした
後、上記液状樹脂11を例えば 150℃、２時間程度の加熱
キュアにより固化せしめて完成する。
【００２２】この実施例においては、液状樹脂の注入に
際し、ボンディングワイヤ10の下部へは、溝12の部分に
注入された多量の液状樹脂に押されて液状樹脂が加速し
て流れ込むので、ボンディングワイヤ10上にチップ７上
から流れてくる樹脂の膜が形成される前にボンディング
ワイヤ10の下部が液状樹脂で満たされるため、その部分
にあった空気はボンディングワイヤ10の間から上部へ逃
げ、ボイドとして残留することはなかった。
【００２３】図２の平面図は同じくＬＣＣ構造樹脂封止
型半導体装置における他の実施例を、封止樹脂を透視し
て示したもので、この構成は、半導体チップ５′が長方
形の場合、長辺部のコーナ部から最も遠い部分にコーナ
部からの樹脂の流れの遅れによりボイドが形成されるの
を避けるために、チップ搭載用凹部３の長辺の中央部に
も溝12′を設けてある。その他の構成は前記実施例と同
様で、図中の符号も図１と同一対象物を示している。液
状樹脂の注入は勿論上記溝12′からも直になされる。
【００２４】次に、ＰＰＧＡ構造のパッケージを用いる
樹脂封止型半導体装置における本発明の実施例について
述べる。図３はその第１の実施例を示しており、図中
の、21はＰＰＧＡ型パッケージ、22はガラスエポキシ基
板、23はチップ搭載用凹部、24はリード配線、25はワイ
ヤボンディング領域、26は樹脂堰き止め用のダム、27は
半導体チップ、28は導電性を有する接着材、29はボンデ
ィングパッド、30はボンディングワイヤ、31は第１の封
止樹脂、32はスルーホール、33は第２の封止樹脂、34は
金属キャップ、35は実装用ピンを示す。
【００２５】この実施例においては、パッケージ21にお
けるチップ搭載用凹部23の四隅に基板22の裏面に抜ける
スルーホール32が設けられる。このスルーホール32の径
は、半導体チップ27の角とそれに対向する２辺に接する
ように可能な限り大きく形成した方が有利である。
【００２６】チップ搭載用凹部23内に接着材28で接着し
て半導体チップ27を搭載し、半導体チップ27上のボンデ
ィングパッド29とワイヤボンディング領域25の対応する
リード配線24とをボンディングワイヤ30で接続して同図
(a) に示すように組立を完了した後、次いで、ダム26内
にダム26内全域を覆う平面積を有し、且つチップ搭載用
凹部23を含むダム23内全体を満たす重量の第１の樹脂粉
ペレットを載置し、ヒータ或いは赤外線等により150 〜
170 ℃程度に加熱して前記第１の樹脂粉ペレットを溶融
し、流動させ、この樹脂を同図(b) に示すようにチップ
搭載用凹部23を含むダム23内全体に行き渡らせて、第１
次樹脂封止を完了する。
【００２７】なお、上記第１の樹脂粉ペレットは、シリ
カ等のフィラーを含んだ樹脂粉を圧縮成形したもので、
図６に示すように、この樹脂ペレット36は、使用するパ
ッケージのダムの内域に嵌入する平面形状で、チップ搭
載用凹部を含むダム内域の容積を満たす重量を有し、且
つ図示のように例えば４個程度の空気抜き用開孔37が設
けられて形成されている。
【００２８】そして一般には、更に、第２の樹脂粉ペレ
ットを用いて所定量第２の樹脂を満たした金属キャップ
34を上記第１次樹脂封止の終わったパッケージ21上に被
せ、再び前記同様の加熱を行って第２の樹脂を溶融さ
せ、自重でキャップ34を下降させて、第１の樹脂封止が
なされたパッケージ21上を第２の封止樹脂33を介して外
装金属キャップ34で覆うＰＰＧＡ構造の樹脂封止型半導
体装置が形成される。
【００２９】この実施例においては、前記のようにチッ
プ搭載用凹部23の四隅にスルーホール32が設けられてい
ることにより、第１次樹脂封止に際して、ボンディング
ワイヤ29の下部に存在していた空気は、上部から流動し
てくる第１の封止樹脂31に押されて下部の前記スルーホ
ール32から外部に逃げるので、チップ搭載用凹部23の四
隅近傍のボンディングワイヤ32の下部にボイドが発生す
るのが防止される。
【００３０】なお、スルーホールは必ずしもチップ搭載
用凹部23の四隅全部に設ける必要がなく、また必要に応
じてはチップ搭載用凹部23の隅に限らず四辺に沿った所
望の領域にも設けられる。
【００３１】図４に示すＰＰＧＡ構造樹脂封止型半導体
装置の第２の実施例においては、用いられるパッケージ
21´上にダムを設けない。そして半導体チップ27の搭
載、ボンディングパッド29とリード配線24とのボンディ
ングワイヤ30による接続を終わって組立が完了した後、
パッケージ21´上にチップ搭載用凹部23とワイヤボンデ
ィング領域25を含んだ領域（例えば前記実施例のダムの
内域に対応する領域）上を覆う内部金属キャップ38を、
その開口端部をパッケージ22´面に形成した固定溝39に
嵌入するようにして被せ、固定溝39部において図示しな
い樹脂等により固着し、例えば表出するパッケージ21´
の上面と内部キャップ38の表面を連続した耐湿用の図示
しない金属皮膜で覆った後、その上から、前記実施例同
様に封止樹脂33を内部に充填した外装金属キャップ34を
被せ、前記実施例同様の加熱により前記封止樹脂33を溶
融し、外装キャップ34を自重で下降させて、内部キャッ
プ38を有するパッケージ22´と外装金属キャップ34間に
封止樹脂33が満たされたＰＰＧＡ構造樹脂封止型半導体
装置が形成される。
【００３２】この構造においては、前記内部キャップ38
によってボンディングワイヤ30配設部が封止樹脂33から
遮蔽されているので、ボンディングワイヤ30に樹脂から
の応力がかかることはなく、樹脂応力に起因する断線は
完全に防止される。
【００３３】図５に示すＰＰＧＡ構造樹脂封止型半導体
装置の第３の実施例においては、前記第１の実施例と同
様な第１次樹脂封止を行うパッケージ構造において、構
造上、樹脂タブレットの溶融されてなる封止樹脂の流入
が遅れてボイドが発生し易いチップ搭載用凹部23の４コ
ーナとその近傍部に第１のボンディングワイヤ30を配設
しない領域40A を設ける。また、並んで多数張られるボ
ンディングワイヤ30の中央領域で横方向からの封止樹脂
の流入が遅れる領域にも第２のボンディングワイヤを配
設しない領域40B を設ける。この構成において、第１の
ボンディングワイヤを配設しない領域40A はボンディン
グワイヤ30列の下部への横方向からの樹脂の流入を助け
るものであり、半導体チップ27のコーナからボンディン
グワイヤ30の通常の配設ピッチの５倍以上開けることが
望ましい。また、第２のボンディングワイヤを配設しな
い領域40B は、ボンディングワイヤ30列の下部に横方向
から封止樹脂が流入する際の空気の逃げ道になると共
に、樹脂の流入口ともなるもので、半導体チップ27のチ
ップサイズが10mmを越えるものについては５〜６mm間隔
でワイヤピッチの３倍程度の幅に形成することが望まし
い。
【００３４】このようにすることにより、ボンディング
ワイヤ30列の下部に横方向及び上部から封止樹脂が容易
に流入し、且つその領域に存在していた空気が容易にボ
ンディングワイヤ30列の上方に押し出されるのでボンデ
ィングワイヤ30に掛かるボイドの発生は防止される。
【００３５】なお、上記第２のボンディングワイヤを配
設しない領域40は、チップサイズの小さい場合には、必
ずしも設けなくてもよい。
【００３６】
【発明の効果】以上説明のように本発明によれば、ＬＣ
Ｃ構造あるいはＰＰＧＡ構造の樹脂封止型半導体装置に
おいて、ボンディングワイヤに掛かるボイドの発生が回
避され、熱ストレスによって樹脂から及ぼされる応力に
よるボンディングワイヤの断線は防止される。
【００３７】従って本発明は、上記樹脂封止型半導体装
置の信頼性向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】 本発明に係るＬＣＣ構造樹脂封止型半導体装
置の一実施例の模式図
【図２】 本発明に係るＬＣＣ構造樹脂封止型半導体装
置の他の実施例の要部模式平面図
【図３】 本発明に係るＰＰＧＡ構造樹脂封止型半導体
装置の第１の実施例の模式図
【図４】 本発明に係るＰＰＧＡ構造樹脂封止型半導体
装置の第２の実施例の模式側断面図
【図５】 本発明に係るＰＰＧＡ構造樹脂封止型半導体
装置の第３の実施例の要部模式平面図
【図６】 樹脂ペレットの模式図
【図７】 従来のＬＣＣ型パッケージを用いた樹脂封止
型半導体装置の模式図
【図８】 従来のＰＰＧＡ型パッケージを用いた樹脂封
止型半導体装置のボイドの発生場所を示す模式平面図
【符号の説明】
１ ＬＣＣ型パッケージ ２ ガラスエポキシ基板 ３ チップ搭載用凹部 ４ リード配線 ５ ワイヤボンディング領域 ６ ダム ７ 半導体チップ ８ 接着材 ９ ボンディングパッド 10 ボンディングワイヤ 11 液状封止樹脂 12 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 晃 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐藤 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山口 俊樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板のほぼ中央部に半導体チップを搭載
    する凹部が形成され、該凹部周辺の基板面に、該凹部側
    から該基板の周縁部に向かって延在し該凹部側端部にワ
    イヤボンディング領域を有する複数条のリード配線が形
    成され、該凹部から離間した該基板面に該凹部を枠状に
    囲う凸状のダムが配設されてなり、且つ該凹部の周辺部
    に該凹部から外方に向かう溝が、該リード配線配設部分
    を避け少なくとも該凹部周辺の１個所以上を含む個所に
    設けられていることを特徴とする半導体パッケージ。
  2. 【請求項２】 請求項１記載の半導体パッケージの前記
    凹部内に半導体チップを搭載し、該半導体チップの電極
    と前記リード配線とをワイヤボンディングした後、少な
    くとも前記半導体チップが搭載された凹部内を含む前記
    ダムの内側領域に樹脂を充填することにより樹脂封止が
    なされていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体パッケージの前記
    凹部内に半導体チップを搭載し、該半導体チップの電極
    と前記リード配線とをワイヤボンディングした後、少な
    くとも前記半導体チップが搭載された凹部内を含む前記
    ダムの内側領域に樹脂を充填して樹脂封止を行うに際し
    て、 前記ダムの内側の領域に、少なくとも前記溝内に液状樹
    脂を直接注入する手段を含む注入手段によって液状樹脂
    を充たした後、該液状樹脂を加熱固化せしめる工程を有
    することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体パッケージを構成する基板面の半
    導体チップが搭載された凹部上と少なくともその周辺の
    基板面上のワイヤボンディング領域とを、樹脂整形片を
    溶融してなる樹脂で直に封止してなる半導体装置におい
    て、該パッケージの半導体チップの搭載される凹部に該
    基板の裏面に通ずるスルーホールが設けられていること
    を特徴とする半導体装置。
  5. 【請求項５】 半導体パッケージを構成する基板面の半
    導体チップが搭載された凹部上と少なくともその周辺の
    基板面上のワイヤボンディング領域とを、金属キャップ
    で覆った後、該キャップ上を含む基板上が、樹脂で直に
    封止されていることを特徴とする半導体装置。
  6. 【請求項６】 半導体パッケージを構成する基板面の半
    導体チップが搭載された凹部上と少なくともその周辺の
    ワイヤボンディング領域とを、樹脂整形片を溶融してな
    る樹脂で直に封止してなる半導体装置において、該半導
    体チップの電極と該パッケージの該凹部の周辺に配設さ
    れるリード配線とを接続するボンディングワイヤを該凹
    部のコーナ部近傍のボイドの発生し易い場所を避けて配
    設し、且つ配設ピッチを部分的に粗く形成してなること
    を特徴とする半導体装置。
JP18849392A 1992-07-16 1992-07-16 半導体パッケージと半導体装置及びその製造方法 Withdrawn JPH0637211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18849392A JPH0637211A (ja) 1992-07-16 1992-07-16 半導体パッケージと半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18849392A JPH0637211A (ja) 1992-07-16 1992-07-16 半導体パッケージと半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0637211A true JPH0637211A (ja) 1994-02-10

Family

ID=16224698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18849392A Withdrawn JPH0637211A (ja) 1992-07-16 1992-07-16 半導体パッケージと半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0637211A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285112B1 (ko) * 1997-04-30 2001-06-01 모기 쥰이찌 수지봉지용세라믹패키지및반도체장치
KR100476669B1 (ko) * 1997-06-30 2006-05-30 삼성전자주식회사 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
US11309236B2 (en) 2019-09-10 2022-04-19 Kioxia Corporation Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285112B1 (ko) * 1997-04-30 2001-06-01 모기 쥰이찌 수지봉지용세라믹패키지및반도체장치
KR100476669B1 (ko) * 1997-06-30 2006-05-30 삼성전자주식회사 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
US11309236B2 (en) 2019-09-10 2022-04-19 Kioxia Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6090644A (en) Underfill coating for LOC package
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
JP4369127B2 (ja) 光電素子配置
US6353257B1 (en) Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
US6063650A (en) Reduced stress LOC assembly
JPH08148644A (ja) 樹脂封止型半導体装置
US6495908B2 (en) Multi-chip semiconductor package
BRPI0904647A2 (pt) pacote semicondutor e método de fabricação de pacote semicondutor
US7102218B2 (en) Semiconductor package with chip supporting structure
JPH0637211A (ja) 半導体パッケージと半導体装置及びその製造方法
EP2545584B1 (en) Package having spaced apart heat sink
JP2850462B2 (ja) 半導体装置及びその製造方法
JPH077110A (ja) 半導体装置
US6538200B2 (en) Underfill coating for LOC package
US5759875A (en) Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
US6512286B1 (en) Semiconductor package with no void in encapsulant and method for fabricating the same
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH05129469A (ja) 樹脂封止型半導体装置
JP2004087673A (ja) 樹脂封止型半導体装置
JP2007042709A (ja) 樹脂封止金型及び樹脂封止型電子部品
KR100651806B1 (ko) 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법
KR100379085B1 (ko) 반도체장치의봉지방법
JP2606858B2 (ja) 半導体装置及びその製造方法
KR20060112303A (ko) 칩 크기 축소에 대응할 수 있는 반도체 패키지 조립방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005