KR100651806B1 - 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법 - Google Patents

리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법 Download PDF

Info

Publication number
KR100651806B1
KR100651806B1 KR1020040052305A KR20040052305A KR100651806B1 KR 100651806 B1 KR100651806 B1 KR 100651806B1 KR 1020040052305 A KR1020040052305 A KR 1020040052305A KR 20040052305 A KR20040052305 A KR 20040052305A KR 100651806 B1 KR100651806 B1 KR 100651806B1
Authority
KR
South Korea
Prior art keywords
die
die pad
adhesive tape
semiconductor package
lead frame
Prior art date
Application number
KR1020040052305A
Other languages
English (en)
Other versions
KR20060003424A (ko
Inventor
하금환
김정일
문대홍
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040052305A priority Critical patent/KR100651806B1/ko
Publication of KR20060003424A publication Critical patent/KR20060003424A/ko
Application granted granted Critical
Publication of KR100651806B1 publication Critical patent/KR100651806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에 따르면, 다이 패드; 상기 다이 패드의 주변부에서 연장되는 복수개의 이너 리이드; 및, 상기 다이 패드 표면의 일측에 접착된 접착 테이프;를 구비하는 리이드 프레임 및, 그것을 구비한 반도체 팩키지와 반도체 팩키지의 제조 방법이 제공된다. 본 발명에 따른 리이드 프레임, 리이드 프레임을 구비한 반도체 및, 그것의 제조 방법은 몰딩 수지 유동의 균일성을 확보함으로써 엔캡슐레이션이 안정화될 수 있으며, 특히 다이 패드의 처짐이나 들뜸이 방지될 수 있으며, 크랙이 방지될 수 있다. 또한 골드 와이어가 몰딩 수지에 압력으로 인해 다이 패드등과 접촉됨으로써 발생될 수 있는 전기적인 쇼트를 방지할 수 있다.

Description

리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지 및, 반도체 팩키지의 제조 방법{Lead frame, semi-conductor package and method for manufacturing same}
도 1 에 도시된 것은 통상적인 반도체 팩키지의 일 예에 대한 단면도이다.
도 2 에 도시된 것은 반도체 팩키지의 엔캡슐레이션 공정을 설명하기 위해서 반도체 팩키지가 몰드 안에 배치된 상태를 개략적으로 도시한 설명도이다.
도 3 에 도시된 것은 다른 유형의 반도체 팩키지에 대한 엔캡슐레이션 작업을 개략적으로 도시한 설명도이다.
도 4 에 도시된 것은 본 발명에 따른 반도체 팩키지의 엔캡슐레이션 공정을 설명하기 위해서 반도체 팩키지가 몰드 안에 배치된 상태를 개략적으로 도시한 설명도이다.
도 5 에 도시된 것은 도 4 에 도시된 것과 같은 반도체 팩키지의 제조에 사용된 리이드 프레임을 평면도로 나타낸 것이다.
도 6 내지 도 8 에 도시된 것은 본 발명의 다른 실시예에 따른 리이드 프레임의 평면도를 개략적으로 도시한 것이다.
< 도면의 주요 부호에 대한 간단한 설명 >
40. 몰드 41. 다이 패드
42. 이너 리이드 48. 골드 와이어
49. 테이프
본 발명은 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지 및, 반도체 팩키지의 제조 방법에 관한 것으로서, 보다 상세하게는 리이드 프레임의 일측에 테이프를 부착함으로써 엔캡슐레이션 공정시에 몰딩 수지 유동의 균일성이 보장되는 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지 및, 반도체 팩키지의 제조 방법에 관한 것이다.
통상적으로 반도체 팩키지는 리이드 프레임에 구비된 패드상에 반도체 다이를 부착시키고, 반도체 다이의 전극과 리이드 프레임의 이너 리이드를 골드 와이어로 와이어 본딩시키며, 몰딩 수지로 외장을 형성하는 엔캡슐레이션(encapsulation)을 수행함으로써 제조된다. 엔캡슐레이션 작업은 와이어 본딩 작업이 완료된 리이드 프레임과 반도체 다이를 소정 형상을 가진 몰드(mold)안에 배치한 후에 이루어진다. 몰드 안으로 몰딩 수지를 유동시킴으로써 몰드가 충전된 상태에서 몰딩 수지를 경화시킴으로써 엔캡슐레이션 작업이 완료된다.
도 1 에 도시된 것은 통상적인 반도체 팩키지의 일 예에 대한 단면도이다.
도면을 참조하면, 반도체 팩키지는 다이 패드(11)와 이너 리이드(12)로 이루어지는 리이드 프레임과, 상기 다이 패드(11)의 상부 표면에 부착된 다이(16)와, 상기 다이(16)의 전극과 이너 리이드(12) 또는 상기 이너 리이드(12)와 다이 패드(11)를 전기적으로 연결시키는 골드 와이어(18)와, 상기 다이(16)와 리이드 프레임의 외장을 감싸서 팩키지의 외장을 형성하는 엔캡슐레이션(17)을 구비한다. 골드 와이어(18)의 접합성 및, 전기적인 도전성을 향상시키기 위해서 다이 패드(11)와 이너 리이드(12)의 표면에는 은과 같은 재료로 도금층(13)이 형성되고, 외부 회로에 대한 접합성을 향상시키기 위해서 이너 리이드(12)의 노출된 표면에는 솔더 도금층(14)이 형성된다.
도 2 에 도시된 것은 반도체 팩키지의 엔캡슐레이션 공정을 설명하기 위해서 반도체 팩키지가 몰드 안에 배치된 상태를 개략적으로 도시한 설명도이다.
도면을 참조하면, 도면 번호 20 으로 표시된 선은 엔캡슐레이션 공정에 사용되는 몰드의 내표면에 대응하는 윤곽을 나타내는 것으로서, 본원에서는 설명의 편의를 위해서 도면 번호 20을 몰드(mold)로서 지칭하기로 한다. 몰드(20)는 궁극적으로 반도체 팩키지의 외표면 윤곽에 대응하리라는 점을 이해할 수 있다.
몰드(20)의 내측에는 와이어 본딩이 종료된 리이드 프레임이 배치된다. 리이드 프레임은 다이 패드(21)와, 이너 리이드(22)로 이루어진다. 다이 패드(21)의 일측에는 다이(26)가 부착되어 있다. 도 2 에서는 골드 와이어가 생략된 상태로 도시되어 있다. 다이(26)는 도 1 의 경우와는 달리 다이 패드(21)의 일측에 편향되어 배치된 것을 알 수 있다. 즉, 도 1 의 반도체 팩키지에서는 다이(16)가 다이 패드(11)의 중심부에 배치되어 있는 반면에, 도 2 의 경우에는 다이(26)가 다이 패드(21)의 일측에 편향되어 배치된 것이다.
몰딩 수지는 몰드(20)의 일측에 형성된 개구를 통해서 유입되어 몰드(20)의 내표면을 채우게 된다. 화살표 A 로 표시된 것은 몰딩 수지가 몰드(20)의 내측으로 유입되어서 유동하는 방향으로 개략적으로 표시한 것이다. 이와 같이 몰딩 수지가 몰드(20)의 내표면에서 유동할 때, 다이(26)의 상부 표면과 몰드(20)의 내표면 사이의 두께는 H1 이 되는 반면에, 다이 패드(21)의 상부 표면과 몰드(20)의 내표면 사이의 두께는 H2 이며, H1<H2 인 것을 알 수 있다. 이와 같은 두께의 차이는 몰딩 수지의 유동(A)이 통과하는 몰드(20) 내부의 단면적의 차이를 초래하므로, 몰딩 수지가 다이(26)의 상부를 통과할 때와 다이 패드(21)의 상부를 통과할 때 상이한 속도 및, 압력을 가지게 된다. 이처럼 몰드 수지의 유동이 상이한 유속 및, 압력으로 이루어지게 되면 다이 패드(21)의 처짐과 들뜸의 원인이 되며, 크랙이 발생할 수도 있다. 몰딩 수지는 유속과 압력의 차이로 인하여 몰드(20)의 안에서 균일한 밀도로 분포될 수 없으며, 그러한 원인으로 여러 가지 부정적인 현상이 발생하는 것이다.
더욱이, 몰딩 수지의 유속과 압력의 차이로 인해서 팩키지 공정이 완료된 이후에도 몰딩 수지의 밀도 분포가 균일하게 형성되지 않을 수 있다. 따라서 몰딩 수지로써 이루어진 엔캡슐레이션은 열적인 팽창과 수축시에 불균형을 겪게 되고, 그로 인해 크랙 발생의 근본 원인이 되며, 습기 민감도 레벨(MSL; moisture sensitivity level)의 저하에도 영향을 미치게 된다.
도 3 에 도시된 것은 다른 유형의 반도체 팩키지에 대한 엔캡슐레이션 작업을 개략적으로 도시한 설명도이다.
도면을 참조하면, 리이드 프레임은 다이 패드(31)와 이너 리이드(32)를 구비 하며, 다이 패드(31)에는 다이 안착 홈(36)이 형성되어 있다. 다이 안착 홈(36)에는 다이(36)가 일측에 편향되게 부착되어 있다.
도 3에서 도면 번호 38 및, 38' 로 표시된 것은 다이(36)의 전극과 이너 리이드(32)를 연결하는 골드 와이어들의 상태를 예시한 것이다. 골드 와이어는 엔캡슐레이션이 정상적으로 이루어질 경우에는 도면 번호 38 로 표시된 바와 같이 다이(36)와 이너 리이드(32)를 연결하지만, 몰딩 수지의 압력과 유속의 차이는 도면 번호 38' 로 표시된 바와 같이 본딩 와이어를 늘어지게 하는 현상을 일으킨다. 따라서 골드 와이어(38')는 다이 패드(31)의 표면과 접촉하게 되고, 전기적인 단락이 발생하게 된다. 이러한 현상은 다이(36)가 접착되지 않은 다이 패드(31)의 상부에서 몰딩 수지의 압력이 강해지는 것이 원인이 될 수 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 개선된 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지 및, 반도체 팩키지의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 몰딩 수지의 균일한 유동을 보장함으로써 엔캡슐레이션의 안정성이 보장되는 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지 및, 반도체 팩키지의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 다이 패드의 일측에 테이프를 부착함으로써 안정적인 엔캡슐레이션이 가능해지는 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지 및, 반도체 팩키지의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따르면,
다이 패드;
상기 다이 패드의 주변부에서 연장되는 복수개의 이너 리이드; 및,
상기 다이 패드 표면의 일측에 접착된 접착 테이프;를 구비하는 리이드 프레임이 제공된다.
본 발명의 다른 특징에 따르면, 상기 접착 테이프는 상기 리이드 프레임을 구비한 반도체 팩키지의 엔캡슐레이션 작업시에 몰드 안에서 몰딩 수지가 균일하게 유동할 수 있도록 유동 저항을 제공한다.
본 발명의 다른 특징에 따르면, 상기 접착 테이프는 상기 리이드 프레임을 구비한 반도체 팩키지의 몰딩후의 반도체 팩키지의 열적 팽창 및, 수축시에 반도체 팩키지내의 국부적인 크랙을 방지할 수 있다.
본 발명의 다른 특징에 따르면, 상기 접착 테이프의 두께는, 상기 다이 패드의 표면에 부착될 반도체 다이와 반도체 팩키지 표면 사이의 거리가 상기 접착 테이프의 표면과 상기 반도체 팩키지 표면 사이의 거리와 실질적으로 같도록 설정된다.
본 발명의 다른 특징에 따르면, 상기 접착 테이프는 "l" 자 형상, "ㅁ" 자 형상, "역의 ㄴ" 자 형상, 또는 "역의 ㄷ" 자 형상들중 하나의 형상을 구비한다.
또한 본 발명에 따르면,
다이 패드;
상기 다이 패드의 주변부에서 연장되는 복수개의 이너 리이드;
상기 다이 패드의 표면에 부착된 반도체 다이;
상기 다이 패드 표면에서 상기 반도체 다이의 위치에 따라서 정해지는 일측의 위치에 접착된 접착 테이프;
상기 반도체 다이의 전극과 상기 이너 리이드를 연결하는 골드 와이어; 및,
상기 다이 패드, 이너 리이드, 반도체 다이 및, 골드 와이어를 둘러싸서 외장을 형성하는 엔캡슐레이션;을 구비하는 반도체 팩키지가 제공된다.
또한 본 발명에 따르면, 다이 패드와 이너 리이드를 구비하며, 상기 다이 패드의 일측에 부착된 접착 테이프를 구비하는 리이드 프레임을 제공하는 단계;
상기 다이 패드상에 반도체 다이를 소정 위치에 부착시키는 단계;
상기 반도체 다이와 상기 이너 리이드를 골드 와이어로 연결시키는 단계;
상기 반도체 다이가 부착된 다이 패드와 이너 리이드를 몰드 안에 배치하고 몰딩 수지를 유동시켜서 몰드를 충전 및, 경화시킴으로써 엔캡슐레이션을 형성하는 단계;를 구비하고,
상기 접착 테이프는 상기 몰드 안에서 몰딩 수지가 유동할 때 몰드 안에 균일한 압력 및, 유속이 형성되도록 유동 저항을 제공하는 것을 특징으로 하는 반도체 팩키지의 제조 방법이 제공된다.
이하, 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명하기로 한다.
도 4 에 도시된 것은 본 발명에 따른 반도체 팩키지의 엔캡슐레이션 공정을 설명하기 위해서 반도체 팩키지가 몰드 안에 배치된 상태를 개략적으로 도시한 설명도이다.
도면을 참조하면, 도면 번호 40 으로 표시된 선은 엔캡슐레이션 공정에 사용되는 몰드의 내표면에 대응하는 윤곽을 나타내는 것이다. 몰드(20)는 궁극적으로 반도체 팩키지의 외표면 윤곽에 대응하리라는 점을 이해할 수 있다.
몰드(40)의 내측에 다이 패드(41)와 이너 리이드(42)를 구비하는 리이드 프레임이 배치된다. 다이 패드(41)의 상부 표면에는 다이 안착홈(41a)이 형성되어 있으며, 다이 안착홈(41a)에는 일측에 편향된 상태로 다이(46)가 부착되어 있다. 한편, 다이 패드(41)의 전극과 이너 리이드(42)를 연결하는 골드 와이어(48)는 도시의 편의상 단지 하나만이 도시되어 있다.
본 발명의 일 특징에 따르면, 리이드 프레임의 표면 일측에 접착 테이프(49)가 부착된다. 접착 테이프(49)는 A 로 표시되는 몰딩 수지의 유동이 몰드(40)의 내부에서 균일하게 이루어지도록 하는 역할을 한다. 접착 테이프(49)를 부착함으로써 몰딩 수지의 유동은 다이(46)의 상부에서 받는 유동 저항과 동일한 유동 저항을 접착 테이프(49)의 상부에서도 받게 된다.
이를 보다 상세하게 설명하면, 다이(46)의 상부 표면으로부터 몰드(40)의 내표면까지의 두께는 H3 으로 표시되어 있고, 접착 테이프(49)의 상부 표면으로부터 몰드(40)의 내표면까지의 두께는 H4 로 표시되어 있다. 접착 테이프(49)의 두께는상기 H3 와 H4 는 실질적으로 같은 길이가 되도록 설정되는 것이 바람직스럽다. 그러나 H3 와 H4 의 크기가 다소 차이가 있다 하더라도 본원 발명이 의도하는 소기 의 작용 효과를 달성할 수 있다. 몰딩 수지가 접착 테이프(49)의 상부 및, 주변에서 발생하는 유동 저항은 몰딩 수지가 접착 테이프(49)의 상부 및, 주변에서 발생하는 유동 저항과 유사하게 되므로, 몰딩 수지의 유속 및, 압력은 다이(46)의 상부 및, 주변과 접착 테이프(49)의 상부 및, 주변에서 유사하게 형성된다. 따라서 몰드(40)의 내부에서는 전체적으로 균일한 몰딩 수지의 유속 및, 압력이 형성될 수 있고, 그로 인해서 몰딩 수지의 균일성이 획득될 수 있다. 또한, 골드 와이어가 몰딩 수지의 증가된 압력에 의해 쳐지는 현상도 방지될 수 있다. 더욱이, 팩키지 작업이 완료된 이후에도 엔캡슐레이션을 형성하는 몰딩 수지의 밀도 분포가 일정하므로 크랙의 원인이 제거되며, 습기 민감도 레벨도 적정 수준에서 유지될 수 있다. 이는 팩키지의 열팽창 및, 수축시에 균형을 유지할 수 있기 때문이다.
다른 한편으로, 접착 테이프(49)는 골드 와이어(48)가 다이 패드(41)의 표면(41b)에 접촉하는 것을 방지한다. 골드 와이어(48)는 몰드(40)의 내측에서 몰딩 수지의 균일한 압력 및, 유속이 유지되는 한 늘어지는 현상이 발생하지 않지만, 골드 와이어의 늘어짐 현상이 발생한다 할지라도 접착 테이프(49)의 표면에 접촉하게 되므로 전기적인 단락을 방지할 수 있는 것이다. 접착 테이프(49)는 절연성을 가짐으로써 이러한 단락 방지 역할을 수행할 수 있다.
도 5 에 도시된 것은 도 4 에 도시된 것과 같은 반도체 팩키지의 제조에 사용된 리이드 프레임을 평면도로 나타낸 것이다.
도면을 참조하면, 리이드 프레임은 다이 패드(41)와, 상기 다이 패드(41)의 주변에서 방사상으로 연장된 복수개의 이너 리이드(42)를 가진다. 이너 리이드(42) 는 댐바(dam bar, 52)에 의해서 서로 연결되어 있으며, 다이 패드(41)의 모서리로부터 연장된 타이바(tie bar, 51)가 댐바(52)와 연결됨으로써 일체화된 형상을 유지한다. 반도체 팩키지가 완성된 이후에는 댐바(52)가 절단된다.
한편, 다이 패드(41)의 표면에는 반도체 다이가 안착될 수 있는 다이 안착홈(41a)이 형성된다. 반도체 다이는 다이 안착홈(41a)의 일측에 편향되어 부착될 수 있다. 또한 다이 패드(41)의 표면에는 접착 테이프(49)가 접착되어 있다. 이와 같이 접착 테이프(49)를 다이 패드(41)의 일 표면에 부착함으로써 몰드 내에서 몰딩 수지를 유동시킬 때 의도적인 유동 저항을 야기시키고, 그로 인해서 몰드내에 전체적으로 균일한 압력과 유속이 분포될 수 있도록 한다.
도 6 내지 도 8 에 도시된 것은 본 발명의 다른 실시예에 따른 리이드 프레임의 평면도를 개략적으로 도시한 것이다.
도 6을 참조하면, 리이드 프레임은 다이 패드(61)와 상기 다이 패드(61)로부터 방사상으로 연장된 이너 리이드(62)를 구비한다. 다이 패드(61)와 이너 리이드(62)는 위에서 설명된 바와 같이 타이바와 댐바를 통해서 서로 연결되며, 이에 관해서는 더 이상 상세하게 설명하지 않기로 한다. 다이 패드(61)의 중심부에는 반도체 다이(66)가 부착되는데, 상기 반도체 다이(66)의 면적은 다이 패드(61)에 비해서 상대적으로 매우 작다. 따라서 엔캡슐레이션 작업시에 몰딩 수지는 다이 패드(61)의 주변부와 다이 패드(61)의 중심부에서 유속 및, 압력의 차이가 발생하게 된다. 이를 방지하기 위해서 접착 테이프(69)가 부착되는데, 접착 테이프(69)는 도면에 도시된 바와 같이 전체적으로 "ㅁ" 자로 형성되는 것이 바람직스럽다. 즉, 다이 패드(61)의 주변부에서 몰딩 수지의 유동에 저항을 제공하도록 반도체 다이(66)를 둘러싸는 "ㅁ" 자 형상을 가지는 것이다.
도 7을 참조하면, 리이드 프레임은 다이 패드(71)와 다리 패드(71)로부터 방사상으로 연장된 리이드(72)를 구비한다. 반도체 다이(76)는 다이 패드(71)에 비해서 상대적으로 작은 면적을 가질 뿐만 아니라, 다이 패드(71)의 일 모서리에 편향되어 위치된다. 즉, 다이 패드(71)는 도면에서 다이 패드(71)의 좌측 상부에 편향되어 위치된다. 이러한 경우에는 몰딩 수지의 유동에 적절한 저항을 제공하도록, 반도체 다이(76)의 위치에 대향하는 우측과 하부에서 다이 패드(71)가 연장되는 것이 바람직스럽다. 도면에 도시된 바와 같이 접착 테이프(79)는 역의 "ㄴ" 자 형상(즉, ┛의 형상)을 가진다.
도 8을 참조하면, 리이드 프레임은 다이 패드(81)와, 상기 다이 패드(81)의 제 1 측(도면에서 보았을 때, 다이 패드(81)의 좌측)으로부터 연장된 짧은 길이의 이너 리이드(82a)와, 다른 제 1 내지 제 3 측(도면에서 보았을 때, 다이 패드(81)의 상부측, 하부측 및, 우측의 3 개측으로부터 연장된 긴 길이의 이너 리이드(82b)를 구비하는 것을 알 수 있다. 여기에서, 반도체 다이(86)는 다이 패드(81)의 좌측 중앙에 위치하게 된다. 이러한 경우에는 도면에 도시된 바와 같이 접착 테이프(89)가 역의 "ㄷ" 자 형상을 가짐으로써 반도체 다이(86)를 둘러싸게 된다.
도 6 내지 도 8 에 도시된 실시예들로부터 알 수 있는 바와 같이, 몰딩 수지의 유동을 균일하게 유지하기 위하여 부착되는 접착 테이프는 반도체 다이의 위치 및, 몰딩 수지의 유동 특성을 고려하여 다양한 위치에서 다양한 방식으로 접착될 수 있다. 또한 접착 테이프의 두께나 길이등도 몰딩 수지의 유동 특성을 고려하여 실험적으로 결정될 수 있다. 어떠한 경우에서건, 접착 테이프를 부착시켜서 몰드 내부에서의 몰딩 수지의 유동의 균일성을 향상시킴으로써 엔캡슐레이션의 안정성과 견고성을 향상시킬 수 있다.
본 발명에 따른 리이드 프레임, 리이드 프레임을 구비한 반도체 및, 그것의 제조 방법은 몰딩 수지 유동의 균일성을 확보함으로써 엔캡슐레이션이 안정화될 수 있으며, 특히 다이 패드의 처짐이나 들뜸이 방지될 수 있으며, 크랙이 방지될 수 있다. 또한 골드 와이어가 몰딩 수지에 압력으로 인해 다이 패드등과 접촉됨으로써 발생될 수 있는 전기적인 쇼트를 방지할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예지적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (7)

  1. 다이 패드;
    상기 다이 패드의 주변부에서 연장되는 복수개의 이너 리이드; 및,
    상기 다이 패드 표면의 일측에 접착된 접착 테이프;를 구비하고,
    상기 접착 테이프는 리이드 프레임을 구비한 반도체 팩키지의 엔캡슐레이션 작업시에 몰드 안에서 몰딩 수지가 균일하게 유동할 수 있도록 유동 저항을 제공하고,
    상기 접착 테이프의 두께는, 상기 다이 패드의 표면에 부착될 반도체 다이와 반도체 팩키지 표면 사이의 거리가 상기 접착 테이프의 표면과 상기 반도체 팩키지 표면 사이의 거리와 실질적으로 같도록 설정되는 것을 특징으로 하는 리이드 프레임.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 접착 테이프는 상기 리이드 프레임을 구비한 반도체 팩키지의 몰딩후의 반도체 팩키지의 열적 팽창 및, 수축시에 반도체 팩키지내의 국부적인 크랙을 방지할 수 있는 것을 특징으로 하는 리이드 프레임.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 접착 테이프는 "l" 자 형상, "ㅁ" 자 형상, "역의 ㄴ" 자 형상, 또는 " 역의 ㄷ" 자 형상들중 하나의 형상을 구비하는 것을 특징으로 하는 리이드 프레임.
  6. 다이 패드;
    상기 다이 패드의 주변부에서 연장되는 복수개의 이너 리이드;
    상기 다이 패드의 표면에 부착된 반도체 다이;
    상기 다이 패드 표면에서 상기 반도체 다이의 위치에 따라서 정해지는 일측의 위치에 접착된 접착 테이프;
    상기 반도체 다이의 전극과 상기 이너 리이드를 연결하는 골드 와이어; 및,
    상기 다이 패드, 이너 리이드, 반도체 다이 및, 골드 와이어를 둘러싸서 외장을 형성하는 엔캡슐레이션;을 구비하고,
    상기 접착 테이프는 리이드 프레임을 구비한 반도체 팩키지의 엔캡슐레이션 작업시에 몰드 안에서 몰딩 수지가 균일하게 유동할 수 있도록 유동 저항을 제공하고,
    상기 접착 테이프의 두께는, 상기 다이 패드의 표면에 부착될 반도체 다이와 반도체 팩키지 표면 사이의 거리가 상기 접착 테이프의 표면과 상기 반도체 팩키지 표면 사이의 거리와 실질적으로 같도록 설정되는 것을 특징으로 하는 반도체 팩키지.
  7. 삭제
KR1020040052305A 2004-07-06 2004-07-06 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법 KR100651806B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040052305A KR100651806B1 (ko) 2004-07-06 2004-07-06 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052305A KR100651806B1 (ko) 2004-07-06 2004-07-06 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060003424A KR20060003424A (ko) 2006-01-11
KR100651806B1 true KR100651806B1 (ko) 2006-12-01

Family

ID=37105876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052305A KR100651806B1 (ko) 2004-07-06 2004-07-06 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100651806B1 (ko)

Also Published As

Publication number Publication date
KR20060003424A (ko) 2006-01-11

Similar Documents

Publication Publication Date Title
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US6291273B1 (en) Plastic molded type semiconductor device and fabrication process thereof
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US6772512B2 (en) Method of fabricating a flip-chip ball-grid-array package without causing mold flash
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US6541702B2 (en) Semiconductor device
US20080160678A1 (en) Method for fabricating semiconductor package
KR20090046282A (ko) 반도체 패키지 및 그의 제조방법
KR20180003042U (ko) 리드 프레임 디바이스
KR100651806B1 (ko) 리이드 프레임, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법
US8105871B2 (en) Semiconductor device and manufacturing method of the same
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
JP4002235B2 (ja) 樹脂封止型半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
TWI627714B (zh) 導線架及晶片封裝結構
JP2007042709A (ja) 樹脂封止金型及び樹脂封止型電子部品
JP4225990B2 (ja) 半導体装置の製造方法
JP2005340309A (ja) 樹脂封止型半導体装置およびその製造方法
KR19980057885A (ko) 칩 스케일 패키지
JPH0737921A (ja) 半導体装置
KR19990031589A (ko) 리드프레임
KR20010008664A (ko) 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그제조방법
JPH05136321A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 14