JP2850462B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2850462B2
JP2850462B2 JP7867790A JP7867790A JP2850462B2 JP 2850462 B2 JP2850462 B2 JP 2850462B2 JP 7867790 A JP7867790 A JP 7867790A JP 7867790 A JP7867790 A JP 7867790A JP 2850462 B2 JP2850462 B2 JP 2850462B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
semiconductor element
fixing portion
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7867790A
Other languages
English (en)
Other versions
JPH03280453A (ja
Inventor
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7867790A priority Critical patent/JP2850462B2/ja
Publication of JPH03280453A publication Critical patent/JPH03280453A/ja
Application granted granted Critical
Publication of JP2850462B2 publication Critical patent/JP2850462B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置、さらに詳しくは、作動により高
熱を発する半導体装置及びその製造方法に関するもので
ある。
[従来の技術] 低熱抵抗を必要とする高出力半導体素子を内蔵した半
導体装置は、作動により高熱を発するため種々放熱手段
を講じている。
第4図は放熱手段を備えた従来の半導体装置の一例を
示すもので、(1)は半導体素子、(2)はリードフレ
ームのインナリードで、半導体素子(1)の各電極はワ
イヤ(3)によりそれぞれ対応するインナリード(2)
に接続されている。(4)は半導体素子(1)の基板
(1a)に密着して配設された放熱板で、例えば銅の如き
熱伝導の良好な材料からなっている。そして、これら半
導体素子(1)、インナリード(2)、ワイヤ(3)及
び放熱板(4)は、放熱板(4)の下面を除きエポキシ
樹脂の如き熱硬化性樹脂等によりパッケージ(5)され
ている。
上記のよう半導体装置においては、半導体素子(1)
が発熱すると、その熱の大部分は放熱板(4)を介して
放熱され、温度の上昇が抑制される。
第5図は放熱手段を備えた従来の半導体装置の他の例
を示すものである。この例では、合成樹脂製のフレーム
(16)に金属板(7),(8)を取付けると共にインナ
リード(2)を配置し、金属板(7)上に半導体素子
(1)を貼付けてその電極と各インナリード(2)とを
それぞれワイヤ(3)により接続し、インナリード
(2)をアウタリード(9),(9a)に接続したもので
ある。
このように構成した半導体装置においては、半導体素
子(1)から発生した熱は、ワイヤ(3)とインナリー
ド(2)及び金属板(7),(8)からアウトリード
(9),(9a)を介して放熱され、、温度の上昇が抑制
される。
[発明が解決しようとする課題] 第5図に示すような半導体装置においては、放熱構造
が複雑であり製造コストや汎用性を考慮するとあまり好
ましくない。更にベースは合成樹脂製のフレームからな
るためにその放熱効果は不十分である。しかも、放熱板
が半導体装置の平面方向において広域に位置するため、
樹脂封止の際に放熱板により樹脂の流動が阻害されて内
部まで充分行き渡らず、充填不良の問題が発生する等の
問題が生じる。
また、第4図に示すような半導体装置においては、放
熱構造は簡易であるものの、その放熱板は方形状をなし
て引っかかりのない形状のまま露出しているため、半導
体装置完成後に放熱板(4)が抜けてしまう可能性があ
る。樹脂と金属とは、その密着性が低いことに起因す
る。また露出しているために放熱板(4)とパッケージ
(5)との界面から内部に水分が侵入して機能の劣化を
来すなど、信頼性の面で問題があった。
そこで本発明は上記の課題を解決すべくなされたもの
で、放熱効果の得られる半導体装置において、第1の目
的は樹脂の充填不良をなくすといった樹脂の充填性を向
上させる構造を提供することにある。また第2の目的
は、放熱部材のパッケージからの抜け防止が図られる構
造を提供することにある。また第3の目的は、放熱部と
樹脂との密着強度が弱いという材質上の欠点を乗り越え
て、信頼性の得られる半導体装置の構造を提供すること
にある。更に第4の目的は、内部に水分が侵入しにくい
構造を提供することにある。
[課題を解決するための手段] 本発明に係る半導体装置は、電極を有する半導体素子
と、前記半導体素子を搭載するとともに前記半導体素子
から発生する熱を伝導する材料からなる固定部と、先端
が前記半導体素子に向かって延出されるインナリード
と、前記電極と前記インナリードとを接続するワイヤ
と、前記半導体素子及び前記インナリード及び前記ワイ
ヤを樹脂にて封止する樹脂封止部とを有し、 前記固定部には前記インナリードの前記先端から所定
の長さ重なる領域が存在し、前記固定部の前記重なる領
域には貫通穴が形成され、前記固定部の前記貫通穴が形
成された位置及びその近傍は前記樹脂にて完全に覆われ
るとともに前記樹脂は前記貫通穴内を含んで充填され、 前記固定部において前記半導体素子が固定される側の
表面には前記半導体素子の搭載される領域を除く領域に
絶縁層が施されてなることを特徴とする。
また上記構成に加えて、前記インナリードは前記重な
る領域において絶縁層を介して前記固定部に直接固定さ
れてなることを特徴とする。
また上記いずれかの構成において、前記固定部は銅か
らなることを特徴とする。
また上記いずれかの構成において、前記固定部は、全
体が完全に前記樹脂にて覆われてなることを特徴とす
る。
一方、本発明における半導体装置の製造方法として
は、半導体素子から発生する熱を放出させる放熱部材を
含んだ樹脂封止型の半導体装置の製造方法であって、 前記半導体素子の搭載領域を除く領域に絶縁処理が施
されるとともに前記搭載領域を除く領域に貫通穴が形成
された前記放熱部材を用意する工程と、 前記放熱部材とインナリードとを前記絶縁処理により
施された絶縁層を介して接続する工程と、 前記放熱部材における前記搭載領域に前記半導体素子
を搭載する工程と、 前記半導体素子の電極と前記インナリードとをワイヤ
にて接続する工程と、 前記半導体素子、前記インナリード、前記ワイヤ及び
前記貫通穴の内部を含む前記放熱部を樹脂にて封止する
工程と、を含んでなることを特徴とする。
[作用] 放熱機能と半導体素子載置機能とを兼用した固定部に
は、インナリードの先端から所定の長さ重なる領域が存
在し、その固定部の重なる領域には貫通穴が形成されて
いる。また固定部の貫通穴が形成された位置及びその近
傍は樹脂にて完全に覆われるとともに樹脂は貫通穴内を
含んで充填されている。従って、樹脂封止部の貫通穴近
傍においては放射機能兼用の固定部に対して引っかかり
ができるため、樹脂と固定部との密着性が高まり固定部
の抜け防止がはかられる。また固定部を境にした上下の
パッケージ型の連結面積も増加するので、上下のパッケ
ージ型の剥がれを防止でき半導体装置の強度を高めるこ
とができる。貫通穴があることで樹脂の流動性が向上す
るため未充填部分がなくなり、品質の安定化が図れる。
また仮に半導体装置の作動時に半導体素子の温度が上昇
したとしても、その熱は放熱機能を有する固定板から放
出されるので、高放熱型の半導体素子でもその信用性を
損なうことがない。更に、固定部の半導体素子が固定さ
れる側の表面には半導体素子の搭載される領域を除く領
域に絶縁層を施せば確実に絶縁状態が提供でき、半導体
装置内部でのショート防止につながる。しかもインナリ
ードを絶縁層を介して固定部に直接固定すれば、インナ
リードも熱伝導経路に含まれてアウタリード側に熱に逃
がすため放熱効果が高まり、半導体装置の温度上昇を防
止できる。またインナリードのばたつきもなくなり安定
したボンディングができる。放熱性を考えると、固定部
は銅からなることが好ましい。また固定部は全体が完全
に樹脂に覆われれば固定部の抜けに関する問題は全くな
くなる点に加えて、半導体装置内に水分を侵入させる経
路をなくすことができ、信頼性の高い半導体装置が得ら
れる。
また、半導体素子からみてワイヤが存在するボンディ
ング領域よりも外側領域の固定部において貫通穴を形成
すれば、貫通穴に関わる既に述べた効果に加え貫通穴が
ボンディング工程時の障害にもならないため好ましい。
またワイヤは非常に細くワイヤ自体の剛性が比較的弱い
ため、多方向から樹脂が注入されると注入圧に耐えられ
ない場合がある。樹脂の注入圧に対して保護される構造
となる。
[実施例] 第1図は本発明実施例の縦断面図である。なお、第4
図の従来例と同じ部分には同じ符号を付し、説明を省略
する。(10)は放熱部材として用いた例えば銅の如き熱
伝導の良好な材料からなる放熱機能を有し、放熱部材か
らなる一方で半導体素子を搭載するための固定部であ
る。本例では以下放熱板と称して説明する。第2図に示
すようにその上面には半導体素子(1)の搭載部(11)
を除き、樹脂等により絶縁膜(13)が形成されており、
半導体素子(1)の搭載部(11)の周囲、即ち絶縁膜
(13)が形成されている部分には、複数個の貫通穴(1
2)が設けられている。
上記のような半導体装置を組立てるには、先ず、第3
図に示すように放熱板(10)の上面にリードフレームの
リード(2)を載せ、接着剤、両面テープ等によりそれ
ぞれ放熱板(10)に貼付ける。次に、放熱板(10)の中
央部に設けた半導体素子(1)の搭載部(11)に、接着
剤、両面テープ等により半導体素子(1)を貼付けて固
定し、半導体素子(1)の各電極とこれに対応したリー
ドフレームのインナリード(2)とをそれぞれワイヤ
(3)により接続する。そして、エポキシ樹脂の如き熱
可塑性樹脂等で封止し、パッケージ(5)する。最後に
パッケージ(5)の外側においてリードフレームを切断
してアウタリード(2a)を整形装置によりフオーミング
する。
樹脂等による封止にあたっては、樹脂等は放熱板(1
0)に設けた貫通穴(12)によりその流動性が向上し、
放熱板(10)と樹脂との密着性が高まり、また上下のパ
ッケージ型の連通面積も増加するので、充填不良の問題
は発生せず、パッケージ強度を高めることができる。
上記の説明では、半導体素子(1)の搭載部(11)の
周囲の絶縁処理を施した部分に複数個の円形の貫通穴
(12)を設けた場合を示したが、貫通穴(12)の形状、
大きさ、位置、数等は適宜選択することができる。なお
第1図に示されているように本例では貫通穴の位置をワ
イヤ(3)の位置するワイヤボンディング領域と異なる
領域に設けている。これはワイヤボンド工程の際に貫通
穴が障害にならない点を考慮している。特に同図では半
導体素子(1)からみてボンディング領域よりも外側領
域の放熱板に貫通穴(12)を形成している。この位置に
貫通穴を設ける利点は既に述べてあるので省略する。ま
た、貫通穴(12)のピッチが大きいときは、インナリー
ド(2)を貼付けたのち、インナリード(2)の間に小
さい貫通穴を穿設してもよい。
[発明の効果] 以上の説明から明らかなように、本発明によれば次の
ような顕著な効果を得ることができる。
(1)放熱機能と半導体素子載置機能とを兼用した固定
部には、インナリードの先端から所定の長さ重なる領域
が存在し、その固定部の重なる領域には貫通穴が形成さ
れている。また固定部の貫通穴が形成された位置及びそ
の近傍は樹脂にて完全に覆われるとともに樹脂は貫通穴
内を含んで充填されている。従って、樹脂封止部の貫通
穴近傍においては放熱機能兼用の固定部に対して引っか
かりができるため、樹脂と固定部との密着性が高まり固
定部の抜け防止がはかれる。
(2)また固定部を境にした上下のパッケージ型の連結
面積も増加するので、上下のパッケージ型の剥がれを防
止でき半導体装置の強度を高めることができる。
(3)また仮に半導体装置の作動時に半導体素子の温度
が上昇したとしても、その熱は放熱機能を有する固定板
から放出されるので、高放熱型の半導体素子でもその信
頼性を損なうことがない。
【図面の簡単な説明】
第1図は本発明実施例の縦断面図、第2図(a)は本発
明の要部をなす放熱板の実施例の平面図、(b)はその
A−A断面図、第3図(a)は本発明に係る製造方法を
説明するための平面図、(b)はそのB−B断面図、第
4図、第5図は放熱板を備えた従来の半導体装置の断面
図である。 (1):半導体素子、(2):インナリード、(3):
ワイヤ、(5):パッケージ、(10):放熱板、(1
1):半導体素子の搭載部、(12):貫通穴、(13):
絶縁膜。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】電極を有する半導体素子と、前記半導体素
    子を搭載するとともに前記半導体素子から発生する熱を
    伝導する材料からなる固定部と、先端が前記半導体素子
    に向かって延出されるインナリードと、前記電極と前記
    インナリードとを接続するワイヤと、前記半導体素子及
    び前記インナリード及び前記ワイヤを樹脂にて封止する
    樹脂封止部とを有し、 前記固定部には前記インナリードの前記先端から所定の
    長さ重なる領域が存在し、前記固定部の前記重なる領域
    には貫通穴が形成され、前記固定部の前記貫通穴が形成
    された位置及びその近傍は前記樹脂にて完全に覆われる
    とともに前記樹脂は前記貫通穴内を含んで充填され、 前記固定部において前記半導体素子が固定される側の表
    面には前記半導体素子の搭載される領域を除く領域に絶
    縁層が施されてなることを特徴とする半導体装置。
  2. 【請求項2】前記インナリードは前記重なる領域におい
    て絶縁層を介して前記固定部に直接固定されてなること
    を特徴とする請求項1記載の半導体装置。
  3. 【請求項3】前記固定部は銅からなることを特徴とする
    請求項1または2に記載の半導体装置。
  4. 【請求項4】前記固定部は、全体が完全に前記樹脂にて
    覆われてなることを特徴とする請求項1乃至3のいずれ
    かに記載の半導体装置。
  5. 【請求項5】半導体素子から発生する熱を放出させる放
    熱部材を含んだ樹脂封止型の半導体装置の製造方法であ
    って、 前記半導体素子の搭載領域を除く領域に絶縁処理が施さ
    れるとともに前記搭載領域を除く領域に貫通穴が形成さ
    れた前記放熱部材を用意する工程と、 前記放熱部材とインナリードとを前記絶縁処理により施
    された絶縁層を介して接続する工程と、 前記放熱部材における前記搭載領域に前記半導体素子を
    搭載する工程と、 前記半導体素子の電極と前記インナリードとをワイヤに
    て接続する工程と、 前記半導体素子、前記インナリード、前記ワイヤ及び前
    記貫通穴の内部を含む前記放熱部を樹脂にて封止する工
    程と、 を含んでなることを特徴とする半導体装置の製造方法。
JP7867790A 1990-03-29 1990-03-29 半導体装置及びその製造方法 Expired - Fee Related JP2850462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7867790A JP2850462B2 (ja) 1990-03-29 1990-03-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7867790A JP2850462B2 (ja) 1990-03-29 1990-03-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH03280453A JPH03280453A (ja) 1991-12-11
JP2850462B2 true JP2850462B2 (ja) 1999-01-27

Family

ID=13668506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7867790A Expired - Fee Related JP2850462B2 (ja) 1990-03-29 1990-03-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2850462B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
KR0128164B1 (ko) * 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5596485A (en) * 1995-03-16 1997-01-21 Amkor Electronics, Inc. Plastic packaged integrated circuit with heat spreader
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
DE19543920C2 (de) * 1995-11-24 2000-11-16 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul

Also Published As

Publication number Publication date
JPH03280453A (ja) 1991-12-11

Similar Documents

Publication Publication Date Title
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
JPH09260550A (ja) 半導体装置
JPH0831988A (ja) テープキャリアパッケージの封止構造
JP2850462B2 (ja) 半導体装置及びその製造方法
JP2725448B2 (ja) 半導体装置
JP2501953B2 (ja) 半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH09199629A (ja) 半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2625236B2 (ja) 半導体パッケージの放熱構造
JP2000286378A (ja) 樹脂封止型半導体装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP2000124401A (ja) 半導体装置
JP2662991B2 (ja) 混成集積回路パッケージ
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH11330315A (ja) 半導体装置及びその製造方法
JPH0974160A (ja) 半導体装置およびその製造方法
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2772986B2 (ja) 半導体装置
JP2000012740A (ja) 樹脂封止型半導体装置
JPH0897329A (ja) 電子部品搭載装置
JPH11163229A (ja) 半導体装置およびその製造方法
JP2710207B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20071113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees