JP3106069B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JP3106069B2
JP3106069B2 JP26528594A JP26528594A JP3106069B2 JP 3106069 B2 JP3106069 B2 JP 3106069B2 JP 26528594 A JP26528594 A JP 26528594A JP 26528594 A JP26528594 A JP 26528594A JP 3106069 B2 JP3106069 B2 JP 3106069B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
die pad
package
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26528594A
Other languages
English (en)
Other versions
JPH08125106A (ja
Inventor
俊也 石尾
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26528594A priority Critical patent/JP3106069B2/ja
Publication of JPH08125106A publication Critical patent/JPH08125106A/ja
Application granted granted Critical
Publication of JP3106069B2 publication Critical patent/JP3106069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、更に詳しくは、半導体チップのパッケー
ジ及びその製造方法に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】第１の従来の樹脂封止型半導体装置とし
て、図９に示すように、スタンピングやエッチングによ
ってパターンの形成されたリードフレームのダイパッド
２上に、銀ペーストやハンダ等の接着層５を介して半導
体チップ１がダイボンドされ、半導体チップ１とインナ
ーリード３とが金ワイヤー等６で接続され、アウターリ
ード４にハンダメッキが施され、マーク工程を経て、フ
ォーミングが行われている。
【０００３】また、第２の従来例として、外部端子と電
気的に導通をとるためのインナーリード３を半導体チッ
プ１の上に引き回した構造（以下、「ＬＯＣ構造」とす
る。）のものがあり、図１０に示すように、スタンピン
グやエッチングによってパターンの形成されたリードフ
レームのインナーリード３及びバスバー１６と半導体チ
ップ１とが接着層（接着テープ）５を介して熱圧着によ
りダイボンドされ、半導体チップ１とインナーリード３
とが金ワイヤー等６で接続され、アウターリード４にハ
ンダメッキが施され、マーク工程を経て、フォーミング
が行われる。
【０００４】このとき用いられる接着テープは一般に３
層構造を有し、ポリイミド等の基材の両面に、ポリイミ
ド系樹脂、フェノール樹脂、エポキシ樹脂等の熱硬化性
の接着剤または、ポリイミド系樹脂、ポリエーテル系樹
脂等の熱可塑性の接着剤が付けられている。また、熱硬
化性の接着剤の場合はダイボンドの後アフターキュアが
必要であるが、熱可塑性の接着剤の場合はアフターキュ
アを必要とせず、保存安定性の問題やアウトガスの問題
等からも一般に熱可塑性の接着剤が使用される。
【０００５】また、第３の従来例として、特開平４−１
７４５５１号公報に記載されている、図１１（ａ）及び
（ｂ）に示すように、共用インナーリード１７を用いて
半導体チップ１を固定するＬＯＣ構造の変形構造もある
が、これも共用インナーリード１７上にワイヤボンドを
行うため、金ワイヤー６のループ高さを考慮するとパッ
ケージ厚を薄くすることはできない。
【０００６】更に、第４の従来例として、特開平６−９
７３５３号公報に記載されている、図１２（ａ）及び
（ｂ）に示すような、半導体チップ１の回路形成面の周
縁部に該回路の外部端子が形成されており、回路形成面
とダイパッドとが外部端子が露出されるように接着膜を
介して接着されており、インナーリードと外部端子とが
ワイヤボンディングされているものがある。
【０００７】尚、図９は第１の従来の樹脂封止型半導体
装置の断面図であり、図１０は第２の従来の樹脂封止型
半導体装置の断面図であり、図１１（ａ）は第３の従来
の樹脂封止型半導体装置の平面図であり、同（ｂ）は同
樹脂封止型半導体装置の断面図であり、図１２（ａ）は
第４の従来の樹脂封止型半導体装置の平面図であり、同
（ｂ）は同樹脂封止型半導体装置の図１２（ａ）におけ
るＡ−Ａ’断面図である。図９乃至図１２において、１
は半導体チップ、２はダイパッド、３はインナーリー
ド、４はアウターリード、５は接着層（又は、接着テー
プ）、６は金ワイヤー、７は封止樹脂、９はサポートバ
ー、１６はバスバー、１７は共用インナーリードを示
す。
【０００８】
【発明が解決しようとする課題】一般に、ＤＲＡＭやＳ
ＲＡＭ等のメモリの用途の一つの例としてＩＣメモリカ
ードがあるが、例えば、厚さが３．３ｍｍのＩＣメモリ
カードにおいては、図１３（ａ）に示すように、厚さ１
ｍｍのパッケージの場合は２層しか実装できない。ＩＣ
メモリカードの実装密度を高くするためにパッケージの
厚さを０．５ｍｍ以下にすると、図１３（ｂ）に示すよ
うに１ｍｍ厚のパッケージを用いた場合より実装密度が
２倍になる。尚、図１３において、１３はパッケージ、
１８は基板、１９はパネル、２０は樹脂フレームを示
す。
【０００９】しかし、上述の第１の従来技術、第２の従
来技術及び第３の技術においては以下の課題を有してい
る。
【００１０】図９に示す第１の従来技術の場合、半導体
チップ１の厚さを０．２ｍｍ、ダイパッド２の厚さを
０．０８ｍｍとした場合、銀ペーストまたはハンダの接
着層５の厚さ（０．０１ｍｍ）と金ワイヤー６のループ
高さ（０．１２ｍｍ）と金ワイヤー６を覆い隠すための
封止樹脂７の厚さ（０．０５ｍｍ）とダイパッド２の下
の封止樹脂７の厚さ（０．１７ｍｍ）とを合計するとパ
ッケージ１３の総厚は０．６３ｍｍとなる。
【００１１】この場合、パッケージ１３の厚さを０．５
ｍｍ以下にするためには、半導体チップ１またはダイパ
ッド２を薄くすることが考えられるが、ウエハーやリー
ドフレームのハンドリング性を悪くしないためには半導
体チップ１の厚さを０．２ｍｍ以上に、ダイパッド２の
厚さを０．０８ｍｍ以上にする必要がある。また、金ワ
イヤー６のループ高さは低ループワイヤーを用いても
０．１２ｍｍが量産レベルでは限界と言われている。更
に、モールドポストキュア後のパッケージ反りや樹脂封
止後のダイパッド変形を防止するために封入物の位置は
パッケージ１３内の中心になければならず、ダイパッド
２下部の封止樹脂７の厚さは半導体チップ１上の封止樹
脂７の厚さと同じ０．１７ｍｍとなる。
【００１２】また、図１０に示す第２の従来技術の場
合、半導体チップ１の厚さを０．２ｍｍ、ダイパッドの
厚さを０．０８ｍｍとした場合、接着層５の厚さ（接着
剤：０．００８ｍｍ／基材：０．０２０ｍｍ／接着剤：
０．００８ｍｍ）と、半導体チップ１上のインナーリー
ド３にボンディングした場合の金ワイヤー６のループ高
さ（０．２ｍｍ）からインナーリード３の厚さ及び接着
層５の厚さを引いた高さ（０．０８４ｍｍ）と、金ワイ
ヤー６を覆い隠すための封止樹脂７の厚さ（０．０５ｍ
ｍ）と、半導体チップ１下の封止樹脂７の厚さ（０．１
３４ｍｍ）とを合計するとパッケージ１３の総厚は０．
５８４ｍｍとなる。
【００１３】更に、図１１に示す第３の従来技術の場
合、半導体チップ１の厚さを０．２ｍｍ、共用インナー
リードの厚さを０．０８ｍｍとした場合、接着層５の厚
さ（接着剤：０．００８ｍｍ／基材：０．０２ｍｍ／接
着剤：０．００８ｍｍ）、金ワイヤー６を覆い隠すため
の封止樹脂７の厚さ（０．０５ｍｍ）と半導体チップ１
下の封止樹脂７の厚さ（０．１７ｍｍ）の合計は０．６
５６ｍｍとなる。
【００１４】したがって、上述の第１の従来技術、第２
の従来技術及び第３の従来技術では、図１３（ｂ）に示
すような４段構造のＩＣカードに使用可能な０．５ｍｍ
厚以下の薄型パッケージの生産は不可能である。
【００１５】また、図１２に示す第４の従来技術におい
ては、金ワイヤー６のループ高さを無視することができ
るため、パッケージ１３の厚さが０．５ｍｍ以下の薄型
化が可能であるが、以下の課題を有している。
【００１６】まず、図１２に示すように、半導体チップ
１のアクティブ領域（トランジスタやダイオード等が微
細に形成された領域）上に封止樹脂７と半導体チップ１
のアクティブ領域より面積の小さなダイパッド２のみし
か存在しないため、光が照射されると光発生電流が起こ
り、誤動作をおこす。半導体チップ１上を覆っている封
止樹脂７はカーボンブラックを含有させ光を通さないよ
うになっているが、フィラーの材質が透明なガラス質で
あることと、封止樹脂７の厚さが大変薄いことが原因で
光を遮断できない。
【００１７】また、図１２に示すように、半導体チップ
１上にダイパッド２が存在しない領域があるため、半導
体チップ１下の封止樹脂７の厚さとダイパッド２上の封
止樹脂７の厚さとを等しくした場合、このダイパッド２
の存在しない領域上の封止樹脂７の厚さ分だけ、ダイパ
ッド２上の封止樹脂７の厚さが厚くなり、その結果、半
導体チップ１の上下の封止樹脂厚に差が生じるため、
０．１ｍｍものパッケージ１３の反りが発生する。
【００１８】また、上述の半導体チップ１上にダイパッ
ド２が存在しない領域の接着テープ５と半導体チップ１
とは、ダイボンド時に充分な加圧がなされていないた
め、充分な接合がなされておらず、特にパッケージ１３
が吸湿した状態で、実装のためのリフローを行った場
合、この未接合部分からパッケージクラックが発生す
る。また、パッケージクラックが発生しなくとも、未接
合部分は水分が蓄積し易いのでアルミ腐食やリーク等で
デバイスの信頼性上の問題が生じる。
【００１９】また、樹脂封止時には、半導体チップ１は
サポートバー９によって支えられ、サポートバー９をア
ップセットして、パッケージ１３の中心に位置させられ
ているだけなので、樹脂に押されて、封入物（インナー
リード３、半導体チップ１、金ワイヤー６等）が変位す
る。樹脂厚が厚い場合には、あまり問題とはならない
が、厚さが０．５ｍｍ以下の薄型パッケージの場合、こ
の変位によって、パッケージ１３の樹脂外へ半導体チッ
プ１、ダイパッド２や金ワイヤー６等が露出しやすく、
パッケージ１３の外観上の不良となる。また、これらの
露出がなくとも、パッケージ１３内のバランスが崩れる
のでパッケージ反りの原因となる。更に、樹脂が流れる
流路が狭くなるので、パッケージ１３の封入物の変位に
よって樹脂封入時の樹脂流動バランスが崩れると、封止
樹脂７の未充填不良等の成型歩留りが悪くなる。
【００２０】更に、パッケージ１３の厚さが０．５ｍｍ
以下になるとパッケージ１３の強度が低くなりハンドリ
ング性が悪くなる。図１２に示す半導体装置においてパ
ッケージ１３の曲げ強度は半導体チップ１と封止樹脂７
の強度のみで保つ。尚、パッケージ１３の曲げ強度の測
定方法は、図１０に示すように、１０×１８．４ｍｍの
パッケージ１３を間隔１４ｍｍの固定台１５に固定し、
パッケージ１３の中央部をプッシュプルゲージ１４で押
す。このとき得られたプッシュプルゲージ１４の測定値
をパッケージ１３の曲げ強度とした。このとき、従来の
１ｍｍ厚のパッケージ１３では１０ｋｇｆの曲げ強度を
もつが、図１２（ａ）に示すパッケージ１３の曲げ強度
は１ｋｇｆ程度しかない。
【００２１】本発明は、パッケージ厚が０．５ｍｍ以下
の従来の樹脂封止型半導体装置よりも、光発生電流及び
パッケージ反りの発生を抑制し、パッケージ強度を向上
させる手段を提供することを目的とする。
【００２２】
【課題を解決するための手段】本発明は、半導体チップ
の回路形成領域を有する面の周縁に該回路の外部端子が
設けられ、且つ、上記回路形成領域を有する面と該回路
形成領域全面を覆うダイパッドとが、上記外部端子が露
出されるように、その端が上記ダイパッドの内側に位置
する絶縁接着テープを介して接着され、且つ、上記半導
体チップ側方に設けられたインナーリードと上記外部端
子とはワイヤーボンディングされていることを特徴とす
る樹脂封止型半導体装置である。
【００２３】また、上記ダイパッドがインバー又はスー
パーインバーからなることを特徴とする、樹脂封止型半
導体装置である。
【００２４】また、回路形成領域を有する面の周縁に該
回路の外部端子を有する半導体チップの上記回路形成領
域を有する面と該回路形成領域全面を覆うダイパッドと
を、上記外部端子が露出するように、その端が上記ダイ
パッドの内側に位置する絶縁接着テープを介して接着
し、上記半導体チップ側方に設けられたインナーリード
と上記外部端子とをワイヤーボンディングし、底面に所
定の高さの突起部を有する下部金型上にサポートバーを
上記ダイパッドと同一平面上に位置させた状態で、上記
半導体チップの回路形成面と反対の面が上記突起部と接
触するように上記半導体チップを配置し、上部金型を介
して加圧し、上記サポートバーに弾性力を生じさせるこ
とにより上記ダイパッド及び上記半導体チップを抑え付
けながら、上記下部金型と上記上部金型とにより形成さ
れる空間に封止用樹脂を注入することを特徴とする、請
求項１又は請求項２記載の樹脂封止型半導体装置の製造
方法である。
【００２５】
【００２６】
【作用】上記構成により、半導体チップのアクティブ領
域全体をリードフレームのダイパッドが覆い、インナー
リードを半導体チップの周りに配置することにより、遮
光性に優れ、パッケージ反りは起こらず、従来のパッケ
ージ厚が０．５ｍｍ以下の薄型パッケージより耐曲げ強
度の強い、パッケージ厚が０．５ｍｍ以下の薄型パッケ
ージが製造できる。
【００２７】また、接着テープを用いて、半導体チップ
とダイパッドとをダイボンドする場合、接着テープ全体
で半導体チップとダイパッドとを接着するので、接着テ
ープはダイボンド時に充分に加圧され、パッケージクラ
ックの発生を防止できる。
【００２８】また、ダイパッド部に熱膨張係数の小さい
インバーやスーパーインバーを用いることにより、パッ
ケージの反りを抑制することができる。
【００２９】更に、サポートバーのばね性（弾性力）を
利用して、半導体チップ等を押さえ付けることによっ
て、インナーリード、半導体チップ、金ワイヤー等の封
入物が変位することを防止できる。
【００３０】
【実施例】以下、実施例に基づいて本発明について詳細
に説明する。
【００３１】図１（ａ）は本発明の第１の実施例の樹脂
封止型半導体装置の平面図であり、同（ａ）は同樹脂封
止型半導体装置の断面図であり、図２は第２の実施例の
樹脂封止型半導体装置の断面図であり、図３は本発明の
製造工程の説明に供する図であり、図４（ａ）は図３に
示す工程によって製造された樹脂封止型半導体装置の斜
視図であり、同（ｂ）は同断面図であり、図５（ａ）乃
至（ｃ）はパケージクラックにおける本発明の効果の説
明に供する図であり、図６（ａ）乃至（ｃ）はボイド発
生における本発明の効果の説明に供する図であり、図７
（ａ）は本発明の第３の実施例の樹脂封止型半導体装置
の平面図であり、同（ｂ）は同樹脂封止型半導体装置の
断面図である。図１乃至図７において、１は半導体チッ
プ、２はダイパッド、３はインナーリード、４はアウタ
ーリード、５ａは接着テープ、５ｂはペースト、６は金
ワイヤー、７は封止樹脂、９はサポートバー、１０ａは
上部金型、１０ｂは下部金型、１１は突起部、１２はボ
イド、１３はパッケージを示す。
【００３２】以下に、本発明の第１の実施例について説
明する。
【００３３】図１（ａ）に示すようなダイパッド２をも
つ，コバールからなる厚さが０．０８ｍｍのリードフレ
ームを用い、例えば、このリードフレームのダイパッド
２のサイズが５．３×９．４ｍｍ、半導体チップ１のサ
イズが５．７×１１．０ｍｍである場合、あらかじめ半
導体チップ１を接着するための接着テープ５ａをサイズ
を４×７．４ｍｍのサイズにカッティングし、ダイパッ
ド２に貼付け温度を３００℃として貼り付けておく。
【００３４】尚、接着テープ５ａは熱可塑性接着剤をポ
リイミド製基材の両面に付けた３層構造（接着剤：０．
００８ｍｍ／基材：０．０２０ｍｍ／接着剤：０．００
８ｍｍ）を有している。
【００３５】次に、図１（ｂ）に示すように、ＬＯＣ用
ダイボンダーを用いダイパッド２にあらかじめ貼り付け
られた接着テープ５ａと半導体チップ１表面とを熱圧着
した。圧着の条件は、温度を３８０℃、圧力を８０ｋｇ
ｆ／ｃｍ2、時間を１秒間とした。その後、０．０２５
ｍｍ径の低ループ用金ワイヤー６を用い０．１２ｍｍの
ループ高さに制御しワイヤーボンドした。更に、ワイヤ
ーボンダーのルーピング条件を適正化し、強制的に低ル
ープ化を図ってよい。また、ダイパッド２及びサポート
バー９には、銀メッキを施さず、アップセット等の加工
はしていないが、インナーリード３は５０μｍ程度のダ
ウンセットを施し、更に、インナーリード３の先端に
は、リング銀メッキを施した。
【００３６】尚、発明者は実験により、図５（ａ）及び
（ｃ）に示すように、接着テープ５ａがダイパッド２上
に位置する場合は、パッケージクラックは発生しなかっ
たが、図５（ｂ）に示すように、ダイパッド２の存在し
ない領域にも接着テープ５ａが存在する場合には、パッ
ケージクラックが発生することを確認している。これ
は、ダイパッド２が存在しない領域の接着テープ５ａに
おいては、ボンディング時に加圧されないため、接着テ
ープ５ａが半導体チップ１に対する充分な接着力を得ら
れないためと考えられる。また、図６（ｂ）及び（ｃ）
に示すように、一のダイパッドに対して、接着テープ５
ａが２つある場合には、ボイドが発生するが、図６
（ａ）に示すように全面に１枚の接着テープ５ａを設け
た場合には、ボイドの発生はなかった。
【００３７】以上のことから、本発明において、半導体
チップ１とダイパッド２とを接続する接着テープは、ダ
イパッドの内側の図１（ａ）に示すような領域に配置さ
せるのがより良い。
【００３８】また、本発明の第１の実施例並びに以下に
説明する第２の実施例及び第３の実施例において、リー
ドフレーム材料として，コバールのかわりに、コバール
より熱膨張係数が小さい、３６％Ｎｉ−Ｆｅ合金である
インバーを使用した場合、コバールを用いた場合よりパ
ッケージの反りは低減できた。また、本発明のリードフ
レーム材料として，コバールのかわりに、インバーより
更に熱膨張係数の小さい、３２％Ｎｉ−５％Ｃｏ−Ｆｅ
合金であるスーパーインバーを使用した場合、インバー
を使用した場合に比べ更にパッケージ反りは低減でき
た。例えば、第１の実施例の場合、リードフレーム材料
として、コバールに比べてインバーを用いた方がパッケ
ージ反りが５０％低減でき、コバールに比べてスーパー
インバーを用いた方がパッケージ反りが６０％低減でき
た。
【００３９】その後、図３に示す上部金型１０ａ及び、
４つの突起部１１を有する下部金型１０ｂを用いて、１
６０℃で樹脂封止を行った。この樹脂封止の際、半導体
チップ１の露出、サポートバー９の露出、金ワイヤー６
の露出及びパッケージの反りに関しては、樹脂封止時に
樹脂圧力によるパケージ内の封入物の変位が生じないよ
うにしなければならない。
【００４０】そこで、本発明は、サポートバー９に弾性
力を生じさせ、この弾性力を利用して封入物の変位を抑
制する。
【００４１】まず、上記工程でダイボンディングされた
半導体チップ１、ダイパッド２及びインナーリード３を
半導体チップ１の回路形成面と反対の面を突起部１１上
に接触するように搭載する。例えば、封入物の各厚さを
上述のようにした場合、半導体チップ１を下部金型１０
ｂに設けられた突起部１１上に搭載したときのサポート
バー９と下部金型１０ｂの開口面との間隔Δは４６μｍ
とする。
【００４２】そして、上部金型１０ａを介してサポート
バー９を加圧し、上部金型１０ａと下部金型１０ｂとの
間に形成された空間に封止樹脂７を注入する。このと
き、突起部１１で半導体チップ１を支えると、半導体チ
ップ１は上に変位しようとするが、アップセットされて
いないサポートバー９のばね性により半導体チップ１の
上への変位が抑えられ、パッケージ７の中心部に半導体
チップ１を位置されることができる。
【００４３】尚、サポートバー９をアップセットすると
ばね性を失い、また、過大な押さえ付け荷重を上部金型
を介して加えると、半導体チップ１にダメージを与えた
り、金ワイヤー６にダメージをあたえるので、モールド
形成時に半導体チップ１が浮かないレベルで押さえ付け
荷重を適正化する必要がある。また、押さえ付け荷重の
調整には、サポートバー９の幅を調整すること又は、ア
ウターリード４や金ワイヤー６で結線するインナーリー
ド３のバランスをパッケージの中心部にずらすことによ
るサポートバー９の押さえ付け量を調整することが行わ
れる。
【００４４】また、本実施例では、注入される封止樹脂
７は、ビフェニール系樹脂で、フィラーはパッケージ反
りの低減のため充填性を損なわない程度に多く含有させ
るため７８ｗｔ％とし、直径が５０μｍ程度の球状のも
のを使用し、３０〜５０ポイズの超低粘度樹脂、本実施
例では４０ポイズのものを用いるが、本発明はこれに限
定されるものではない。
【００４５】また、モールド金型は、マルチプランジャ
ーを使用し、ボイドの発生や半導体チップ１の浮き沈み
がないように、ゲートサイズ、エアーベンド等の適正化
を実施した。エアーベンドから減圧して成型する減圧成
形を実施すると、上記粘度より高い粘度での成形が可能
であった。
【００４６】更に、上述のようにサポートバー９で半導
体チップ１を抑え付けることにより、半導体チップ１を
パッケージの中心に正確に位置させることができ、モー
ルド成型性、パッケージ反り等の点で大幅な改善がされ
たが、反面、本発明ではダイパッド２がパッケージ１３
の中心よりも上側に位置するため、インナーリード３も
サポートバーをアップセット加工した場合に比べて上側
に配置されるので、金ワイヤー６が露出しやすくなっ
た。そこで、インナーリード３の先端を、図４に示すよ
うにダウンセットさせることによって、金ワイヤー６の
露出を防止し、モールド成型条件の幅を大幅に広くする
ことができる。
【００４７】次に、樹脂封止後１７５℃で５時間のポス
トキュアを行った。その後メッキ，マーク工程を経てフ
ォーミングを行った。
【００４８】また、本発明の第２の実施例として、図１
（ａ）に示すようなダイパッド２をもつリードフレーム
を用い、図２に示すように、ダイボンド工程は第１の実
施例で使用したポリイミド製の接着テープ５ａの代わり
に熱硬化性の無銀ペースト５ｂをディスペンス方式によ
りダイパッド２に塗布し半導体チップ１を付けた。その
後、オーブンにより１８０℃で１時間のキュアを行っ
た。
【００４９】その後の工程は第１の実施例と同様にワイ
ヤーボンド、樹脂封止、メッキ、マーク、フォーミング
の順に行った。
【００５０】更に、本発明の第３の実施例として、図７
（ａ）及び（ｂ）に示すように分割されたダイパッド２
をもつ、コバールからなる厚さが０．０８０ｍｍのリー
ドフレームを使用した。半導体チップ１を固定するため
の接着テープ５ａは第１の実施例と同様のポリイミド製
の接着テープ５ａを用いた。その後は第１の実施例と同
様にダイパッド２のアップセット（０．１２ｍｍ）し、
ダイボンド、ワイヤーボンド、樹脂封止、メッキ、マー
ク、フォーミングを行った。図７（ａ）及び（ｂ）に示
すようにダイパッド２には０．１ｍｍ程度の隙間がある
が、このようなパターンにおいても遮光性は良好であ
る。
【００５１】
【発明の効果】以上詳細に説明したように、本発明の樹
脂封止型半導体装置は、金ワイヤーのループの一番高い
ところがダイパッド上面の位置にくるため、金ワイヤー
のループ高さに当たる厚さだけパッケージ厚を薄くで
き、その効果として設計上のパッケージ厚は０．４２４
ｍｍまで薄型化できる。０．４２４ｍｍのパッケージ厚
は下に示す材料の厚さの合計である。金ワイヤーを覆い
隠すために必要な封止樹脂厚（０．０５ｍｍ）、ダイパ
ッドの厚さ（０．０８ｍｍ）、接着テープの厚さ（０．
０３６ｍｍ）、金ワイヤーのループ高さ（０．１２ｍ
ｍ）からダイパッドの厚さ（０．０８ｍｍ）と接着テー
プの厚さ（０．０３６ｍｍ）を差し引いた高さ（０．０
０４ｍｍ）、半導体チップの厚さ（０．２ｍｍ）、半導
体チップの下の封止樹脂厚（０．０５４ｍｍ）である。
但し、このときの樹脂封止の際の成型不良を考慮して、
ダイパッド上の封止樹脂厚と半導体チップの下の封止樹
脂厚を厚くしパッケージ厚を０．４５ｍｍとしたが、樹
脂封止の際の成型歩留まりは良好であった。
【００５２】また、半導体チップのアクティブ領域全域
をダイパッドが覆う構造をとることにより、光発生電流
は発生せず、ダイパッド上の封止樹脂厚と半導体チップ
の下の封止樹脂厚は等しくなるため、パッケージ反りは
０．０２ｍｍ程度しか起こらない。また、従来の０．５
ｍｍ厚以下の薄型パッケージの曲げ強度は１ｋｇｆ程度
しかなかったが、半導体チップのアクティブ領域全体を
覆う構造なので、約２倍のパッケージの強度をもつこと
になる。そして、実装機を使って実装基盤等に実装した
が、本発明の薄型半導体装置においてパッケージや半導
体チップにダメージは発生せず、運搬においてもダメー
ジは起こらないことを確認している。
【００５３】また、接着テープ全体で半導体チップとダ
イパッドとを接着するので、接着テープはダイボンド時
に充分に加圧され、パッケージクラックの発生を防止で
きる。
【００５４】また、ダイパッド部に熱膨張係数の小さい
インバーやスーパーインバーを用いることにより、更に
パッケージの反りを抑制することができる。
【００５５】更に、下部金型の突起部に半導体チップを
サポートバーのばね性を利用して押し付けることによっ
て、半導体チップをパッケージの中心部分に正確に位置
させることができることになり、従来よりモールド成型
性が向上し、パッケージ反りが減少した。
【００５６】以上、本発明では、ＴＳＯＰ構造と同等の
モールド成形性を確保することができ、ワイヤーボンド
手法を用いて、厚さ０．４５ｍｍの樹脂封止型半導体装
置を安定的に生産することができる。また、パッケージ
の反りは１０μｍ以下となり、従来１００μｍ程度であ
った、アウターリード間の高さの乱れ具合を示すコプラ
ナリティも最大５０μｍとなり、ＩＣカードに実装して
も問題は発生しなかった。この結果、超薄型ＩＣパッケ
ージ、特にＩＣカードにおいて、従来のＴＳＯＰ構造の
２倍の実装密度が可能になり、ＩＣカードの大容量化と
低価格化が可能となる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施例の平面図であ
り、（ｂ）は同断面図である。
【図２】本発明の第２の実施例の断面図である。
【図３】本発明の製造工程図である。
【図４】（ａ）は図３に示す工程によって製造された樹
脂封止型半導体装置の斜視図であり、（ｂ）は同樹脂封
止型半導体装置の断面図である。
【図５】本発明の効果の説明に供する図である。
【図６】本発明の効果の説明に供する図である。
【図７】（ａ）は本発明の第３の実施例の断面図であ
り、（ｂ）は同平面図である。
【図８】パッケージの強度を測定方法の説明に供する図
である。
【図９】第１の従来の樹脂封止型半導体装置の断面図で
ある。
【図１０】第２の従来の樹脂封止型半導体装置の断面図
である。
【図１１】（ａ）は第３の従来の樹脂封止型半導体装置
の平面図であり、（ｂ）は同断面図である。
【図１２】（ａ）は第４の従来の樹脂封止型半導体装置
の平面図であり、（ｂ）は同断面図である。
【図１３】（ａ）は２段構造のＩＣカードの断面図であ
り、（ｂ）は４段構造のＩＣカードの断面図である。
【符号の説明】
１ 半導体チップ ２ ダイパッド ３ インナーリード ４ アウターリード ５ａ 接着テープ ５ｂ ペースト ６ 金ワイヤー ７ 封止樹脂 ９ サポートバー １０ａ 上部金型 １０ｂ 下部金型 １１ 突起部 １２ ボイド １３ パッケージ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−315526（ＪＰ，Ａ) 特開 平６−97353（ＪＰ，Ａ) 特開 平３−290957（ＪＰ，Ａ) 特開 平４−196141（ＪＰ，Ａ) 特開 平４−211153（ＪＰ，Ａ) 特開 昭62−66641（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 23/50

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップの回路形成領域を有する面
    の周縁に該回路の外部端子が設けられ、且つ、上記回路
    形成領域を有する面と該回路形成領域全面を覆うダイパ
    ッドとが、上記外部端子が露出されるように、その端が
    上記ダイパッドの内側に位置する絶縁接着テープを介し
    て接着され、且つ、上記半導体チップ側方に設けられた
    インナーリードと上記外部端子とはワイヤーボンディン
    グされていることを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】 上記ダイパッドがインバー又はスーパー
    インバーからなることを特徴とする、請求項１記載の樹
    脂封止型半導体装置。
  3. 【請求項３】 回路形成領域を有する面の周縁に該回路
    の外部端子を有する半導体チップの上記回路形成領域を
    有する面と該回路形成領域全面を覆うダイパッドとを、
    上記外部端子が露出するように、その端が上記ダイパッ
    ドの内側に位置する絶縁接着テープを介して接着し、上
    記半導体チップ側方に設けられたインナーリードと上記
    外部端子とをワイヤーボンディングし、底面に所定の高
    さの突起部を有する下部金型上にサポートバーを上記ダ
    イパッドと同一平面上に位置させた状態で、上記半導体
    チップの回路形成面と反対の面が上記突起部と接触する
    ように上記半導体チップを配置し、上部金型を介して加
    圧し、上記サポートバーに弾性力を生じさせることによ
    り上記ダイパッド及び上記半導体チップを抑え付けなが
    ら、上記下部金型と上記上部金型とにより形成される空
    間に封止用樹脂を注入することを特徴とする、請求項１
    又は請求項２記載の樹脂封止型半導体装置の製造方法。
JP26528594A 1994-10-28 1994-10-28 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3106069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26528594A JP3106069B2 (ja) 1994-10-28 1994-10-28 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26528594A JP3106069B2 (ja) 1994-10-28 1994-10-28 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08125106A JPH08125106A (ja) 1996-05-17
JP3106069B2 true JP3106069B2 (ja) 2000-11-06

Family

ID=17415096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26528594A Expired - Fee Related JP3106069B2 (ja) 1994-10-28 1994-10-28 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3106069B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570911B2 (ja) * 1990-02-26 1997-01-16 株式会社日立製作所 半導体パッケージ及びそれに用いるリードフレーム
JPH03290957A (ja) * 1990-04-06 1991-12-20 Sumitomo Special Metals Co Ltd プラスチックスパッケージ用リードフレーム材料
JPH04196141A (ja) * 1990-11-26 1992-07-15 Sony Corp 半導体装置モールド方法
JPH05315526A (ja) * 1992-05-08 1993-11-26 Hitachi Ltd 半導体装置
JP2824175B2 (ja) * 1992-09-17 1998-11-11 シャープ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH08125106A (ja) 1996-05-17

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US7314820B2 (en) Carrier-free semiconductor package and fabrication method thereof
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6756689B2 (en) Power device having multi-chip package structure
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US6731015B2 (en) Super low profile package with stacked dies
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US7019389B2 (en) Lead frame and semiconductor package with the same
US6864566B2 (en) Duel die package
US20040063247A1 (en) Semiconductor device and method for manufacturing the same
US20070048903A1 (en) Multi-chip package type semiconductor device
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
KR20030018642A (ko) 스택 칩 모듈
US8664775B2 (en) Semiconductor device
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
US20020113304A1 (en) Dual die package and manufacturing method thereof
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP3075617B2 (ja) 半導体集積回路装置
JP3106069B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20070052073A1 (en) Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device
US6211563B1 (en) Semiconductor package with an improved leadframe
US8018075B2 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
US20080038872A1 (en) Method of manufacturing semiconductor device
JP3182378B2 (ja) 半導体装置および混成集積回路装置
JP3182374B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090901

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20120901

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees