KR19980066204A

KR19980066204A - 칩 싸이즈 반도체 패키지 및 그 제조 방법

Info

Publication number: KR19980066204A
Application number: KR1019970001592A
Authority: KR
Inventors: 심일권
Original assignee: 황인길; 아남산업 주식회사
Priority date: 1997-01-21
Filing date: 1997-01-21
Publication date: 1998-10-15

Abstract

발명은 칩 싸이즈 반도체 패키지 및 그 제조 방법에 관한 것으로, 저면에 다수의 입/출력 패드가 형성된 반도체 칩과, 상기 각 입/출력 패드에 융착된 전도성 범프와, 상기 각각의 전도성 범프가 융착될 수 있도록 요홈의 형태로 다수의 범프 랜드가 형성되어 있고 상기 범프 랜드에 각각 연결되어 전도성 박막 형태의 회로 패턴이 형성되어 있으며 상기 회로 패턴의 저면에 다수의 솔더 볼 랜드가 형성되어 있으며 상기 범프 랜드 및 솔더 볼 랜드의 영역을 제외한 회로 패턴에 얇은 보호막이 입혀져서 형성된 인쇄 회로 기판과, 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 봉지제로 봉지하여 형성된 몸체와, 상기 인쇄 회로 기판 저면의 솔더볼 랜드에 입/출력 수단으로서 융착되어 형성된 솔더 볼로 이루어져, 반도체 패키지의 크기를 칩의 크기에 가깝게 축소함으로서 메인 보드에 실장시 그 실장 밀도를 높이고 또한 플립 칩 기술을 이용함으로서 반도체 칩의 입/출력 단자를 인쇄 회로기판의 회로 패턴에 용이하게 본딩할 수 있는 구조를 제공함으로서 총배선 길이를 짧게 하여 전기적 성능을 향상시킬 수 있는 칩 싸이즈 반도체 패키지 및 그 제조방법.

Description

칩 싸이즈 반도체 패키지 및 그 제조 방법

본 발명은 칩 싸이즈 반도체 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체 패키지의 크기를 칩의 크기에 가깝게 축소함으로서 메인보드에 실장시 그 실장 밀도를 높이고 또한 플립 칩 기술을 이용함으로서 반도체칩의 입/출력 단자를 인쇄 회로 기판의 회로 패턴에 용이하게 본딩할 수 있는 구조를 제공함으로서 총배선 길이를 짧게 하여 전기적 성능을 향상시킬 수 있는 칩 싸이즈 반도체 패키지 및 그 제조 방법에 관한 것이다.

일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 적층되어 형성된 단일 소자 및 집적 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체 칩의 성능을 최적화, 극대화시키기 위해 리드 프레임이나 인쇄 회로 기판 등을 이용해 메인 보드로의 신호 입/출력 단자를 형성하고 봉지 수단을 이용하여 봉지한 것을 말한다.

이러한 반도체 패키지의 종류로는 수지 밀봉 패키지, TCP(Tape Carrier Package) 패키지, 글래스(Glass) 밀봉 패키지, 금속 밀봉 패키지 등이 있다. 이와같은 반도체 패키지는 또한 그 메인 보드에 실장하는 방법에 따라 삽입형과 표면실장형으로 분류할 수 있으며 삽입형으로서는 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면 실장형으로서는 QFP(Quad Flat Package), BGA 패키지(Ball Grid Array), BLP(Bottom Leaded Package) 등이 있다.

최근에는 전자 제품의 소형화에 따라 메인 보드의 실장 밀도를 높이기 위해서 삽입형 반도체 패키지보다는 표면 실장형 반도체 패키지가 널리 사용되고 있으며 이러한 반도체 패키지의 구조 중에서 도 1에 도시된 바와 같이 솔더 볼을 입/출력 단자로 사용하는 BGA 패키지를 주로 이용한다.

이러한 종래의 BGA 패키지는 저면에 유리 섬유로 보강시킨 열경화성 수지 복합재(135)와 그것의 상, 하부에 복잡한 회로 패턴(125)의 전도성 박막(Conductive Plated Film)이 샌드위치(Sandwitch) 형태로 적층된후 양표면이 고분자 수지의 솔더 마스크(130)로 얇게 막이 입혀진 형태의 인쇄 회로 기판(180:Printed Circuit Board)을 출발 재료로 하여 그 중앙부에 반도체 칩(110)이 접착되어 있고, 상기 반도체 칩(110)의 입/출력 패드(115)와 상기 회로 패턴(125)은 전도성 와이어(120)로 본딩되어 있으며, 상기 열경화성 수지 복합재(135) 저면의 회로 패턴(125)과 상면의 회로 패턴(125)은 전도성 비아(165)로 연결되어 있고, 상기 저면의 회로 패턴(125)에는 솔더 볼 랜드(140)가 다수 형성되어 있으며, 그 솔더 볼 랜드(140)에는 메인 보드(Main Board, 도면에 도시되지 않음)로의 입출력 수단인 솔더 볼(145)이 융착된 구조로 되어 있다. 한편 상기 반도체 칩(110)과 전도성 와이어(120) 및 열경화성 수지 복합재(135)의 상면에 형성된 회로 패턴(125)을 외부의 여러가지 환경으로부터 보호하기 위해 액상 봉지제(Glob Top) 또는 일반적인 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 이용해 몸체(155)를 형성한 구조로 되어 있다.

상기 구조의 BGA 패키지는 상기 반도체 칩(110)의 신호가 전도성 와이어(120), 상부의 회로 패턴(125), 전도성 비아(165), 하부의 회로 패턴(125), 솔더볼 랜드(140) 그리고 솔더 볼(145)을 통해서 메인 보드와 접속하게 됨으로서 반도체 칩(110)이 작동하도록 되어 있다.

이러한 종래 BGA 패키지는 그 저면에 2차원적으로 배열되어 형성된 다수의 솔더 볼(145)이 입/출력 수단이 됨으로서 다수의 입/출력 패드(115)를 갖는 반도체칩(110)을 용이하게 수용할 수 있으며, 또한 패키지의 부피 및 두께가 박형화되어 반도체 칩(110)을 이용하는 여러 산업 분야에서 널리 이용되고 있는 추세에 있다.

그러나 종래의 이러한 BGA 패키지는 반도체 칩(110)의 입/출력 패드(115)와 열경화성 수지 복합재(135)의 상부에 형성된 다수의 길며 미세하게 형성된 회로 패턴(125)이 전도성 와이어(120)로 본딩되어 있고, 또한 상기 회로 패턴(125)이 전도성 비아(165)를 통해 하부의 회로 패턴(125), 솔더 볼 랜드(140), 솔더 볼(145)을 통해 반도체 칩(110)의 신호가 도통되도록 되어 있다. 이는 반도체 칩에서 메인 보드까지의 신호 라인이 너무 길어서 그 신호 라인에 인덕턴스(Inductance) 및 임피던스(Impedance)가 큰 값으로 나타나고, 또한 각 회로 패턴(125)간에 커플링 효과(Coupling Effect)등이 발생되어 전체적으로 반도체 칩(110)의 전기적 성능을 저하시기는 원인이 되고 있다.

한편 상기 반도체 칩(110)의 고집적화로 인해 반도체 칩(110)의 작동시 발생되는 열 발생량이 대단히 증가하였지만 상기 반도체 칩(110)을 감싸는 몸체(155)의 부피가 너무 커서 외부로 적절히 열방출을 시키지 못하여 반도체 칩(110)이 파괴되거나 또는 그 전기적 성능이 대폭 저하되는 요인으로 작용되고 있다. 즉, 반도체 칩(110)의 설계 기술은 발전하여 그 전기적 성능은 더욱더 우수하게 발전하고 있지만 이를 감싸는 패키지가 그 반도체 칩(110)의 전기적 성능을 저하시키는 문제점이 있다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체 패키지의 크기를 칩의 크기에 가깝게 축소함으로서 메인 보드에 실장시 그 실장밀도를 높이고 또한 플립 칩 기술을 이용함으로서 반도체 칩의 입/출력 단자를 인쇄 회로 기판의 회로 패턴에 용이하게 본딩할 수 있는 구조를 제공함으로서 총배선길이를 짧게 하여 전기적 성능을 향상시킬 수 있는 칩 싸이즈 반도체 패키지 및 그제조 방법을 제공하는데 있다.

도 1은 종래 솔더 볼을 입출력 단자로 사용하는 볼 그리드 어레이 반도체 패키지를 도시한 단면도이다.

도 2는 본 발명에 의한 칩 싸이즈 반도체 패키지를 도시한 단면도이다.

도 3은 도 2의 A부 확대도이다.

도 4a 내지 도 4e는 본 발명에 의한 칩 싸이즈 반도체 패키지의 제조 방법을 나타낸 각각의 상태도이다.

* 도면의 주요부분에 대한 부호의 설명

110 : 반도체 칩(Semi-Conductor Chip)

115 : 입/출력 패드(Input/Output Pad)

120 : 전도성 와이어(Conductive Wire)

125 : 회로 패턴(Circuit Pattern)

130 : 폴리이미드(Polyimide), 솔더 마스크(Solder Mask)

135 : 열경화성 수지 복합재

140 : 솔더 볼 랜드(Solder Ball Land)

145 : 솔더 볼(Solder Ball)

155 : 몸체 165 : 비아(Via)

180 : 인쇄 회로 기판(Printed Circuit Board)

210 : 범프(Bump) 215 : 범프 랜드(Bump Land)

상기한 목적을 달성하기 위해 본 발명에 의한 칩 싸이즈 반도체 패키지는, 저면에 다수의 입/출력 패드가 형성된 반도체 칩과, 상기 각 입/출력 패드에 융착된 전도성 범프와, 상기 각각의 전도성 범프가 융착될 수 있도록 요홈의 형태로 다수의 범프 랜드가 형성되어 있고 상기 범프 랜드에 각각 연결되어 전도성 박막 형태의 회로 패턴이 형성되어 있으며 상기 회로 패턴의 저면에 다수의 솔더 볼 랜드가 형성되어 있으며 상기 범프 랜드 및 솔더 볼 랜드의 영역을 제외한 회로 패턴에 얇은 보호막이 입혀져서 형성된 인쇄 회로 기판과, 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 봉지제로 봉지하여 형성된 몸체와, 상기 인쇄 회로 기판 저면의 솔더 볼 랜드에 입/출력 수단으로서 융착되어 형성된 솔더 볼을 포함하여 이루어진 것을 특징으로 한다.

또한 상기한 목적을 달성하기 위해 본 발명에 의한 칩 싸이즈 반도체 패키지의 제조 방법은, 반도체 칩의 입/출력 패드에 구체 형태의 전도성 물질을 녹여붙임으로서 전도성 범프를 형성하는 단계와, 요홈 형태로 다수의 범프 랜드가 형성되어 있고 상기 범프 랜드에 각각 연결되어 회로 패턴이 형성되어 있고 상기 회로 패턴의 저면에 다수의 솔더 볼 랜드가 형성되어 있고 상기 범프 랜드 및 솔더 볼 랜드의 영역을 제외한 회로 패턴에 얇은 보호막이 입혀진 인쇄 회로 기판의 범프 랜드에 상기 반도체 칩의 범프를 융착시키는 단계와, 상기 반도체 칩등을 외부의 환경으로부터 보호하기 위해 봉지제를 이용하여 봉지함으로서 몸체를 형성하는 단계와, 상기 인쇄 회로 기판 유닛의 솔더 볼 랜드에 구체 형태의 솔더 볼을 융착시키는 단계를 포함하여 이루어진 것을 특징으로 한다.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명에 의한 칩 스케일 반도체 패키지를 가장 바람직한 실시예로서 첨부된 도면에 의해 상세하게 설명하면 다음과 같다.

도시된 바와 같이 본 발명에 의한 칩 싸이즈 반도체 패키지는, 저면에 다수의 입/출력 패드(115)가 형성된 반도체 칩(110)이 구비되어 있고, 상기 반도체 칩(110)의 각 입/출력 패드(115)에는 금(Au), 솔더(Solder), 은(Ag), 은합금 및 은이 함유된 전도성 에폭시로서 구체 모양으로 범프(210)가 형성되어 있다.

한편 상기 반도체 칩(110)의 저면에는 인쇄 회로 기판(180)이 위치되어 있는데 그 구조는 다음과 같다. 먼저 상기 입/출력 패드(115)에 형성된 범프(210)와 대응된 곳에 위치되어 그 범프(210)가 녹아서 붙여질 수 있도록 하단 쪽으로 오목한 모양으로 범프 랜드(215)가 형성되어 있고, 상기 각 범프 랜드(215)에는 미세하고 촘촘한 회로 패턴(125)이 전도성 박막 형태로 형성되어 있다. 여기서 상기 범프 랜드(215)는 구리층, 니켈층, 금층의 적층 구조로 되어 있어서 상기 범프(210)가 용이하게 녹아서 붙여질 수 있도록 하였고, 상기 회로 패턴(125)은 구리 박막으로 형성되어 있다. 그리고 상기 각 회로 패턴(125)의 저면에는 다수의 솔더 볼 랜드(140)가 형성되어 있으며, 상기 회로 패턴(125)중의 솔더 볼 랜드(140) 및 범프 랜드(215)를 제외한 영역은 얇은 보호막으로서 폴리이미드(130)가 도포되어 있음으로서 인쇄 회로 기판(180)이 형성되어 있는 것이다.

또한 상기 인쇄 회로 기판(180) 및 반도체 칩(110)의 상부를 외부의 환경으로부터 보호하기 위해 봉지제를 이용하여 몸체(155)를 형성하였는데 상기 봉지제는 몰딩 금형을 이용하여 봉지하여야 하는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 사용할 수도 있고 액상 봉지제(Glob Top)를 사용하여 봉지함으로서 형성시킬 수 있는 것이다.

마지막으로 상기 인쇄 회로 기판(180) 저면의 솔더 볼 랜드(140)에는 메인보드로의 입/출력 수단으로서 녹아 붙여진 솔더 볼(145)을 포함하여 본 발명에 의한 칩 스케일 반도체 패키지가 구성되어 있는 것이다.

도 3은 도 2의 A부 확대도로서 반도체 칩(110)의 범프(210)가 녹아 붙여지는 범프 랜드(215)는 반도체 칩(110)의 입/출력 패드(115)에 형성된 범프(210)가 양호하게 융착될수 있도록 저면쪽으로 오목한 ∨자 모양으로 형성되어 있으며 저면의 구리 박막으로 형성된 회로 패턴(125)상에 구리층, 니켈층, 금층의 순서로 적층되어 형성되어 있다.

이와 같은 구성을 하는 본 발명에 의한 칩 싸이즈 반도체 패키지는, 반도체칩(110)으로부터의 신호가 반도체 칩(110)의 입/출력 패드(115), 범프(210), 범프랜드(215), 회로 패턴(125), 솔더 볼 랜드(140) 및 솔더 볼(145)을 통해 메인 보드로 전달됨으로서 그 신호 라인의 총길이가 작아짐으로서 신호 라인에 발생되는 인덕턴스, 임피던스 및 커플링 효과가 감소되어 결과적으로 반도체 칩(110)의 전기적 성능이 향상되도록 도모하고 있는 것이다. 또한 상기 인쇄 회로 기판(180) 및 반도체 칩(110)을 외부의 환경으로부터 보호하기 위해 봉지제로 형성된 몸체(155)의 부피가 반도체 칩(110) 자체의 부피와 비교해서 그렇게 크게 형성되지 않음으로서 반도체 칩(110)으로부터 발생되는 열이 쉽게 외부로 방출될 수 있어서 이 또한 반도체 칩(110)의 전기적 성능을 향상시키도록 도모하고 있는 것이다.

한편 상기 반도체 칩(110), 인쇄 회로 기판(180) 및 몸체(155)가 차지하는 부피가 반도체 칩(110) 자체의 부피와 비슷함으로서 그 칩 싸이즈 반도체 패키지를 메인 보드에 실장시 실장 밀도가 높게 되는 것이다.

한편 도 4a 내지 도 4e는 본 발명에 의한 칩 싸이즈 반도체 패키지의 제조방법을 나타낸 각각의 상태도이다.

도시된 바와 같이 본 발명에 의한 칩 싸이즈 반도체 패키지의 제조 방법은, 먼저 반도체 칩(110)에 형성된 다수의 입/출력 패드(115) 각각에 구체 형태의 전도성 물질을 녹여붙여서 전도성 범프(210)를 형성한다. 그런후에 요홈 형태로 다수의 범프 랜드(215)가 형성되어 있고 상기 범프 랜드(215)에 각각 연결되어 회로 패턴(125)이 형성되어 있고 상기 회로 패턴(125)의 저면에 다수의 솔더 볼 랜드(140)가 형성되어 있고 상기 범프 랜드(215) 및 솔더 볼 랜드(140)의 영역을 제외한 회로패턴(125)에 폴리이미드(130)의 보호막이 입혀진 인쇄 회로 기판(180)을 구비하고 그 범프 랜드(215)에 상기 반도체 칩(110)의 범프(210)를 고온의 상태에서 융착시킨다.

여기서 상기 범프 랜드(215), 회로 패턴(125), 솔더 볼 랜드(140) 등이 형성된 인쇄 회로 기판(180)은 유닛(Unit) 단위로 다수를 모아서 인쇄 회로 기판(180) 스트립(Strip)을 형성하도록 한다. 이처럼 다수의 인쇄 회로 기판(180)을 유닛으로해서 인쇄 회로 기판(180) 스트립을 형성하여 차후의 작업을 진행하면 동시에 다수의 칩 싸이즈 반도체 패키지를 제조할수 있기 때문에 생산 수율을 높일수 있다.

이어서 상기 반도체 칩(110)등을 외부의 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드 또는 액상 봉지제등의 봉지제를 이용하여 봉지함으로서 몸체(155)를 형성하고, 상기 인쇄 회로 기판(180)의 솔더 볼 랜드(140)에 구체 형태의 솔더 볼(145)을 융착시킨다.

마지막으로 상기 인쇄 회로 기판(180)의 스트립은 개별적인 인쇄 회로 기판(180) 유닛 단위로 싱귤레이션(Singulation)함으로서 하나의 독립적인 칩 싸이즈 반도체 패키지가 제조되는 것이다. 미실명 부호 300은 싱귤레이션 하기위한 절단수단을 나타낸 것이다.

이상에서와 같이 본 발명은 비록 상기의 예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.

따라서 본 발명에 의한 칩 싸이즈 반도체 패키지 및 그 제조 방법은, 저면에 다수의 입/출력 패드가 형성된 반도체 칩과, 상기 각 입/출력 패드에 융착된 전도성 범프와, 상기 각각의 전도성 범프가 융착될수 있도록 요홈의 형태로 다수의 범프 랜드가 형성되어 있고 상기 범프 랜드에 각각 연결되어 전도성 박막 형태의 회로 패턴이 형성되어 있으며 상기 회로 패턴의 저면에 다수의 솔더 볼 랜드가 형성되어 있으며 상기 범프 랜드 및 솔더 볼 랜드의 영역을 제외한 회로 패턴에 얇은 보호막이 입혀져서 형성된 인쇄 회로 기판과, 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 봉지제로 봉지하여 형성된 몸체와, 상기 인쇄 회로 기판 저면의 솔더 볼 랜드에 입/출력 수단으로서 융착되어 형성된 솔더 볼로 이루어져, 반도체 패키치의 크기를 칩의 크기에 가깝게 축소함으로서 메인 보드에 실장시 그 실장 밀도를 높이고 또한 플립 칩 기술을 이용함으로서 반도체 칩의 입/출력 단자를 인쇄 회로 기판의 회로 패턴에 용이하게 본딩할 수 있는 구조를 제공함으로서 총배선 길이를 짧게 하여 전기적 성능을 향상시킬 수 있는 칩 싸이즈 반도체 패키지 및 그 제조 방법을 제공하는 것이다.

Claims

저면에 다수의 입/출력 패드가 형성된 반도체 칩과, 상기 각 입/출력 패드에 융착된 전도성 범프와, 상기 각각의 전도성 범프가 융착될수 있도록 요홈의 형태로 다수의 범프 랜드가 형성되어 있고 상기 범프 랜드에 각각 연결되어 전도성 박막 형태의 회로 패턴이 형성되어 있으며 상기 회로 패턴의 저면에 다수의 솔더 볼 랜드가 형성되어 있으며 상기 범프 랜드 및 솔더 볼 랜드의 영역을 제외한 회로 패턴에 얇은 보호막에 입혀져서 형성된 인쇄 회로 기판과, 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 봉지제로 봉지하여 형성된 몸체와, 상기 인쇄 회로 기판 저면의 솔더 볼 랜드에 입/출력 수단으로서 융착되어 형성된 솔더 볼을 포함하여 이루어진 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
청구항 1에 있어서, 상기 범프는 금(Au), 솔더(Solder), 은(Ag), 은합금 및 은이 함유된 전도성 에폭시중 하나로 형성된 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
청구항 1에 있어서, 상기 인쇄 회로 기판의 범프 랜드는 구리, 니켈, 금층으로 각각 도금되어 형성된 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
청구항 1 또는 청구항 3중 어느 한 항에 있어서, 상기 범프 랜드는 반도체 칩의 입/출력 패드에 형성된 범프가 융착될수 있도록 저면쪽으로 오목한 부분을 갖도록 형성된 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
청구항 1에 있어서, 상기 회로 패턴은 구리 박막으로 형성된 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
청구항 1에 있어서, 상기 회로 패턴에 입혀진 보호막은 폴리이미드로 된 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
청구항 1에 있어서, 상기 몸체를 형성하는 봉지제는 에폭시 몰딩 컴파운드인 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
청구항 1에 있어서, 상기 몸체를 형성하는 봉지제는 액상 봉지제인 것을 특징으로 하는 칩 싸이즈 반도체 패키지.
반도체 칩의 입/출력 패드에 구체 형태의 전도성 물질을 녹여붙임으로서 전도성 범프를 형성하는 단계와, 요홈 형태로 다수의 범프 랜드가 형성되어 있고 상기 범프 랜드에 각각 연결되어 회로 패턴이 형성되어 있고 상기 회로 패턴의 저면에 다수의 솔더 볼 랜드가 형성되어 있고 상기 범프 랜드 및 솔더 볼 랜드의 영역을 제외한 회로 패턴에 얇은 보호막이 입혀진 인쇄 회로 기판의 범프 랜드에 상기 반도체 칩의 범프를 융착시키는 단계와, 상기 반도체 칩등을 외부의 환경으로부터 보호하기 위해 봉지제를 이용하여 봉지함으로서 몸체를 형성하는 단계와, 상기 인쇄 회로 기판의 솔더 볼 랜드에 구체 형태의 솔더 볼을 융착시키는 단계를 포함하여 이루어진 것을 특징으로 하는 칩 싸이즈 반도체 패키지의 제조 방법.
청구항 9에 있어서, 상기 범프 랜드, 회로 패턴, 솔더 볼 랜드등이 형성된 인쇄회로 기판은 유닛 단위로 다수를 형성하여 인쇄 회로 기판 스트립을 이루도록 하는 것을 특징으로 하는 칩 싸이즈 반도체 패키지의 제조 방법.
청구항 10에 있어서, 상기 인쇄 회로 기판의 스트립은 차후에 솔더 볼이 융착된후에 개별적인 인쇄 회로 기판 유닛 단위로 싱귤레이션 하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 칩 싸이즈 반도체 패키지의 제조 방법.