JPH09260433A - 半導体装置の製法およびそれによって得られた半導体装置 - Google Patents

半導体装置の製法およびそれによって得られた半導体装置

Info

Publication number
JPH09260433A
JPH09260433A JP6650296A JP6650296A JPH09260433A JP H09260433 A JPH09260433 A JP H09260433A JP 6650296 A JP6650296 A JP 6650296A JP 6650296 A JP6650296 A JP 6650296A JP H09260433 A JPH09260433 A JP H09260433A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
sealing
resin layer
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6650296A
Other languages
English (en)
Inventor
Tatsushi Ito
達志 伊藤
Makoto Kuwamura
誠 桑村
Takashi Fukushima
喬 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP6650296A priority Critical patent/JPH09260433A/ja
Publication of JPH09260433A publication Critical patent/JPH09260433A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】例えば、５℃程度での保管が可能で、かつ耐湿
信頼性に優れた封止材料を用いた、信頼性の高い樹脂封
止作業を容易かつ高効率で行うことのできる半導体装置
の製法を提供する。 【解決手段】配線回路基板３の片面に、貫通孔２０を塞
ぐよう実装した半導体デバイス４と、封止材６の封止用
樹脂層２とを対峙させた状態で、半導体デバイス４を覆
うように配線回路基板３面に封止材６を加熱圧着する。
その後、上記封止材６の封止用樹脂層２を加熱溶融し、
毛管現象により、溶融した封止用樹脂層を、配線回路基
板３と半導体デバイス４との空隙内に侵入させ充填させ
る。とともに、配線回路基板３に穿設された貫通孔２０
内にも溶融した封止用樹脂層を侵入させ充填させる。つ
ぎに、溶融した封止用樹脂層の充填完了後、この封止用
樹脂層を加熱硬化させることにより上記配線回路基板３
と半導体デバイス４との空隙を樹脂封止するとともに、
貫通孔２０を閉塞する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、サーフェスマウン
トアレイ構造等に代表される形態の半導体装置におい
て、半導体素子をフェースダウン構造でドーターボード
に実装する際の、あるいは半導体素子が搭載されたドー
ターボードをマザーボードに実装する際の半導体装置の
製法およびそれによって得られた半導体装置に関するも
のである。
【０００２】
【従来の技術】最近の半導体デバイスの性能向上に伴う
要求として、半導体素子をフェースダウン構造で、配線
回路が形成されたマザーボード、あるいはドーターボー
ドに実装する方法（フリップチップ方式、ダイレクトチ
ップアタッチ方式等）が注目されている。これは、従来
から用いられている方式、例えば、半導体素子から金ワ
イヤーでリードフレーム上にコンタクトをとりパッケー
ジングされた形態でマザーボード、あるいはドーターボ
ードに実装する方法では、配線による情報伝達の遅れ、
クロストークによる情報伝達エラー等が生ずるという問
題が発生していることに起因する。
【０００３】
【発明が解決しようとする課題】一方、上記フリップチ
ップ方式、ダイレクトチップアタッチ方式においては、
互いの線膨張係数が異なる半導体素子とボードをダイレ
クトに電気接続を行うことから、接続部分の信頼性が問
題となっている。この対策としては、半導体素子とボー
ドとの空隙に液状樹脂材料を注入し硬化させて樹脂硬化
体を形成し、電気接続部に集中する応力を上記樹脂硬化
体にも分散させることにより接続信頼性を向上させる方
法が採られている。しかしながら、上記液状樹脂材料
は、超低温（−４０℃）での保管が必要であることに加
えて、上記半導体素子とボードとの空隙への注入におい
ては注射器で行う必要があり、注入ポジション、注入量
コントロールが困難である等の問題を抱えている。さら
に、量産化対応時の生産性の問題や液状樹脂材料におい
ては耐湿信頼性に優れたエポキシ樹脂および硬化剤であ
るフェノール樹脂系硬化剤を選択することが困難である
等の問題がある。
【０００４】本発明は、このような事情に鑑みなされた
もので、例えば、５℃程度での保管が可能で、かつ耐湿
信頼性に優れた封止材料を用いた、信頼性の高い樹脂封
止作業を容易かつ高効率で行うことのできる半導体装置
の製法およびそれによって得られた半導体装置の提供を
その目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、下記の配線回路基板（Ａ）の配線電極
に、導電性接着材料を介して半導体デバイスの対応する
電極部を当接し上記配線回路基板（Ａ）に半導体デバイ
スを搭載する工程と、保持基材の片面に封止用樹脂層が
形成された封止材を準備する工程と、上記配線回路基板
（Ａ）に搭載された半導体デバイスと上記封止材の封止
用樹脂層とを対峙させた状態で、配線回路基板（Ａ）と
封止材とを重ね合わせる工程と、上記封止材に形成され
た封止用樹脂層を加熱溶融させ、上記配線回路基板
（Ａ）と半導体素子との空隙および貫通孔に、上記封止
用樹脂層の溶融物を侵入させて充填し上記配線回路基板
（Ａ）と半導体素子との空隙を樹脂封止するとともに貫
通孔を閉塞させる工程とを備えた半導体装置の製法を第
１の要旨とする。 （Ａ）半導体デバイス搭載位置に少なくとも１個の貫通
穴が穿設された配線回路基板。
【０００６】また、下記の配線回路基板（Ａ）の配線電
極面に、それ自体の電極部を上記配線回路基板（Ａ）の
対応する配線電極に導電性接着材料を介して接続した状
態で半導体デバイスが搭載され、上記半導体デバイスを
被覆して膜状保持基材が半導体デバイス搭載面に積重さ
れ、上記半導体デバイス搭載面において半導体デバイス
を含んで膜状保持基材で被覆された部分に樹脂硬化体が
形成されているとともに、上記配線回路基板（Ａ）に穿
設された貫通孔を閉塞するよう樹脂硬化体が形成されて
いる半導体装置を第２の要旨とする。 （Ａ）半導体デバイス搭載位置に少なくとも１個の貫通
穴が穿設された配線回路基板。
【０００７】すなわち、本発明は、半導体デバイス搭載
位置に貫通孔が穿設された配線回路基板に半導体デバイ
スを搭載する一方、保持基材の片面に封止用樹脂層が形
成された封止材を準備する。ついで、上記配線回路基板
に搭載された半導体デバイスと上記封止材の封止用樹脂
層とを対峙させた状態で、配線回路基板と封止材とを重
ね合わせて、上記封止材に形成された封止用樹脂層を加
熱溶融させ、上記配線回路基板と半導体素子との空隙お
よび貫通孔に、上記封止用樹脂層の溶融物を侵入させて
充填し上記配線回路基板と半導体素子との空隙を樹脂封
止するとともに貫通孔を閉塞させる。このようにして、
半導体デバイスと配線回路基板との空隙に存在する空気
（エアー）を貫通穴より外部に出しながら、この空隙に
いわゆる毛管現象により溶融した封止用樹脂層が速やか
に侵入し充填される。したがって、封止作業において、
ボイド発生等の問題がなく良好な封止樹脂層を形成する
ことができる。しかも、上記封止用樹脂の供給が、保持
基材の片面に封止用樹脂層の形成された固形の封止材に
より行われることから、従来の液状樹脂材料のように−
４０℃の超低温での保存の必要がなく、例えば、５℃程
度での保存が可能となる。そして、本発明の製法では、
信頼性の高い封止作業を短時間に行うことが可能とな
り、製造効率の向上が実現する。
【０００８】また、上記半導体装置の製法に用いられ
る、封止材の片面に形成された封止用樹脂層の形成材料
として、エポキシ樹脂と、フェノール樹脂と、最大粒径
が３０μｍ以下に設定されたシリカ粉末、特に溶融シリ
カ粉末とを含有するエポキシ樹脂組成物を用いることに
より、上記空隙への充填が支障なく良好に行われるよう
になり一層好ましい。
【０００９】特に、上記封止用樹脂層が、前記特性
（ｘ）および（ｙ）を備えた固体層状ペレットを用いる
ことが本発明の半導体装置の製法において非常に有用で
ある。
【００１０】そして、このようにして得られた半導体装
置は、配線回路基板に搭載された半導体デバイスを被覆
するように膜状保持基材が半導体デバイス搭載面に積重
されている。このため、上記膜状保持基材が半導体装置
の保存、運搬時において半導体装置の保護部材としての
効果を奏するようになる。また、膜状保持基材として着
色されたものを用いることによりパッケージの識別が可
能となる。さらに、パッケージへのマーキングを可能と
したり、防湿性の向上効果が図られる。
【００１１】
【発明の実施の形態】つぎに、本発明の実施の形態につ
いて説明する。
【００１２】本発明の半導体装置の製法は、貫通孔が穿
設された配線回路基板に搭載された半導体デバイスと封
止樹脂層とが対峙するよう、配線回路基板と封止材とを
重ね合わせ、上記封止用樹脂層を溶融させ、配線回路基
板と半導体デバイスとの空隙を樹脂封止することにより
行われる。
【００１３】本発明の製法に用いられる上記封止材とし
ては、具体的には、図１に示すように、保持基材１の片
面に封止用樹脂層２が形成されたものがあげられる。
【００１４】上記保持基材１としては、特に限定するも
のではないが、例えば、ポリエチレンテレフタレート
（ＰＥＴ）フィルム等の高分子フィルム、アルミニウム
箔等の金属箔（金属フィルム）等があげられる。例え
ば、上記金属フィルムにおいては着色された金属フィル
ムを用いることにより、製造されたパッケージの識別を
可能とする。また、マーキングを鮮明にしたりパッケー
ジの吸湿を抑制または防止効果を奏する。一方、上記Ｐ
ＥＴフィルム等の高分子フィルムにおいては、溶融工程
前、あるいは溶融工程後に剥離するプロセスにおける保
持基材としても用いられる。そして、上記保持基材１の
厚みは、２０〜２００μｍの範囲が好ましい。
【００１５】上記封止用樹脂層２の形成材料としては、
好ましくは、エポキシ樹脂（ａ成分）と、フェノール樹
脂（ｂ成分）と、特定のシリカ粉末（ｃ成分）とを用い
て得られるエポキシ樹脂組成物があげられ、このエポキ
シ樹脂組成物は常温で固体を示す。そして、封止用樹脂
層２は、溶融状態のエポキシ樹脂組成物を保持基材１片
面に塗工することにより層形成される。なお、上記常温
とは、具体的には、２０〜５０℃の範囲をいう。
【００１６】上記エポキシ樹脂（ａ成分）は、常温で固
体であれば特に限定するものではなく従来公知のものが
用いられ、さらには溶融粘度の低いものを用いることが
好ましく、例えば、ビフェニル構造に代表される、結晶
性エポキシ樹脂等が好適に用いられる。より具体的に
は、低溶融粘度という観点から、下記の一般式（１）、
式（２）および式（３）で表される構造を有するエポキ
シ樹脂が用いられる。これらは単独でもしくは２種以上
併せて用いられる。
【００１７】
【化１】
【００１８】
【化２】
【００１９】
【化３】
【００２０】上記式（１）〜（３）で表される構造のエ
ポキシ樹脂において、特にエポキシ当量１５０〜２３０
ｇ／ｅｑで、融点６０〜１６０℃のものを用いることが
好ましい。
【００２１】上記エポキシ樹脂（ａ成分）とともに用い
られるフェノール樹脂（ｂ成分）としては、特に限定す
るものではなく通常用いられるものがあげられ、特に低
粘度のノボラック型フェノール樹脂を用いることが好ま
しい。なかでも、水酸基当量が８０〜１２０ｇ／ｅｑ
で、軟化点が８０℃以下のものを用いることが好まし
い。より好ましくは水酸基当量９０〜１１０ｇ／ｅｑ
で、軟化点５０〜７０℃である。特に好ましくは水酸基
当量１００〜１１０ｇ／ｅｑで、軟化点５５〜６５℃で
ある。
【００２２】上記エポキシ樹脂（ａ成分）とフェノール
樹脂（ｂ成分）の配合割合は、エポキシ樹脂中のエポキ
シ基１当量に対してフェノール樹脂中の水酸基当量を
０．５〜１．６の範囲に設定することが好ましい。より
好ましくは０．８〜１．２の範囲に設定することであ
る。
【００２３】上記ａ成分およびｂ成分とともに用いられ
る特定のシリカ粉末（ｃ成分）は、溶融球状シリカ粉末
であっても破砕状シリカ粉末であってもよく、特に溶融
球状シリカ粉末を用いることが好ましい。そして、上記
シリカ粉末（ｃ成分）としては、平均粒径が０．１〜２
５μｍのものを用いることが好ましく、特に好ましくは
０．５〜２０μｍである。さらに、最大粒径が３０μｍ
以下のものを用いることが本発明での充填部分である空
隙を考慮した場合特に好ましい。すなわち、最大粒径が
３０μｍを超えると、配線回路基板と半導体デバイス間
（封止用樹脂により樹脂封止される空隙）の充填が不可
能になる場合があるからである。また、このような観点
から、このシリカ粉末（ｃ成分）としては、その最大粒
径が、配線回路基板と半導体デバイス間（封止用樹脂に
より樹脂封止される空隙）の距離の１／２以下のものを
用いることが好ましい。より好ましくは配線回路基板と
半導体デバイス間の距離の１／１０〜１／３の最大粒径
を有するシリカ粉末を用いることである。すなわち、最
大粒径が１／２以下のシリカ粉末を用いることにより、
上記配線回路基板と半導体デバイス間への溶融状態の封
止用樹脂の充填が、ボイド等が生じず良好に行われるよ
うになるからである。
【００２４】上記特定のシリカ粉末（ｃ成分）の含有量
は、封止用樹脂全体の５０〜８０重量％の範囲に設定す
ることが好ましい。特に好ましくは５５〜７５重量％で
ある。すなわち、シリカ粉末（ｃ成分）の含有量が５０
重量％未満では、封止用樹脂硬化物の特性、特に線膨張
係数が大きくなり、このため、半導体デバイスと上記係
数との差が大きくなって、樹脂硬化物や半導体デバイス
にクラック等を発生させるようになる。また、８０重量
％を超えると、封止用樹脂の溶融粘度が高くなることか
ら充填性が悪くなる傾向がみられるからである。
【００２５】本発明に用いられる封止用樹脂となるエポ
キシ樹脂組成物には、上記ａ〜ｃ成分以外に、必要に応
じて、シリコーン化合物（側鎖エチレングライコールタ
イプジメチルシロキサン等）等の低応力化剤、難燃剤、
ポリエチレン、カルナバ等のワックス、シランカップリ
ング剤（γ−グリシドキシプロピルトリメトキシシラン
等）等のカップリング剤等を適宜に配合してもよい。
【００２６】上記難燃剤としては、ブロム化エポキシ樹
脂等があげられ、これに三酸化二アンチモン等の難燃助
剤等が用いられる。
【００２７】本発明の半導体装置の製法に用いる封止材
は、例えば、つぎのようにして作製される。すなわち、
まず、前記ａ成分およびｂ成分を混合溶融し、これに前
記ｃ成分および必要に応じて他の添加剤を配合し混合す
る。この後、反応性調整のための触媒を加えて均一系と
してエポキシ樹脂組成物を調製する。その後、保持基材
の片面に、上記エポキシ樹脂組成物を塗工し、好ましく
は厚み５０〜２０００μｍ、より好ましくは２００〜８
００μｍの厚みの封止用樹脂層を形成することにより、
図１に示すように、保持基材１の片面に封止用樹脂層２
が形成された２層構造の封止材が作製される。
【００２８】上記反応性調整のために配合される触媒と
しては、特に限定するものではなく従来から硬化促進剤
として用いられるものがあげられる。例えば、トリフェ
ニルホスフィン、テトラフェニルホスフェート、テトラ
フェニルボレート、２−メチルイミダゾール等があげら
れる。
【００２９】上記エポキシ樹脂組成物調製時における各
成分の混合については上記方法に限定するものではな
く、例えば、上記混合では、２軸ロール、３軸ロール等
を用いることも可能である。また、外部より加熱可能な
金属容器の中で樹脂成分および無機質充填剤成分（シリ
カ粉末）を１５０℃で３０分程度混合して、１２０℃に
温度を下げた後、反応性調整のための上記触媒を添加し
均一混合する方法を採用してもよい。
【００３０】上記封止材の片面に形成された封止用樹脂
層（固体層状ペレット）としては、そのペレット密度が
真密度に対して９９％以上〔特性（ｘ）〕であることが
好ましい。すなわち、ペレット密度が真密度に対して９
９％以上という高真密度に設定することにより、ペレッ
ト内部の空気が硬化物に持ち込まれ、この空気がボイド
を形成する原因となることを防止することが可能となる
からである。なお、上記ペレット密度（％）は下記の式
にて算出される値である。
【００３１】
【数１】ペレット密度（％）＝〔（ペレットの比重）／
（硬化物の比重）〕×１００
【００３２】さらに、この封止材の片面に形成された封
止用樹脂層（固体層状ペレット）としては下記の特性
（ｙ）を有することが好ましい。すなわち、上記封止用
樹脂層の形成材料である封止用樹脂組成物（エポキシ樹
脂組成物）を用い、上記方法に従って断面積１ｍｍ×２
ｍｍの角柱状ペレットを作製する。そして、上記角柱状
ペレットを１５０℃で１０分間加熱溶融し、５０μｍの
空隙を有する２枚の鏡面ガラス板間に溶融侵入させ、そ
の際の侵入距離が１５ｍｍ以上となる特性〔特性
（ｙ）〕を有することが好ましい。より好ましくは侵入
距離が２０ｍｍ以上である。また、上記封止材の片面に
形成された封止用樹脂層としては、各使用温度での溶融
粘度が１〜１００ｐｏｉｓｅ、ゲルタイムが１５０℃に
おいて０．５〜３０分間、その硬化物（封止樹脂層）と
しては、線膨張係数が１７〜４０ｐｐｍ／℃であること
が好ましい。特に好ましくは溶融粘度が１〜３０ｐｏｉ
ｓｅ、ゲルタイムが１５０℃において０．５〜１５分
間、その硬化物（封止樹脂層）としては、線膨張係数が
２２〜３０ｐｐｍ／℃である。これは半導体デバイスと
配線回路基板のジョイント部分の半田の線膨張係数に、
封止用樹脂の硬化物の線膨張係数を近似させることによ
り、応力集中を防止し導通信頼性を向上させることが可
能となるからである。また、溶融粘度が上記範囲内に設
定されることにより半導体デバイスと配線回路基板とで
形成される空隙に対する充填性が良好となる。また、ゲ
ルタイムが上記範囲に設定されることにより、成形作業
性、特に硬化時間の短縮が可能となる。さらに、線膨張
係数が上記範囲内に設定されることにより、樹脂硬化物
（封止樹脂層）や半導体デバイスに対してクラック等の
応力による欠陥防止が可能となる。なお、上記溶融粘度
は、コーンプレート粘度計により測定し、上記ゲルタイ
ムは熱板キャビティー法にて測定した。また、線膨張係
数は、熱機械分析（Thermal Mechanical Analysis：Ｔ
ＭＡ）により測定した。
【００３３】本発明の半導体装置の製法をより詳しく図
面に基づいて説明する。すなわち、まず、図２に示すよ
うに、所定の等間隔で貫通孔２０が設けられ、内部に配
線回路が設けられた配線回路基板３を準備する。一方、
先に述べたように、保持基材１の片面に封止用樹脂層２
が形成された２層構造の封止材（図１参照）を準備す
る。ついで、図３に示すように、上記配線回路基板３の
片面に、上記内部配線回路と、半導体デバイス４が有す
る球状電極部５とを導電性接着材料を介して当接し半導
体デバイス４を実装する（フリップチップ実装）。この
実装時、配線回路基板３に穿設された貫通孔２０を塞ぐ
ように、半導体デバイス４を位置決めして実装する。
【００３４】上記配線回路基板３面に半導体デバイス４
を実装する際に用いられる導電性接着材料としては、一
般に、半田、銀粉入り接着剤、共晶合金、鉛レスハンダ
等があげられる。そして、例えば、導電性接着材料とし
て半田を用いて、この半田を介して配線回路基板３の内
部配線回路と半導体デバイス４の球状電極部５とを当接
し加熱することにより半田を溶融させて半導体デバイス
４を実装することが好ましい。
【００３５】つぎに、図４に示すように、上記半導体デ
バイス４と封止用樹脂層２とを対峙させた状態で、半導
体デバイス４を覆うように配線回路基板３面に封止材６
を加熱圧着する。その後、封止材６の加熱圧着により半
導体デバイス４が密封された状態で、封止材６の封止用
樹脂層２を加熱溶融し、図５に示すように、毛管現象に
より、溶融した封止用樹脂層２ａを、配線回路基板３と
半導体デバイス４との空隙内に侵入させ充填させる。と
ともに、配線回路基板３に穿設された貫通孔２０内にも
溶融した封止用樹脂層２ａを侵入させ充填させる。つぎ
に、溶融した封止用樹脂層２ａの充填完了後、この封止
用樹脂層２ａを加熱硬化させることにより上記配線回路
基板３と半導体デバイス４との空隙を樹脂封止するとと
もに、貫通孔２０を閉塞する。
【００３６】このようにして、図６に示すような構造の
半導体装置が製造される。すなわち、図６において、７
は上記封止材６の封止用樹脂層２を用いて樹脂封止する
ことにより形成された樹脂硬化体である。この樹脂硬化
体は、半導体デバイス４搭載面において、この半導体デ
バイス４を含んで保持基材１で被覆された部分全てに形
成されている。とともに、配線回路基板３に穿設された
貫通孔２０内にもこれを閉塞するよう樹脂硬化体が形成
されている。したがって、半導体デバイス４搭載面に設
けられた上記保持基材１は、半導体装置の保存、運搬時
における半導体装置の保護部材としての効果を奏するよ
うになる。また、上記保持基材１として着色されたもの
を用いることによりパッケージの識別を可能にする。さ
らに、パッケージへのマーキングを可能としたり、防湿
性の向上効果が図られる。
【００３７】上記封止材６に設けられた封止用樹脂層２
を溶融させる加熱温度は、封止用樹脂層２の形成材料に
もよるが、熱硬化性樹脂としてエポキシ樹脂を用いる場
合、半導体デバイス４および配線回路基板３の劣化等を
考慮して、７０〜２５０℃に設定される。
【００３８】上記配線回路基板３の材質としては、特に
限定するものではなく従来公知のものが用いられるが、
例えば、ビスマレイミドトリアジン（ＢＴ）基板、ガラ
スクロス入りエポキシ樹脂基板、セラミック基板等があ
げられる。
【００３９】また、上記配線回路基板３に穿設される貫
通孔２０の直径は、配線回路基板３の厚み、半導体デバ
イス４の大きさ等により適宜に設定されるが、１０μｍ
〜１ｍｍに設定することが好ましく、特に好ましくは１
００〜５００μｍである。
【００４０】さらに、上記の製法で用いた配線回路基板
３は、図２に示すように、貫通孔２０が一定の間隔をお
いて、すなわち、等間隔で設けられている。このときの
貫通孔２０同士の間隔（ピッチ）としては、半導体デバ
イス４の大きさにもよるが、例えば、５０μｍ〜２ｍｍ
に設定することが好ましい。より好ましくは、５００μ
ｍ〜１ｍｍである。
【００４１】また、本発明においては、配線回路基板に
設けられる貫通孔の穿設位置は、上記図２に示すよう
に、貫通孔２０が配線回路基板３全体に等間隔となるよ
う設定することに限定するものではない。例えば、図７
に示すように、配線回路基板３ａにおいて、半導体デバ
イス４の搭載領域Ｘ（破線で囲まれた部分）の略中央部
分に貫通孔２０が１個設けられた場合があげられる。さ
らに、図８に示すように、配線回路基板３ｂにおいて、
半導体デバイス４の搭載領域Ｘ（破線で囲まれた部分）
の略中央部分に貫通孔２０ａが１個設けられ、この貫通
孔２０ａを中心に複数個の貫通孔２０ｂが互いに等間隔
で設けられた場合（図８では、４個の貫通孔２０ｂが互
いに等間隔で穿設されている）があげられる。
【００４２】そして、上記各貫通孔の穿設位置におい
て、図２に示すように、貫通孔２０が等間隔で穿設され
た場合における効果としては、配線回路基板３と半導体
デバイス４との間隔のばらつきによって、溶融した樹脂
の侵入スピードのバランスがくずれた場合においても、
貫通孔２０（エアーベント）の位置が点在するため、完
全な充填を容易に行うことが可能となる。
【００４３】また、図７に示すように、半導体デバイス
４の搭載領域Ｘ（破線で囲まれた部分）の略中央部分に
貫通孔２０が１個穿設された場合における効果として
は、通常、貫通孔（エアーベント）は配線の引回しにお
いて使用できない部分となるが、上記略中央に位置する
貫通孔２０では、配線引回し時にパターン密度が低く、
図７に示す貫通孔２０のパターンは、配線引回しに対し
有利となる。
【００４４】さらに、図８に示すように、半導体デバイ
ス４の搭載領域Ｘ（破線で囲まれた部分）の略中央部分
に貫通孔２０ａが１個設けられ、この貫通孔２０ａを中
心に複数個の貫通孔２０ｂが互いに等間隔で設けられた
場合における効果としては、前述の図２に示すパターン
における効果と、図７に示すパターンにおける効果の中
間的な特徴的効果を有する。
【００４５】上記配線回路基板３、３ａ、３ｂに設けら
れる貫通孔２０、２０ａ、２０ｂの穿設方法としては、
所定の位置に所定の大きさ（直径）で貫通孔を穿設する
ことが可能であれば特に限定するものではない。例え
ば、微細機械加工、レーザー光線を用いた加工法等があ
げられる。
【００４６】そして、上記半導体デバイス４と配線回路
基板３との空隙に充填した封止用樹脂層２ａ（図５参
照）の加熱硬化条件としては、例えば、１２０〜１５０
℃で、２時間〜１０時間に設定することが好ましい。
【００４７】上記製法に従って製造された図６に示す半
導体装置は、上記封止材６の保持基材１を除去して、つ
ぎのような構成部品として用いられる。すなわち、配線
回路基板３がドーターボードで、かつ半導体デバイス４
が半導体チップである場合、例えば、図９に示すよう
に、配線回路基板３の下面に形成された複数の球状バン
プ８を介してマザーボード９に搭載しサーフェスマウン
トアレイ構造をとるような形態の構成部品として用いら
れる。
【００４８】本発明の半導体装置の製法により得られる
半導体装置（図６参照）の各構成部品の大きさは、半導
体デバイス４が半導体チップで、かつ配線回路基板３が
ドーターボードの場合は、それぞれつぎのように設定さ
れる。すなわち、半導体デバイス４（半導体チップ）の
大きさは、通常、幅５〜２０ｍｍ×長さ５〜２０ｍｍ×
厚み０．１〜１．０ｍｍに設定される。より好適なのは
幅８〜１８ｍｍ×長さ８〜１８ｍｍ×厚み０．３〜０．
８ｍｍである。また、半導体デバイス４を搭載し、貫通
孔２０が穿設され、かつ内部配線が形成された配線回路
基板３（ドーターボード）の大きさは、通常、幅１０〜
７０ｍｍ×長さ１０〜７０ｍｍ×厚み０．０５〜３．０
ｍｍに設定される。より好適なのは幅１５〜５０ｍｍ×
長さ１５〜５０ｍｍ×厚み０．１〜２．０ｍｍである。
そして、このような組み合わせにおいて、溶融した封止
用樹脂が充填される、半導体デバイス４と配線回路基板
３とで形成される空隙の距離（両者間の距離）は、通
常、５〜１００μｍである。特に、本発明に用いられる
封止用樹脂層形成材料の特性等を考慮すると、上記両者
間の距離は１０〜７０μｍに設定することが好ましい。
【００４９】なお、上述のように、本発明により得られ
る半導体装置の一例として、半導体デバイス４が半導体
チップで、かつ配線回路基板３がドーターボードの場合
について述べたが、これに限定されるものではない。例
えば、半導体デバイス４として、マザーボードに半導体
チップが直接搭載された半導体チップ搭載マザーボード
があげられ、この場合、配線回路基板３としては、上記
半導体チップが搭載されたマルチチップ対応マザーボー
ドがあげられる。このような構成の半導体装置において
も、本発明の半導体装置の製法が適用される。そして、
このような構成においては、当然、マザーボードが配線
回路基板となるため、マザーボードに、先に述べたよう
に、貫通孔が穿設されていなければならない。
【００５０】このときの各構成部品において、半導体チ
ップの大きさは上記と同様に設定される。そして、上記
半導体チップを搭載し、貫通孔が穿設され、かつ内部配
線が形成されたマザーボードの大きさは、通常、幅５０
〜３００ｍｍ×長さ１００〜４００ｍｍ×厚み０．２〜
３．０ｍｍに設定される。より好適なのは幅１００〜２
００ｍｍ×長さ１５０〜３００ｍｍ×厚み０．５〜１．
５ｍｍである。そして、このような組み合わせにおい
て、溶融した封止用樹脂が充填される、半導体デバイス
（半導体チップ搭載ドーターボード）とマザーボードと
で形成される空隙の距離（両者間の距離）は、通常、１
５〜１２０μｍである。特に、上記両者間の距離は３０
〜１００μｍに設定することが好ましい。
【００５１】つぎに、実施例について比較例と併せて説
明する。
【００５２】まず、下記に示す各成分を準備した。
【００５３】〔エポキシ樹脂ａ１〕下記の式（４）で表
される構造のビフェニル型エポキシ樹脂である。
【００５４】
【化４】
【００５５】〔エポキシ樹脂ａ２〕下記の式（５）で表
される構造のエポキシ樹脂である。
【００５６】
【化５】
【００５７】〔硬化剤〕ノボラック型フェノール樹脂
（水酸基当量：１０４ｇ／ｅｑ、軟化点５９℃）であ
る。
【００５８】〔シリカ粉末ｃ１〜ｃ２〕下記の表１に示
す球状シリカ粉末である。
【００５９】
【表１】
【００６０】〔エポキシ樹脂組成物〜の作製〕つぎ
に、上記各成分を用い、下記の表２に示す割合で各成分
を混合してエポキシ樹脂組成物〜を作製した。それ
ぞれの溶融粘度、ゲルタイムを下記に示す。エポキシ樹
脂組成物の溶融粘度１０ｐｏｉｓｅ（１５０℃）およ
びゲルタイム１０分（１５０℃）、エポキシ樹脂組成物
の溶融粘度７ｐｏｉｓｅ（１５０℃）およびゲルタイ
ム１０分（１５０℃）、エポキシ樹脂組成物の溶融粘
度１５ｐｏｉｓｅ（１５０℃）およびゲルタイム１０分
（１５０℃）である。
【００６１】一方、上記エポキシ樹脂組成物〜を用
い、断面積１ｍｍ×２ｍｍの角柱状ペレットを作製し
た。つぎに、上記角柱状ペレットを１５０℃で１０分間
加熱溶融し、スペーサーを用いて５０μｍの空隙が形成
された２枚の鏡面ガラス板間に侵入させて、その侵入距
離を測定した。その結果を表２に併せて示す。
【００６２】
【表２】
【００６３】〔封止材の作製〕つぎに、保持基材とし
て、厚みの異なる２種類のポリエチレンテレフタレート
フィルム（厚み２０μｍのＰＥＴフィルム：ＰＥ１、厚
み１００μｍのＰＥＴフィルム：ＰＥ２）、および、厚
みの異なる２種類のアルミニウム箔（厚み５０μｍのア
ルミニウム箔：ＡＬ１、厚み２００μｍのアルミニウム
箔：ＡＬ２）を準備し、下記の表３〜表６に示す組み合
わせとなるよう、各保持基材の片面に、上記エポキシ樹
脂組成物〜を塗工して、下記の表３〜表６に示す厚
みの封止用樹脂層を形成することにより封止材ａ〜ｘを
作製した。なお、上記封止用樹脂層（固体層状ペレッ
ト）の密度は、いずれも真密度に対して９９％以上であ
った。
【００６４】
【表３】
【００６５】
【表４】
【００６６】
【表５】
【００６７】
【表６】
【００６８】（１）本発明の半導体装置の製法のうち、
貫通孔が等間隔（１ｍｍピッチ）で設けられている基板
を用いた実施例について述べる。
【００６９】
【実施例１〜２４】基板として下記のものを準備した。
【００７０】 基板材質：ガラスクロス入りエポキシ樹脂 基板厚み：０．６ｍｍ 貫通孔穿設ピッチ：１ｍｍ 貫通孔の直径：３００μｍ
【００７１】つぎに、充填効果確認用の半導体装置に似
せたサンプル品を製造した。これは、まず、１５ｍｍ×
１５ｍｍ×厚み０．４ｍｍのサイズを有するシリコンチ
ップを準備した。ついで、上記基板上に厚み５０μｍの
スペーサーを介して上記シリコンチップを基板に接合搭
載した。つぎに、上記シリコンチップと、封止材ａ〜ｘ
の封止用樹脂層を対峙させた状態で、シリコンチップを
完全に覆うように基板に上記封止材ａ〜ｘを加熱圧着
（加熱温度：１２０℃）した。つぎに、これをそれぞ
れ、最高温度１５０℃の赤外線リフロー炉に通す、１５
０℃のオーブン中に入れる、１５０℃の熱板上に載置す
る、の３種類の加熱方法の全てに供することにより、封
止材ａ〜ｘに設けられた封止用樹脂層を溶融させること
により、シリコンチップと基板との空隙および貫通孔内
に溶融した封止用樹脂を侵入させ充填させた。そして、
溶融した封止用樹脂の充填完了後、その充填の度合い
（充填された封止用樹脂に気泡が形成されいるか否か）
を目視により確認した。その結果、全ての実施例におい
て、充填された封止用樹脂には気泡が全く形成されてい
ないことから、均一かつ完全にシリコンチップと基板と
の空隙が充填されたことがわかる。
【００７２】（２）本発明の半導体装置の製法のうち、
貫通孔が等間隔（２ｍｍピッチ）で設けられている基板
を用いた実施例について述べる。
【００７３】
【実施例２５〜４８】基板として下記のものを準備し
た。
【００７４】基板材質：ガラスクロス入りビスマレイミ
ドトリアジン樹脂 基板厚み：０．４ｍｍ 貫通孔穿設ピッチ：２ｍｍ 貫通孔の直径：１ｍｍ
【００７５】つぎに、上記実施例１と同様、充填効果確
認用の半導体装置に似せたサンプル品を製造した。すな
わち、まず、１５ｍｍ×１５ｍｍ×厚み０．４ｍｍのサ
イズを有するシリコンチップを準備した。ついで、上記
基板上に厚み５０μｍのスペーサーを介して上記シリコ
ンチップを基板に接合搭載した。つぎに、上記シリコン
チップと、封止材ａ〜ｘの封止用樹脂層を対峙させた状
態で、シリコンチップ３２を完全に覆うように基板に上
記封止材ａ〜ｘを加熱圧着（加熱温度：１２０℃）し
た。つぎに、これをそれぞれ、最高温度１５０℃の赤外
線リフロー炉に通す、１５０℃のオーブン中に入れる、
１５０℃の熱板上に載置する、の３種類の加熱方法の全
てに供することにより、封止材ａ〜ｘに設けられた封止
用樹脂層を溶融させることにより、シリコンチップと基
板との空隙および貫通孔内に溶融した封止用樹脂を侵入
させ充填させた。そして、溶融した封止用樹脂の充填完
了後、その充填の度合い（充填された封止用樹脂に気泡
が形成されいるか否か）を目視により確認し評価した。
その結果、全ての実施例において、充填された封止用樹
脂には気泡が全く形成されていないことから、均一かつ
完全にシリコンチップと基板との空隙が充填されたこと
がわかる。
【００７６】（３）本発明の半導体装置の製法のうち、
貫通孔が全て等間隔に設けられていない基板を用いた実
施例について述べる。
【００７７】
【実施例４９〜７２】基板として、図１０に示すよう
に、シリコンチップ搭載領域Ｙ（破線で囲まれた部分）
内に、１個の貫通孔３８ａを中心に、１辺が２ｍｍの正
方形となる仮想線上において、各角部に４個の貫通孔３
８ｂが穿設され、さらに、各辺を２等分する位置に、各
々４個の貫通孔３８ｂが穿設（合計８個の貫通孔３８
ｂ）された基板３９を準備した。
【００７８】基板材質：ガラスクロス入りビスマレイミ
ドトリアジン樹脂 基板厚み：０．８ｍｍ 貫通孔の直径：３００μｍ 貫通孔の個数：９個 ８個の貫通孔３８ｂの穿設ピッチ：１ｍｍ
【００７９】つぎに、充填効果確認用の半導体装置に似
せたサンプル品を製造した。これは、まず、１５ｍｍ×
１５ｍｍ×厚み０．４ｍｍのサイズを有するシリコンチ
ップを準備した。ついで、上記基板３９（図１０参照）
上に厚み５０μｍのスペーサーを介して上記シリコンチ
ップを、シリコンチップ搭載面の中央に貫通孔３８ａが
位置するよう基板に接合搭載した。つぎに、上記シリコ
ンチップと、封止材ａ〜ｘの封止用樹脂層を対峙させた
状態で、シリコンチップを完全に覆うように基板３９に
上記封止材ａ〜ｘを加熱圧着（加熱温度：１００℃）し
た。つぎに、これをそれぞれ、最高温度１５０℃の赤外
線リフロー炉に通す、１５０℃のオーブン中に入れる、
１５０℃の熱板上に載置する、の３種類の加熱方法の全
てに供することにより、封止材ａ〜ｘに設けられた封止
用樹脂層を溶融させることにより、シリコンチップ３２
と基板３９との空隙および貫通孔３８ａ、３８ｂ内に、
溶融した封止用樹脂を侵入させ充填させた。そして、溶
融した封止用樹脂の充填完了後、その充填の度合い（充
填された封止用樹脂に気泡が形成されいるか否か）を目
視により確認し評価した。その結果、全ての実施例にお
いて、充填された封止用樹脂には気泡が全く形成されて
いないことから、均一かつ完全にシリコンチップと基板
３９との空隙が充填されたことがわかる。
【００８０】つぎに、比較例として、貫通孔が穿設され
ていない基板を用いて樹脂封止を行った場合について述
べる。
【００８１】
【比較例】基板として下記のものを準備した。
【００８２】基板材質：ガラスクロス入りビスマレイミ
ドトリアジン樹脂 基板厚み：０．４ｍｍ
【００８３】つぎに、充填効果確認用の半導体装置に似
せたサンプル品を製造した。これは、まず、１５ｍｍ×
１５ｍｍ×厚み０．４ｍｍのサイズを有するシリコンチ
ップを準備した。ついで、上記基板上に厚み５０μｍの
スペーサーを介して上記シリコンチップを基板に接合搭
載した。つぎに、上記シリコンチップと、封止材ａの封
止用樹脂層を対峙させた状態で、シリコンチップを完全
に覆うように基板３９に上記封止材ａを加熱圧着（加熱
温度：１２０℃）した。ついで、これをそれぞれ、最高
温度１５０℃の赤外線リフロー炉に通す、１５０℃のオ
ーブン中に入れる、１５０℃の熱板上に載置する、の３
種類の加熱方法の全てに供することにより、封止材ａに
設けられた封止用樹脂層を溶融させることにより、シリ
コンチップと基板との空隙に、溶融した封止用樹脂を侵
入させ充填させた。そして、溶融した封止用樹脂の充填
完了後、その充填の度合い（充填された封止用樹脂に気
泡が形成されいるか否か）を目視により確認し評価し
た。その結果、封止用樹脂には、気泡が形成されてい
た。
【００８４】さらに、従来からの封止材料である液状樹
脂材料を用いての封止工程能力と、上記封止材ａを用
い、かつ貫通孔が形成された基板（実施例１〜２４で使
用した基板）を用いてなる封止工程能力について比較検
討した。
【００８５】上記液状樹脂材料としては、つぎに示す成
分からなるものを用いた。すなわち、ビスフェノールＡ
型エポキシ樹脂を２０重量部、無水フタル酸を１０重量
部、イミダゾールを２重量部、シリカ粉末（Ｃ１）を６
５重量部配合したものを用いた。
【００８６】比較検討条件としては、同じシリコンチッ
プ（１５ｍｍ×１５ｍｍ×厚み０．４ｍｍ）を使用し、
１時間当たりの封止個数、封止の際に必要とする条件、
封止工程での精度合わせの重要性について比較した。そ
の結果を下記の表７に示す。
【００８７】
【表７】
【００８８】上記表７の結果から、本発明による封止工
程が、容易で、しかも非常に工程効率の良いことが明ら
かである。
【００８９】
【発明の効果】以上のように、本発明の半導体装置の製
法は、半導体デバイス搭載位置に貫通孔が穿設された配
線回路基板に半導体デバイスを搭載する一方、保持基材
の片面に封止用樹脂層が形成された封止材を準備する。
ついで、上記配線回路基板に搭載された半導体デバイス
と上記封止材の封止用樹脂層とを対峙させた状態で、配
線回路基板と封止材とを重ね合わせて、上記封止材に形
成された封止用樹脂層を加熱溶融させ、上記配線回路基
板と半導体素子との空隙および貫通孔に、上記封止用樹
脂層の溶融物を侵入させて充填し上記配線回路基板と半
導体素子との空隙を樹脂封止するとともに貫通孔を閉塞
させる。このようにして、いわゆる毛管現象により溶融
した封止用樹脂層が速やかに侵入し充填される。と同時
に、上記空隙に存在する空気（エアー）が上記貫通孔か
ら外部に抜ける。したがって、封止作業において、ボイ
ド発生等の問題がなく良好な封止樹脂層を形成すること
ができる。しかも、上記封止用樹脂の供給が、保持基材
の片面に封止用樹脂層の形成された固形の封止材により
行われることから、従来の液状樹脂材料のように−４０
℃の超低温での保存の必要がなく、例えば、５℃程度で
の保存が可能となる。したがって、本発明の製法では、
封止作業工程の大幅な短縮が可能となり、著しい製造効
率の向上が実現する。
【００９０】そして、上記半導体装置の製法に用いられ
る、封止材に設けられた封止用樹脂層形成材料として、
前記エポキシ樹脂と、フェノール樹脂と、最大粒径が３
０μｍ以下に設定されたシリカ粉末とを含有するエポキ
シ樹脂組成物によって形成されたものを用いることによ
り、上記空隙部分への充填が支障なく良好に行われるよ
うになり一層好ましい。
【００９１】特に、上記封止用樹脂層として、前記特性
（ｘ）および（ｙ）を備えていることが本発明の半導体
装置の製法において非常に有用である。
【００９２】また、このようにして得られた半導体装置
は、配線回路基板に搭載された半導体デバイスを被覆す
るように膜状保持基材が半導体デバイス搭載面に積重さ
れている。このため、上記膜状保持基材が半導体装置の
保存、運搬時において半導体装置の保護部材としての効
果を奏するようになる。また、膜状保持基材として着色
されたものを用いることによりパッケージの識別を可能
とする。さらに、パッケージへのマーキングを可能とし
たり、防湿性の向上が図られる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製法において用いられ
る、封止材を示す断面図である。
【図２】本発明の半導体装置の製造工程を示す断面図で
ある。
【図３】本発明の半導体装置の製造工程を示す断面図で
ある。
【図４】本発明の半導体装置の製造工程を示す断面図で
ある。
【図５】本発明の半導体装置の製造工程を示す断面図で
ある。
【図６】本発明の製法により得られた半導体装置を示す
断面図である。
【図７】本発明の半導体装置の製法に用いられる配線回
路基板の他の例を示す平面図である。
【図８】本発明の半導体装置の製法に用いられる配線回
路基板のさらに他の例を示す平面図である。
【図９】本発明により得られた半導体装置をマザーボー
ドに搭載した状態を示す断面図である。
【図１０】実施例に使用される基板を示す平面図であ
る。
【符号の説明】
１ 保持基材 ２ 封止用樹脂層 ３ 配線回路基板 ４ 半導体デバイス ６ 封止材 ２０ 貫通孔

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 下記の配線回路基板（Ａ）の配線電極
    に、導電性接着材料を介して半導体デバイスの対応する
    電極部を当接し上記配線回路基板（Ａ）に半導体デバイ
    スを搭載する工程と、保持基材の片面に封止用樹脂層が
    形成された封止材を準備する工程と、上記配線回路基板
    （Ａ）に搭載された半導体デバイスと上記封止材の封止
    用樹脂層とを対峙させた状態で、配線回路基板（Ａ）と
    封止材とを重ね合わせる工程と、上記封止材に形成され
    た封止用樹脂層を加熱溶融させ、上記配線回路基板
    （Ａ）と半導体素子との空隙および貫通孔に、上記封止
    用樹脂層の溶融物を侵入させて充填し上記配線回路基板
    （Ａ）と半導体素子との空隙を樹脂封止するとともに貫
    通孔を閉塞させる工程とを備えたことを特徴とする半導
    体装置の製法。 （Ａ）半導体デバイス搭載位置に少なくとも１個の貫通
    穴が穿設された配線回路基板。
  2. 【請求項２】 上記封止用樹脂層が、下記の（ａ）〜
    （ｃ）成分を含有するエポキシ樹脂組成物によって形成
    されたものであって、かつ、上記（ｃ）成分の含有割合
    がエポキシ樹脂組成物全体の５０〜８０重量％の範囲に
    設定されている請求項１記載の半導体装置の製法。 （ａ）エポキシ樹脂。 （ｂ）フェノール樹脂。 （ｃ）最大粒径が３０μｍ以下に設定されたシリカ粉
    末。
  3. 【請求項３】 上記（ａ）成分が結晶性エポキシ樹脂お
    よび常温で固体の２官能エポキシ樹脂の少なくとも一
    方、（ｂ）成分がノボラック型フェノール樹脂、（ｃ）
    成分が最大粒径が３０μｍ以下に設定された溶融シリカ
    粉末であって、上記封止用樹脂層が下記の特性（ｘ）お
    よび（ｙ）を備えた固体層状ペレットである請求項２記
    載の半導体装置の製法。 （ｘ）ペレット密度が真密度に対して９９％以上。 （ｙ）断面積１ｍｍ×２ｍｍの角柱状ペレットを１５０
    ℃で１０分間加熱溶融し、５０μｍの空隙を有する２枚
    の鏡面ガラス板間に侵入させた際の侵入距離が１５ｍｍ
    以上。
  4. 【請求項４】 上記配線回路基板（Ａ）に、貫通孔が等
    間隔で複数個穿設されている請求項１〜３のいずれか一
    項に記載の半導体装置の製法。
  5. 【請求項５】 上記配線回路基板（Ａ）に、貫通孔が半
    導体デバイス搭載領域の略中央部分に少なくとも１個穿
    設されている請求項１〜３のいずれか一項に記載の半導
    体装置の製法。
  6. 【請求項６】 上記配線回路基板（Ａ）に穿設された貫
    通孔が、直径１０μｍ〜１ｍｍに設定されている請求項
    １〜５のいずれか一項に記載の半導体装置の製法。
  7. 【請求項７】 下記の配線回路基板（Ａ）の配線電極面
    に、それ自体の電極部を上記配線回路基板（Ａ）の対応
    する配線電極に導電性接着材料を介して接続した状態で
    半導体デバイスが搭載され、上記半導体デバイスを被覆
    して膜状保持基材が半導体デバイス搭載面に積重され、
    上記半導体デバイス搭載面において半導体デバイスを含
    んで膜状保持基材で被覆された部分に樹脂硬化体が形成
    されているとともに、上記配線回路基板（Ａ）に穿設さ
    れた貫通孔を閉塞するよう樹脂硬化体が形成されている
    ことを特徴とする半導体装置。 （Ａ）半導体デバイス搭載位置に少なくとも１個の貫通
    穴が穿設された配線回路基板。
JP6650296A 1996-03-22 1996-03-22 半導体装置の製法およびそれによって得られた半導体装置 Pending JPH09260433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6650296A JPH09260433A (ja) 1996-03-22 1996-03-22 半導体装置の製法およびそれによって得られた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6650296A JPH09260433A (ja) 1996-03-22 1996-03-22 半導体装置の製法およびそれによって得られた半導体装置

Publications (1)

Publication Number Publication Date
JPH09260433A true JPH09260433A (ja) 1997-10-03

Family

ID=13317676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6650296A Pending JPH09260433A (ja) 1996-03-22 1996-03-22 半導体装置の製法およびそれによって得られた半導体装置

Country Status (1)

Country Link
JP (1) JPH09260433A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344756A (ja) * 2005-06-08 2006-12-21 Tdk Corp 半導体装置及び製造方法
EP1328141A3 (de) * 2002-01-12 2007-12-26 Schefenacker Vision Systems Germany GmbH & Co. KG Leiterbahn aus flexiblem Material, Baueinheit mit einer solchen flexiblen Leiterbahn und Verfahren zur Herstellung einer solchen Leiterbahn
JP2010034590A (ja) * 2009-11-09 2010-02-12 Panasonic Corp 半導体装置およびその実装方法
US20110068445A1 (en) * 2009-09-18 2011-03-24 Novatek Microelectronics Corp. Chip package and process thereof
JP2012059743A (ja) * 2010-09-06 2012-03-22 Nitto Denko Corp 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JP2014030042A (ja) * 2008-09-08 2014-02-13 Intel Corp コンピューティングシステムおよびその方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1328141A3 (de) * 2002-01-12 2007-12-26 Schefenacker Vision Systems Germany GmbH & Co. KG Leiterbahn aus flexiblem Material, Baueinheit mit einer solchen flexiblen Leiterbahn und Verfahren zur Herstellung einer solchen Leiterbahn
JP2006344756A (ja) * 2005-06-08 2006-12-21 Tdk Corp 半導体装置及び製造方法
JP4544044B2 (ja) * 2005-06-08 2010-09-15 Ｔｄｋ株式会社 半導体装置
JP2014030042A (ja) * 2008-09-08 2014-02-13 Intel Corp コンピューティングシステムおよびその方法
US10251273B2 (en) 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US10555417B2 (en) 2008-09-08 2020-02-04 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US20110068445A1 (en) * 2009-09-18 2011-03-24 Novatek Microelectronics Corp. Chip package and process thereof
JP2010034590A (ja) * 2009-11-09 2010-02-12 Panasonic Corp 半導体装置およびその実装方法
JP2012059743A (ja) * 2010-09-06 2012-03-22 Nitto Denko Corp 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート

Similar Documents

Publication Publication Date Title
Ardebili et al. Encapsulation technologies for electronic applications
US7061119B1 (en) Tape attachment chip-on-board assemblies
TW423120B (en) Semiconductor device having a sub-chip-scale package structure and method for forming same
KR900004636B1 (ko) 집적회로 패키지
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US8710653B2 (en) Chip on chip semiconductor device including an underfill layer having a resin containing an amine-based curing agent
KR100578697B1 (ko) 반도체 장치의 제조방법
US20060087020A1 (en) Semiconductor device and method for producing the same
US6228688B1 (en) Flip-chip resin-encapsulated semiconductor device
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP3121020B2 (ja) 半導体装置の製法およびそれに用いる封止用ペレット
JPH09260433A (ja) 半導体装置の製法およびそれによって得られた半導体装置
JPH04132245A (ja) 樹脂封止型半導体装置、該装置の製法および半導体封止用樹脂組成物
JP3779091B2 (ja) 封止用樹脂組成物
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP3957244B2 (ja) 半導体装置の製法
JP3422446B2 (ja) 半導体装置の製法
JPH11106474A (ja) 半導体封止用液状エポキシ樹脂組成物
US9412685B2 (en) Semiconductor device and method of manufacturing the same
JP3303162B2 (ja) 半導体装置及びその製造方法
JPH11233560A (ja) 半導体装置の製法
JPH09260432A (ja) 半導体装置の製法
JPH10242211A (ja) 半導体装置の製法
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
JPS6124255A (ja) 半導体パツケ−ジ構造