KR100578697B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100578697B1
KR100578697B1 KR1019990022210A KR19990022210A KR100578697B1 KR 100578697 B1 KR100578697 B1 KR 100578697B1 KR 1019990022210 A KR1019990022210 A KR 1019990022210A KR 19990022210 A KR19990022210 A KR 19990022210A KR 100578697 B1 KR100578697 B1 KR 100578697B1
Authority
KR
South Korea
Prior art keywords
circuit board
sealing resin
wiring circuit
resin layer
semiconductor element
Prior art date
Application number
KR1019990022210A
Other languages
English (en)
Other versions
KR20000006185A (ko
Inventor
이토사토시
구와무라마코토
미즈타니마사키
노로히로시
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20000006185A publication Critical patent/KR20000006185A/ko
Application granted granted Critical
Publication of KR100578697B1 publication Critical patent/KR100578697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 접속용 전극부를 갖는 하나 이상의 반도체 소자를 밀봉 수지층을 통하여 배선 회로 기판의 양면에 동시에 또는 순차적으로 탑재하는 단계와 밀봉 수지층의 접착력을 이용하여 하나 이상의 반도체 소자를 배선 회로 기판의 양면 위의 배선 전극과 접속시키는 단계를 포함하는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치, 반도체 소자, 배선 회로 기판, 밀봉 수지층, 접속용 전극부

Description

반도체 장치의 제조방법{Fabrication process of a semiconductor device}
도 1은 본 발명의 방법에 따라 제조된 반도체 장치의 한 예를 도시한 단면도이다.
도 2는 본 발명의 한 양태에 따르는 반도체 장치의 제조방법을 구성하는 제조 단계를 도시한 도식도이다.
도 3은 본 발명의 한 양태에 따르는 반도체 장치의 제조방법을 구성하는 제조 단계를 도시한 도식도이다.
도 4는 본 발명의 한 양태에 따르는 반도체 장치의 제조방법을 구성하는 제조 단계를 도시한 도식도이다.
도 5는 본 발명의 한 양태에 따르는 반도체 장치의 제조방법을 구성하는 제조 단계를 도시한 도식도이다.
도 6은 본 발명의 한 양태에 따르는 반도체 장치의 제조방법을 구성하는 제조 단계를 도시한 도식도이다.
도 7은 본 발명의 다른 양태에 따르는 반도체 장치의 제조방법을 구성하는 제조 단계를 도시한 도식도이다.
도 8은 본 발명에 따르는 제조방법에 의해 수득된 반도체 장치의 다른 예를 도시한 단면도이다.
도 9는 양면 탑재형 반도체 장치의 한 제조 단계를 도시한 도식도이다.
도 10은 양면 탑재형 반도체 장치의 한 제조 단계를 도시한 도식도이다.
도 11은 양면 탑재형 반도체 장치의 한 제조 단계를 도시한 도식도이다.
도 12는 양면 탑재형 반도체 장치의 한 제조 단계를 도시한 도식도이다.
본 발명은 반도체 소자를 페이스-다운(face-down) 구조로 마더 보드 또는 도터 보드(daughter board)의 양면에 탑재하는 공정을 포함하는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 성능을 개선시키고자 하는 최근의 요구에 부응한 결과, 배선 회로가 형성되어 있는 마더 보드 또는 도터 보드 위에 반도체 소자를 탑재하는 방법(플립 칩 방법, 직접 칩 접착 방법 등)에 대한 관심이 모아져 왔다. 이러한 방법은 기존에 사용되는 방법, 예를 들면, 반도체 장치로부터 금속 와이어를 통해 납 프레임과의 접촉부를 형성하여 포장한 후에 마더 보드 또는 도터 보드 위에 반도체 소자를 탑재하는 방법으로부터 유발되는 문제점을 극복하는 것으로 추정된다.
배선 회로가 형성되어 있는 마더 보드 또는 도터 보드 위에 반도체 소자를 페이스 다운 구조로 탑재한 장치는 반도체 장치의 보다 고도의 집적 성향을 충족시켜야 한다. 이러한 요구를 충족시킬 수 있는 한 예로서, 마더 보드 또는 도터 보드와 같은 배선 회로 기판의 양면에 페이스 다운 구조로 반도체 소자를 탑재한 반도체 장치가 고려된다.
양면에 반도체 소자를 탑재한 반도체 장치의 제조방법으로서, 후술되는 단계들을 통한 방법이 예로서 고려될 수 있다. 즉, 도 9에 도시되어 있는 바와 같이, 양면에 배선 전극이 형성되어 있는 배선 회로 기판(1)의 한 면과 접속용 전극부(2)를 갖는 반도체 소자(3) 중의 하나 이상에 대해 플럭스 처리를 수행한 후, 접속용 전극부(2)를 갖는 반도체 소자(3)를 배선 회로 기판(1)의 한 면 위의 소정 위치에 탑재한다. 동시에, 접속용 전극부(2)를 용융시킴으로써 배선 회로 기판(1) 위의 배선 전극과 접속용 전극부(2)를 접속하고, 이로써 반도체 소자(3)를 배선 회로 기판(1) 위에 고정시킨다(플립 칩 결합 + 적외선 재유동). 이어서, 배선 회로 기판(1) 및/또는 반도체 소자(3) 위의 플럭스를 세척한다(플럭스 세척). 도 10에 도시되어 있는 바와 같이, 배선 회로 기판(1)과 반도체 소자(3) 사이의 공간에 액체 수지 재료를 주입하여 충전한 후, 전체를 가열하여 액체 수지 재료를 경화시킴으로써 공간 부분을 수지로 밀봉시킨다. 도 10의 부호(6)은 밀봉 수지층을 나타낸다.
배선 회로 기판(1)의 나머지 한 면 위에, 다른 반도체 소자(3)를 위에서 기재한 바와 유사한 단계로 탑재한다. 보다 상세하게는, 도 11에서 도시한 바와 같이, 배선 회로 기판(1)의 나머지 한 면과 접속용 전극부(2)를 갖는 다른 반도체 소자(3) 중의 하나 이상에 대해 플럭스 처리를 수행한 후, 다른 반도체 소자(3)를 배선 회로 기판(1)의 나머지 한 면 위의 소정 위치에 탑재한다. 동시에, 접속용 전극부(2)를 용융시킴으로써 접속용 전극부(2)를 배선 회로 기판(1)의 나머지 한 면 위의 배선 전극과 접속하고, 이로써 다른 반도체 소자(3)를 배선 회로 기판(1) 위에 고정시킨다(플립 칩 결합 + 적외선 재유동). 이어서, 배선 회로 기판(1)의 나머지 한 면 및/또는 반도체 소자(3) 위의 플럭스를 세척한다(플럭스 세척). 도 12에 도시되어 있는 바와 같이, 배선 회로 기판(1)의 나머지 한 면과 다른 반도체 소자(3) 사이의 공간에 액체 수지 재료를 주입하여 충전한 후, 전체를 가열하여 액체 수지 재료를 경화시킴으로써 공간 부분을 수지로 밀봉시킨다. 이러한 방식으로 배선 회로 기판(1)의 양면에 반도체 소자(3)가 탑재된 양면 플립 칩 탑재형 반도체 장치의 제조방법이 고려될 수 있다.
그러나, 위에서 기재한 방법은 다수의 단계를 필요로 하며, 이로 인해 제조공정을 매우 곤란하게 하는 문제점을 수반한다.
위의 견지에서, 본 발명을 성취하기 어려웠다. 본 발명의 목적은, 불필요한 단계들을 거치지 않으면서 양면 플립 칩 탑재형 반도체 장치를 제조하는 방법을 제공하는 것이다.
이러한 목적을 달성하기 위해, 본 발명에 따르는 반도체 장치의 제조방법은, 접속용 전극부를 갖는 하나 이상의 반도체 소자를 밀봉 수지층을 통하여 배선 회로 기판의 양면에 동시에 또는 순차적으로 탑재하는 단계와 밀봉 수지층의 접착력을 이용하여 반도체 소자를 배선 회로 기판의 각각의 양면 위의 배선 전극과 접속시키는 단계를 포함하는 구성을 갖는다.
즉, 본 발명에 따르는 반도체 장치의 제조방법은, 접속용 전극부를 갖는 반도체 소자를 미경화 상태의 밀봉 수지층을 통하여 배선 회로 기판의 양면에 동시에 또는 순차적으로 탑재하는 단계와 밀봉 수지층의 접착력을 이용하여 반도체 소자를 배선 회로 기판의 각각의 양면 위의 배선 전극과 접속시키는 단계를 포함한다. 그러므로, 본 발명의 방법은 용융 상태의 접속용 전극부를 배선 회로 기판의 한 면과 접속시키고 수지 밀봉을 수행한 다음, 배선 기판의 나머지 한 면에 대해 상술한 공정을 반복하는 단계와 같은 불필요한 단계를 거치지 않고서 용이하게 양면 탑재형 반도체 장치를 제조할 수 있도록 한다. 따라서, 공정 단계의 대폭적인 단순화가 실현될 수 있다.
상기 제조방법에 있어서, 접속용 전극부를 갖는 하나 이상의 반도체 소자를 밀봉 수지층을 통하여 배선 회로 기판의 양면에 탑재하는 단계로서, 예를 들면, 접속용 전극부를 갖는 반도체 소자를 미경화 상태의 밀봉 수지층을 통해 배선 회로 기판의 한 면에 고정시킨 다음, 접속용 전극부를 갖는 다른 반도체 소자를 미경화 상태의 다른 밀봉 수지층을 통해 배선 회로 기판의 나머지 한 면 위에 임시로 고정시킨다. 이러한 임시 고정 단계를 이용하면 불필요한 단계를 거치지 않으면서 양면 탑재형 반도체 장치를 용이하게 제조할 수 있으며, 이로써 제조 단계의 대폭적인 단순화가 실현될 수 있다.
더우기, 본 발명자들은, 본 발명을 완성하는 도중에, 최대 입자 크기가 100μm 이하로 조정된 소정량의 무기 충전재를 함유하는 에폭시 수지 조성물로 구성되는 밀봉 수지 시트를 미경화 상태의 밀봉 수지층으로서 사용함으로써 배선 회로 기판과 반도체 소자 사이의 공간을 수지로 밀봉시키는 단계가 공극 등의 형성 없이 원활하게 수행될 수 있음을 밝혀냈다.
본 발명은 이후 상세하게 기술될 것이다.
본 발명의 방법에 의해 제조되는 반도체 장치는, 도 1에 도시되어 있는 바와 같이, 다수의 반도체 소자(3)를 접속용 전극부(2)를 통하여 배선 회로 기판(1)의 양면에 탑재한다. 배선 회로 기판(1)과 이의 양면에 탑재된 반도체 소자(3) 사이에는 밀봉 수지층(4)이 형성되어 있다.
도 1에서, 3개의 반도체 소자(3)가 배선 회로 기판(1)의 한 면에 탑재되어 있으므로, 양면에 도합 6개의 반도체 소자가 탑재되어 있다. 본 발명의 반도체 장치는 상기 예에만 한정되지 않으며, 배선 회로 기판(1)의 양면에 각각 하나 이상의 반도체 소자(3)를 갖는 반도체 장치도 포함한다. 반도체 소자(3)의 개수는 필요에 따라 결정된다. 배선 회로 기판(1)의 양면에 각각 하나 이상의 반도체 소자(3)를 갖는 반도체 장치가 그 자체로 또는 양면에 각각 하나 이상의 반도체 소자(3)를 갖는 배선 회로 기판(1) 조각으로 절단된 후에 전자 또는 전기 부품에 제공될 수 있다.
배선 회로 기판(1)을 반도체 소자(3)와 전기적으로 접속시키기 위한 접속용 전극부(2)를 미리 반도체 소자(3)의 표면 위에 배치하되, 다른 접속용 전극부도 미리 배선 회로 기판(1) 위에 배치할 수 있다. 일반적으로, 배선 전극은 배선 회로 기판(1)의 양면에 각각 형성된다.
본 발명에서, 용어 "접속용 전극부"는 공지된 전극의 일부만을 의미하는 것이 아니라, 전극과 전극에 부착된 컨덕터(예: 조인트 범프)를 모두 포함할 수 있다. 배선 회로 기판의 배선 전극과 반도체 소자의 접속용 전극부는 일반적으로 전극과만 연결되는 것이 아니라, 통상 전극과 조인트 범프로 형성된 것들 중의 하나 이상과 연결된다.
통상적인 방식으로, 배선 회로 기판(1)과 반도체 소자(3)를 전기적으로 접속시키기 위한 접속용 전극부(2)가 반도체 소자(3)의 표면에 미리 배치된다. 접속용 전극부(2) 이외에, 조인트 범프와 같은 다른 접속용 전극부가 배선 전극의 일부로서 배선 회로 기판(1) 위에 배치될 수 있다. 이들 접속용 전극부는 각각 전극으로만 형성될 수 있다.
상술한 다수의 접속용 전극부(2)[조인트 범프 포함]의 재료에 대한 특별한 제한은 없지만, 이의 예에는 금제 스터드 범프(stud bump), 땜납제 저융점 범프, 땜납제 고융점 범프 및 구리-니켈 코어를 갖는 금 도금 범프가 포함된다. 본 발명의 밀봉 수지층을 사용하면, 접속용 전극부(2)가 소정 온도에서 원형을 잃는 재료(예: 상술한 저융점 땜납)로 형성되는 경우에도 이의 높이를 조절할 수 있다. 접속용 전극부(2)는 위에서 예시한 재료로 형성되어 땜납제 등의 접속용 전극부가 용융에 의해 접속되며, 용융형 이외의 재료로 제조되는 경우에는 가압하에 접속된다.
배선 회로 기판(1)의 재료에 대한 특별한 제한은 없지만, 이의 예에는 세라믹 기판과 플라스틱 기판이 포함된다. 플라스틱 기판의 특정 예는 에폭시 기판과 비스말레이미드 트리아진 기판을 포함한다. 본 발명의 밀봉 수지층은, 예를 들면, 플라스틱 기판과 저융점 땜납으로 구성된 접속용 전극부(2)의 조합시와 같이 결합 온도를 높게 설정할 수 없는 경우에조차 제한 없이 적합하게 사용될 수 있다.
본 발명에서, 밀봉 수지층(4)을 형성하는 재료로서, 적층형 밀봉 수지층이 사용될 수 있다. 예를 들면, 고체 상태의 에폭시 수지 조성물, 보다 상세하게는 에폭시 수지 조성물로 구성되며 가열에 의해 경화되는 미경화 상태의 밀봉 수지 시트가 사용될 수 있다. 본원에서 사용되는 용어 "미경화 상태"는 반경화 상태를 포함한다. 상술한 열경화성 시트 이외의 시트가 사용될 수도 있다. 이러한 시트의 예는 폴리페닐렌 옥사이드 수지 및 페녹시 수지 등과 같은 열가소성 수지로 주로 구성되는 접착 시트를 포함한다. 또한, 상술한 열가소성 수지와 그 속에 혼합된 열경화성 수지 조성물(에폭시 수지 조성물)을 갖는 접착제 조성물로 구성된 접착 시트도 사용될 수 있다.
에폭시 수지 조성물은 에폭시 수지(성분 a), 경화제(성분 b) 및 무기 충전재(성분 c)를 사용하여 수득할 수 있다. 이는 실온에서 고체이다. 본원에서 사용되는 용어 "실온"은 일반적으로 20℃를 의미한다.
에폭시 수지(성분 a)는 실온에서 고체이기만 하다면 특별히 제한되지 않는다. 이의 예로는 비페닐형 에폭시 수지와 크레졸 노볼락형 에폭시 수지를 포함하며, 이들 중에서 용융시 습윤 특성이 우수하고 점도가 낮은 것이 보다 바람직하다. 습윤 특성의 개선이란 관점에서, 다음 화학식 1, 2 및 3의 구조를 갖는 에폭시 수지가 특히 바람직하다. 이들은 단독으로 또는 혼합물로서 사용될 수 있다.
Figure 111999006152239-pat00001
Figure 111999006152239-pat00002
Figure 111999006152239-pat00003
위의 화학식 1 내지 3 중의 어느 하나에 따르는 구조를 갖는 에폭시 수지 중에서, 에폭시 당량이 150 내지 230g/eq이고 융점이 60 내지 160℃인 것들이 바람직하다. 당해 수지 성분의 습윤 특성을 개선시키기 위해, 액체 에폭시 수지가 부분적으로 사용될 수 있다.
에폭시 수지(성분 a)와 함께 사용되는 경화제(성분 b)에 대한 특별한 제한은 없다. 예를 들면, 페놀 수지 및 산 무수물 형태의 경화제(예: 메틸헥사하이드로프탈산 무수물)와 같은 통상적으로 사용되는 각종 경화제가 사용될 수 있으며, 바람직하게는 페놀 수지가 사용된다. 페놀 수지로서, 페놀 노볼락 등이 사용될 수 있으며, 이 중에서도 점도가 낮은 것들이 바람직하다. 이들 중에서, 하이드록실 당량이 80 내지 120g/eq이고 연화점이 80℃ 이하인 것들이 바람직하며, 하이드록실 당량이 90 내지 110g/eq이고 연화점이 50 내지 70℃인 것들이 보다 바람직하고, 하이드록실 당량이 100 내지 110g/eq이고 연화점이 55 내지 65℃인 것들이 특히 바람직하다. 연화점은 일본 공업 표준 K 5903-1978, 항목 5.3에 따라 측정될 수 있다.
에폭시 수지(성분 a) 대 경화제(성분 b)의 혼합비에 대하여, 페놀 수지가 경화제로서 사용되는 경우, 페놀 수지 중의 하이드록실 당량은 바람직하게는, 에폭시 수지 중의 에폭시 그룹 1당량을 기준으로 하여, 0.5 내지 1.6의 범위로 설정되며, 보다 바람직하게는 0.8 내지 1.2의 범위로 설정된다.
상기 성분 a 및 b와 함께 사용되는 무기 충전재(성분 c)의 예는 실리카 분말, 탄산칼슘 및 티탄 화이트와 같이 통상적으로 사용되는 각종 무기 충전재를 포함한다. 이들 중에서, 구형 실리카 분말 및 분쇄된 실리카 분말이 바람직하며, 구형 실리카 분말이 특히 바람직하다. 무기 충전재(성분 c)로서, 최대 입자 크기가 100μm 이하인 것이 바람직하며, 최대 입자 크기가 50μm 이하인 것이 특히 바람직하다. 최대 입자 크기가 100μm를 초과하는 분말은 종종 배선 회로 기판과 반도체 장치 사이의 공간(밀봉 수지층으로 밀봉시키는 공간)을 충전시킬 수 없다. 또한, 상술한 최대 입자 크기를 가질 뿐만 아니라 평균 입자 크기가 1 내지 20μm, 특히 바람직하게는 2 내지 10μm인 무기 충전재를 사용하는 것이 바람직하다. 이러한 관점에서, 무기 충전재(성분 c)의 최대 입자 크기는 배선 회로 기판과 반도체 장치 사이의 거리(밀봉 수지층으로 밀봉시킬 공간)의 1/2 이하, 보다 바람직하게는 1/10 내지 1/3의 크기로 설정하는 것이 바람직하다. 최대 입자 크기를 1/2 이하로 설정함으로써, 용융 상태의 밀봉 수지층을 배선 회로 기판과 반도체 장치 사이에 공극 등을 생성시키지 않으면서 원활하게 충전시킬 수 있다.
무기 충전재(성분 c)의 양은, 전체 에폭시 수지 조성물을 기준으로 하여, 바람직하게는 90중량% 이하, 보다 바람직하게는 20 내지 90중량%, 특히 바람직하게는 55 내지 80중량%의 범위로 설정한다. 무기 충전재(성분 c)의 함량이 20중량% 미만이면, 밀봉 수지의 경화시 이의 특성에 악영향을 미쳐, 특히 이의 선팽창계수를 증가시키며, 이로 인해 반도체 소자의 선팽창계수와 밀봉 수지의 선팽창계수의 차이가 커져서 경화된 수지 또는 반도체 소자에 균열과 같은 결함이 야기될 수 있다. 한편, 무기 충전재의 함량이 90중량%를 초과하는 경우, 밀봉 수지의 용융 점도가 높아져서 이의 충전 특성이 취약해진다.
본 발명에서 사용되는 에폭시 수지 조성물에는, 상술한 성분 a 내지 c 이외에도, 실리콘 화합물(예: 측쇄 에틸렌 글리콜형 디메틸실록산 등) 및 아크릴로니트릴-부타디엔 고무와 같은 응력저하제, 난연제, 폴리에틸렌, 왁스(예: 카르나우바) 또는 커플링제(예: γ-글리시독시프로필 트리메톡시실란 등)를 필요에 따라 혼입시킬 수 있다.
난연제의 예는 브롬화 에폭시 수지를 포함하며, 삼산화이안티몬과 같은 난연 보조제가 이와 함께 혼합되어 사용될 수 있다.
본 발명에서 사용되는 상술한 에폭시 수지 조성물은, 예를 들면, 다음과 같이 수득할 수 있다. 상세하게 기재하자면, 수지 성분 a 및 b는 가열하에 용융 상태에서 혼합되며, 이와 같이 용융된 혼합물에 상술한 성분 c와, 경우에 따라, 첨가제들을 첨가한 다음, 혼합한다. 이어서, 생성된 혼합물에 촉매를 가하여 혼합물의 반응성을 조절함으로써, 균질 시스템을 형성시킨다. 펠릿에 균질 반응 시스템을 충전하고 냉각시킨 후, 이를 수지 시트로 프레스 압연(press-rolling)시킨다. 일반적으로, 틱소트로프제(thixotropic agent)를 조성물에 가하여 경화시 가열하에 조성물이 유동하지 않도록 만든다. 틱소트로프제의 예는 아크릴로니트릴-부타디엔 공중합체 등을 포함한다.
반응성의 조절을 위해 혼입되는 촉매는 특별히 제한되지 않는다. 예로서 통상 사용되는 경화 촉진제를 들 수 있다. 특정 예에는 트리페닐포스핀, 테트라페닐 포스페이트, 테트라페닐 보레이트 및 2-메틸이미다졸이 포함된다.
성분들의 혼합 공정과 시트의 형성 공정은 상기한 공정으로 제한되지 않는다. 성분들은 트윈 롤(twin roll), 트리플 롤(triple roll) 등으로도 혼합할 수 있고 시트는 압연시키거나 균질한 반응 시스템과 용매와의 혼합물로 피복하여 형성시킬 수 있다. 에폭시 수지 조성물이 테잎 형태로 제공되는 경우, 소위 릴-투-릴(reel-to-reel)이라고 하는 대량 생산 시스템을 채택할 수 있다.
본 발명에서, 시트, 즉 밀봉 수지층을 형성하는 밀봉 수지 시트는 두께가 보통 약 5 내지 200㎛, 바람직하게는 약 10 내지 120㎛이다.
본 발명에 따르는 반도체 장치의 제조방법은, 상기한 바와 같이, 반도체 소자를 접속용 전극부를 통해 배선 회로 기판의 각각의 양면 위에 탑재한 반도체 장치의 제조시, 반도체 소자를 밀봉 수지층을 통해 배선 회로 기판의 각각의 양면 위에 동시에 또는 순차적으로 임시로 고정시킨 다음, 가열에 의해 접속용 전극부를 배선 회로 장치의 배선 전극과 접속시킴을 포함한다.
본 발명의 당해 방법은 이후에 첨부된 도면을 참조로 보다 상세히 기재할 것이다. 하기 방법에서, 미경화 상태의 밀봉 수지 시트를 밀봉 수지층의 형성 재료로서 사용한다. 본원에서 "미경화 상태"라는 용어는, 상기한 바와 같이, "반경화 상태"를 포함한다.
도 2에 도시한 바와 같이, 미경화 상태의 밀봉 수지 시트(10)를 배선 전극이 배치되어 있는 배선 회로 기판(1)의 한 면 위의 소정 위치에 놓는다(밀봉 수지층의 형성: 제1 시트 적층 단계). 도 3에 도시한 바와 같이, 접속용 전극부(2)를 갖는 반도체 소자(3)를 가열 및 가압 하에 밀봉 수지 시트(10) 위에 배치하여 접속용 전극부(2)를 밀봉 수지 시트(10) 속에 삽입하고, 통상적으로 겔화를 진행시켜 배선 회로 기판(1)의 배선 전극을 반도체 소자(3)의 접속용 전극부(2)와 접촉시킨다. 이러한 방식으로, 반도체 소자(3)를, 밀봉 수지 시트(10)의 접착력, 보통 겔화를 이용하여 배선 회로 기판(1)의 한 면 위에 임시로 고정시킨다[제1 플립 칩(flip chip) 결합 단계].
다른 반도체 소자(3)가 아직 임시 고정되어 있지 않은, 배선 회로 기판(1)의 나머지 한 면에 대해 상기와 유사한 단계를 수행한다. 상세히 설명하자면, 도 4에 도시한 바와 같이, 미경화 상태의 다른 밀봉 수지 시트(10)를 배선 회로 기판(1)의 나머지 한 면 위의 소정 위치에 놓는다(다른 밀봉 수지층의 형성: 제2 시트 적층 단계). 도 5에 도시한 바와 같이, 다른 접속용 전극부(2)를 갖는 다른 반도체 소자(3)를 가열 및 가압 하에 다른 밀봉 수지 시트(10) 위에 배치하여 다른 접속용 전극부(2)를 다른 밀봉 수지 시트(10) 속에 삽입하고, 통상적으로 겔화를 진행시켜 배선 회로 기판(1)의 배선 전극을 다른 반도체 소자(3)의 다른 접속용 전극부(2)와 접촉시킨다. 이러한 방식으로, 다른 반도체 소자(3)를, 다른 밀봉 수지 시트(10)의 접착력, 통상적으로 겔화를 이용하여 배선 회로 기판(1)의 나머지 한 면 위에 임시로 고정시킨다[제2 플립 칩 결합 단계].
도 6에 도시한 바와 같이, 양면에 반도체 소자(3)가 임시로 고정되어 있는 배선 회로 기판(1)은 핫 프레스(hot press) 단계로 공급되고, 가열된 다음, 바람직하게는, 핫 프레스의 상부판(P)과 하부판(P') 사이에서 압착되어 배선 회로 기판(1)의 양면에 각각 임시로 고정되어 있는 반도체 소자(3)의 접속용 전극부(2)가 배선 회로 기판(1)의 양면의 각각에 있는 배선 전극과 접속된다. 동시에, 미경화 상태의 밀봉 수지 시트(10)가 경화되어 배선 회로 기판의 각각의 양면과 이러한 각각의 면에 임시로 고정되어 있는 반도체 소자 사이의 공간이 밀봉되어 밀봉 수지층(4)이 형성된다. 이러한 방식으로, 도 1에 도시된 반도체 장치가 제조된다.
상기 제조방법은 배선 회로 기판(1)의 양면의 각각에 반도체 소자를 순차적으로 임시 고정시키는 방법을 토대로 하지만, 이에 제한되지는 않는다. 배선 회로 기판(1)의 양면의 각각에 반도체 소자(3)를 동시에 임시로 고정시킬 수 있다. 배선 회로 기판(1)의 양면의 각각에 반도체 소자(3)를 동시에 임시로 고정시키는 것은 장치와 조건을 필요에 따라 적합하게 변화시키고/시키거나 설정하여 동시에 수행한다.
상기한 바와 같이, 배선 회로 기판(1)의 배선 전극은 배선 회로 기판(1)의 양면의 각각에 임시로 고정되어 있는 반도체 소자(3)의 접속용 전극부(2)와 접속되며, 예를 들면, 접속용 전극부(2)가 땜납과 같은 용융형 재료로 구성되는 경우는 가열하에 전극을 용융시킴으로써 용융 상태로 접속되는 한편, 접속용 전극부(2)가 용융형이 아닌 재료로 구성되는 경우에는 가압하에 접속된다.
위의 제조방법에서는 다수의 구형 접속용 전극부(2)가 배치되어 있는 반도체 소자(3)를 기재하였지만, 본 발명은 이에 제한되지 않는다. 또한, 다수의 구형 접속용 전극부가 배선 전극부 위에 배치되어 있는 배선 회로 기판(1)도 사용할 수 있다.
밀봉 수지 시트(10)로서는, 밀봉 수지 시트(10)가 배선 회로 기판(1) 위에 배치되고 반도체 소자(3)가 배선 회로 기판(1)의 양면 각각에 임시로 고정됨을 고려하면, 실온 이상의 온도에서 점착성인 시트형 에폭시 수지 조성물이 바람직하다. 밀봉 수지 시트(10)의 크기는 배치될 반도체 소자(3)의 크기(면적)에 따라 설정한다. 밀봉 수지 시트(10)의 두께와, 필요한 경우, 이의 중량은, 배선 회로 기판(1) 위에 배치될 반도체 소자(3)와 구형 접속용 전극부(2)의 크기, 즉 반도체 소자(3)와 배선 회로 기판(1) 사이의 공간을 충전시켜 밀봉함으로써 형성되는 밀봉 수지층(4)의 용적에 의해 결정된다.
점착성을 갖는 상기한 시트형 에폭시 수지 조성물은, 예를 들면, 먼저 고무 성분(예: 아크릴로니트릴-부타디엔 공중합체)을 에폭시 수지 조성물에 가함으로써 수득할 수 있다.
상기한 시트형 에폭시 수지 조성물, 즉 밀봉 수지 시트(10)는 실온에서 점착성을 가질 수도 있고 점착성을 갖지 않을 수도 있다. 실온에서 점착성을 갖지 않는 시트는 보통 겔로 되고 가열에 의해 접착성을 나타낸다. 가열 조건은, 예를 들면, 100 내지 300℃로 설정되는 것이 바람직하다. 가압은 반도체 소자(3)의 면적에 대해 1 내지 3㎏/㎝2로 수행하고 반도체 소자(3) 위에 배치되는 접속용 전극부(2)의 개수에 따라 원하는 대로 설정할 수 있다.
상기한 제조방법에서, 미경화 상태의 밀봉 수지 시트(10)를 경화시킬 때의 온도 범위는 가열에 의한 반도체 소자(3)와 배선 회로 기판(1)의 취약화를 고려하여 바람직하게는 70 내지 300℃, 특히 바람직하게는 120 내지 200℃로 설정한다. 상기 방법에서, 가열은 핫 프레스로 수행한다. 가열 방법에는 적외선 재유동 오븐, 드라이어, 열풍 히터(hot air heater), 가열 플레이트 등을 사용할 수 있지만, 이에 제한되는 것은 아니다.
반도체 소자(3)의 접속용 전극부(2)를 가열 용융시켜 이를 용융 상태로 배선 회로 기판(1)의 배선 전극에 접속시키는 경우, 가열과 함께 가압도 병행하는 것이 바람직하다. 가압 조건은 반도체 소자(3)의 면적에 대해 0.05 내지 1.0㎏/㎝2의 범위로 설정한다.
상기한 밀봉 수지 시트(10)를 사용하는 것 이외에도, 배선 회로 기판(1) 위에 밀봉 수지층을 배치하는 방법의 예로서, 배선 회로 기판(1)의 소정 위치에 밀봉 수지층 형성 재료를 직접 인쇄 피복하는 것을 언급할 수 있다.
위의 제조방법에서, 밀봉 수지 시트(10)를 사용하여 배선 회로 기판(1)의 양면에 밀봉 수지층을 형성시키지만, 이에 제한되는 것은 아니다. 도 7에 도시한 바와 같이, 예를 들면, 밀봉 수지 시트(10)를, 반도체 소자(3)의 접속용 전극부(2)가 배치되어 있는 면에 적층시킨 다음, 적층된 밀봉 수지 시트(10)와 배선 회로 기판(1)의 한쪽 면을 서로 대향시킨다. 가열 및 가압 하에, 배선 회로 기판(1)의 배선 전극을 반도체 소자(3)의 접속용 전극부(2)에 접촉시키고 밀봉 수지층[밀봉 수지 시트(10)]을 겔화시켜 반도체 소자(3)를 배선 회로 기판(1)의 양면에 임시로 고정시킬 수 있다.
상기 단계들을 통해 제조된 반도체 장치의 일례로서 도 1에 도시한 장치, 즉 반도체 소자(3) 주위에 돌기가 없도록 밀봉 수지층(4)이 형성된 장치를 언급할 수 있다. 반도체 소자(3) 주위에 돌기가 있도록 밀봉 수지층(4')이 형성된, 도 8에 도시한 반도체 장치도 또한 장치의 사용 목적에 따라 사용할 수 있다.
이렇게 제조된 반도체 장치에서, 반도체 소자(3)의 크기는 너비 2 내지 20㎜ x 길이 2 내지 30㎜ x 두께 0.2 내지 1.0㎜로 설정된다. 반도체 소자(3)가 탑재되고 배선 회로가 형성되는 배선 회로 기판(1)의 크기는 보통 너비 20 내지 200㎜ x 길이 50 내지 400㎜ x 두께 0.05 내지 3.0㎜로 설정된다. 반도체 소자(3)와, 밀봉 수지층(4)이 형성되는 배선 회로 기판(1) 사이의 거리는 보통 5 내지 100㎛이다. 본 발명에 사용되는 밀봉 수지층의 특성을 고려할 때, 상기 거리는 10 내지 70㎛로 설정하는 것이 바람직하다.
밀봉 수지를 사용하여 밀봉하여 형성된 밀봉 수지층(4)의 특성, 즉 밀봉 수지의 특성으로서, 각각의 사용 온도에서의 용융 점도는 1 내지 1000포이즈이고, 150℃에서의 겔화 시간은 0.5 내지 30분이며, 경화된 수지의 선팽창계수는 7 내지 50ppm이 바람직하고, 보다 바람직하게는 용융 점도는 1 내지 500포이즈이고, 150℃에서의 겔화 시간은 1.0 내지 15분이며 선팽창계수는 12 내지 40ppm이다. 상기 범위 내의 용융 점도에서 양호한 충전 특성이 수득될 수 있다. 상기 범위로 설정된 겔화 시간은 성형 작업성, 특히 경화 시간의 단축에 양호한 효과가 있다. 선팽창계수가 상기 범위로 설정되는 경우, 경화된 수지나 반도체의 응력으로 인한 결함, 예를 들면, 균열이 방지될 수 있다. 상기 용융 점도는 유동 시험기 점도계로 측정하고, 겔화 시간은 가열 플레이트 위에서 측정한다. 선팽창계수는 열기계적 분석(TMA)으로 측정한다.
본 발명에서, 반도체 소자는, 상기한 바와 같이, 가열 및 가압 하에 밀봉 수지 시트 등에 의해 형성된 밀봉 수지층을 통해 배선 회로 기판의 양면에 임시로 고정시킨 다음, 밀봉 수지층을 가열하고 경화시킨다.
가압하의 상기 처리에 의해, 땜납 등과 같은 접속용 전극부가 편평해지는 도중 또는 그 후에 밀봉 수지가 경화된다.
일반적으로, 접속용 전극부는 땜납과 같은 가열 유동성 재료로 형성된다. 일반적으로, 반도체 소자와 배선 회로 기판과의 결합체를 약 215℃로 가열하여 밀봉 수지층의 경화와 접속용 전극부를 구성하는 땜납의 용융을 동시에 수행함으로써 본 발명의 반도체 장치를 제조한다. 접속용 전극부를 구성하는 땜납과 같은 재료의 용융과 밀봉 수지층의 경화를 동시에 수행하는 상기 단계는 통상 채택되는 단계이다.
반도체 소자와 배선 회로 기판과의 결합을 위에 기재하였으나, 배선 회로 기판(마더 보드)에 반도체 소자 대신에 도터 보드를 통해 플립 칩 BGA[볼 그리드 어레이(ball grid array)]를 결합시킬 수 있다. 따라서, 본 발명에서는 반도체 소자라는 개념에 도터 보드를 통한 플립 칩 BGA(볼 그리드 어레이)가 포함된다.
본 발명에서 밀봉 수지 시트 등과 같은 밀봉 수지층에 의한 밀봉에서, 대부분의 경우 다음 설명이 적용될 수 있다.
접속용 전극부로서 땜납을 사용하는 경우, 반도체 소자의 접속용 전극부와 배선 회로 기판의 배선 전극과의 용융 결합은 일반적으로 플럭스 처리없이도 적합하게 수행된다.
그 이유는 명확하지 않지만, 반도체 소자와 배선 회로 기판과의 결합체가 형성되는 단계에서 대부분의 경우 접속용 전극부로서의 땜납이 경화된 수지로 피복되어 산소로부터 차단되며, 가압하에 전극부를 편평하게 할 때 땜납 표면에 균열이 나타나고, 땜납 표면(산화되지 않은 표면)이 노출되기 때문인 것으로 추정된다. 염소 성분과 유기산 성분 중의 하나 이상을 미량 함유하는 밀봉 수지 시트, 예를 들면, 에폭시 수지 조성물로 이루어진 시트가 밀봉 수지층으로서 사용되는 경우, 이러한 염소 성분과 유기산 성분 중의 하나 이상이, 땜납으로 이루어진 접속용 전극부의 표면에 형성된 산화된 필름을 제거하는데 효과적이며, 이는 또 다른 이유로 추정된다. 이러한 상황하에 약 215℃로 가열함으로써 반도체 소자의 접속용 전극부와 배선 회로 기판의 배선 전극이 용융되고 접속된다.
실시예
다음에 실시예와 비교 실시예를 함께 기재한다.
실시예에 앞서 다음 성분들을 제조한다.
에폭시 수지 a1
화학식 4의 구조를 갖는 비페닐형 에폭시 수지를 사용한다.
Figure 111999006152239-pat00004
에폭시 당량: 195g/당량(eq), 융점: 107℃
에폭시 수지 a2
크레졸 노볼락형 에폭시 수지를 사용한다. 에폭시 당량: 195g/eq, 융점: 60 내지 90℃
경화제 b
페놀 노볼락 수지를 사용한다. 하이드록실 당량: 105g/eq, 연화점: 60℃
무기 충전재 c1 내지 c5
표 1에 나타낸 구형 실리카 분말을 사용한다.
평균 입자 크기(㎛) 최대 입자 크기(㎛) 외관
실리카 분말 c1 3 18 구형
c2 6 18 구형
c3 6 30 구형
c4 3 18 분쇄형
c5 15 98 구형
촉매 d1
트리페닐포스핀
촉매 d2
테트라페닐 포스페이트와 테트라페닐 보레이트와의 1:1 혼합물(몰 비)
응력저하제
아크릴로니트릴-부타디엔 고무
난연제
브롬화 에폭시페놀 노볼락
난연 보조제
삼산화이안티몬
왁스
폴리에틸렌
커플링제
γ-글리시독시프로필 트리메톡시실란
실시예 1 내지 13
실시예 1 내지 13 각각에서 상기 성분들을 표 2와 표 3에 기재한 혼합비로 혼합한다. 생성된 혼합물을 펠릿에 충전시키고, 냉각시킨 후, 시트로 프레스 압연하여 목적하는 시트형 에폭시 수지 조성물을 제조한다.
Figure 111999006152239-pat00005
Figure 111999006152239-pat00006
실시예에서 이렇게 제조한 시트형 에폭시 수지 조성물(밀봉 수지 시트)을 사용하여, 상기 방법에 따라 반도체 장치를 제조한다. 구체적으로 기재하자면, 도 2에 도시한 바와 같이, 두께가 80㎛인 미경화 상태의 밀봉 수지 시트(10)를 배선 전극이 배치되어 있는 배선 회로 기판(1)(두께: 1.5㎜, 재료: 에폭시 적층 플레이트, 크기: 100㎜ x 20㎜)의 한 면의 소정 위치에 놓는다(밀봉 수지층의 형성: 제1 시트 적층 단계). 이어서, 도 3에 도시한 바와 같이, 접속용 전극부(2)(재료: 땜납, 직경 200㎛)를 각각 갖는 4개의 반도체 소자(3)(크기: 20㎜ x 10㎜)(도면에는 소자가 3개)를 가열 및 가압하(조건: 175℃ x 5㎏/㎝2 x 60초)에 밀봉 수지 시트(10) 위에 배치함으로써 밀봉 수지 시트(10)를 겔화하고 접속용 전극부(2)를 시트에 삽입하여 배선 회로 기판(1)의 배선 전극이 반도체 소자(3)의 접속용 전극부(2)에 접촉되도록 한다. 이러한 방식으로, 밀봉 수지 시트(10)의 겔화에 의해 생성되는 접착력을 이용하여 반도체 소자(3)를 배선 회로 기판(1)의 한 쪽 면 위에 임시로 고정시킨다(제1 플립 칩 결합 단계).
이어서, 도 4에 도시한 바와 같이, 미경화 상태의 다른 밀봉 수지 시트(10)를 다른 반도체 소자(3)가 아직 임시로 고정되지 않은 배선 회로 기판(1)의 나머지 한 면의 소정 위치에 놓는다(밀봉 수지층의 형성: 제2 시트 적층 단계). 이어서, 도 5에 도시한 바와 같이, 다른 배선 전극부(2)를 각각 갖는 동일한 수의 다른 반도체 소자(3)를 가열 및 가압하(조건: 175℃ x 5㎏/㎝2 x 60초)에 다른 밀봉 수지 시트(10) 위에 배치함으로써 다른 밀봉 수지 시트(10)를 겔화하고 다른 접속용 전극부(2)를 시트에 삽입하여 배선 회로 기판(1)의 배선 전극이 다른 반도체 소자(3)의 접속용 전극부(2)와 접촉하도록 한다. 이러한 방식으로, 다른 밀봉 수지 시트(10)의 겔화에 의해 생성되는 접착력을 이용하여 다른 반도체 소자(3)를 배선 회로 기판(1)의 나머지 한 면 위에 임시로 고정시킨다(제2 플립 칩 결합 단계).
도 6에 나타낸 바와 같이, 양면에 반도체 소자(3)가 임시로 고정되어 있는 배선 회로 기판(1)을 핫 프레스(hot press) 단계로 공급하고, 가열시킨 다음, 핫 프레스의 상부판(P)과 하부판(P') 사이에서 압착(조건: 250℃ x 0.2㎏/㎝2 x 30초)시키고, 이로써 배선 회로 기판(1)의 양면에 임시로 고정되어 있는 반도체 소자(3)의 접속용 전극부(2)가 용융에 의해 배선 회로 기판(1)의 배선 전극과 접촉된다. 동시에, 미경화 상태의 밀봉 수지 시트(10)가 각각 경화되어 배선 회로 기판과 이의 각각의 면에 임시로 고정되어 있는 반도체 소자 사이의 공간이 밀봉되어 밀봉 수지층(4)이 형성된다. 이러한 방식으로, 도 1에 나타낸 반도체 장치가 제조된다.
생성된 반도체 장치로 초기 전류 이동 체크를 실시한 후, 압력 쿡커 시험(pressure cooker test)[PCT 시험(조건: 121℃ x 2atm x 100% RH에서 200시간 동안 유지)]을 실시하고, 다시 전류 이동 체크를 실시한다. 결함 발생율[결함률(%)]을 계산한다. 결함이 있는 것으로 발견된 장치를 ×로 표시하고, 결함이 없는 장치를 ○로 표시한다. 결과를 표 4와 표 5에 나타낸다.
실시예
1 2 3 4 5 6 7 8
전류 이동 시험시 결함의 발생* 초기 ○ (0) ○ (0) ○ (0) ○ (0) ○ (0) ○ (0) ○ (0) ○ (0)
200시간의 PCT 시험 후 ○ (0) ○ (0) ○ (0) ○ (0) ○ (0) ○ (0) ○ (0) ○ (0)
*괄호 안의 숫자는 결함률(%)을 나타낸다.
실시예
9 10 11 12 13
전류 이동 시험시 결함의 발생* 초기 ○ (0) ○ (0) ○ (0) ○ (0) ○ (0)
200시간의 PCT 시험 후 ○ (0) ○ (0) ○ (0) ○ (0) ○ (0)
*괄호 안의 숫자는 결함률(%)을 나타낸다.
표 4 및 표 5의 결과로 초기 전류 이동 체크와 이동 체크 후 200시간의 PCT 시험에서 결함이 나타나지 않음을 알 수 있다. 이러한 결과로부터, 각각의 실시예에서 밀봉 수지층을 통해 배선 회로 기판의 양면에 반도체 소자가 탑재되고 신뢰도가 높은 반도체 장치가 제조됨을 알 수 있다.
상기한 바와 같이, 본 발명의 반도체 장치는, 각각의 접속용 전극부를 갖는 반도체 소자를 밀봉 수지층을 통해 배선 회로 기판의 양면에 동시에 또는 순차적으로 탑재한 다음, 반도체 소자를 밀봉 수지층의 접착력을 이용하여 배선 회로 기판의 양면 위의 배선 전극과 각각 접속시킴으로써 제조한다. 상기 방법에 따라, 양면 탑재형 반도체 장치를, 전극의 접속과 수지를 사용한 밀봉을 배선 회로 기판의 양면에서 수행하는 단계와 같은 불필요한 단계 없이 용이하게 제조할 수 있다. 따라서, 제조 단계를 대폭 단순화시킬 수 있고 제조 효율이 개선되어 비용이 절감된다.
상기한 제조방법에서, 접속용 전극부를 갖는 반도체 소자를 밀봉 수지층을 통해 배선 회로 기판의 양면에 탑재하는 단계로서, 예를 들면, 반도체 소자를 미경화 상태의 밀봉 수지층을 통해 배선 회로 기판의 한쪽 면 위에 임시로 고정시킨 후, 접속용 전극부를 갖는 반도체를 미경화 상태의 다른 밀봉 수지층을 통해 배선 회로 기판의 나머지 한 면에 임시로 고정시킨다. 이러한 임시 고정 단계에 의해, 양면 탑재형 반도체 장치를, 불필요한 단계 없이 용이하게 제작할 수 있고, 이로 인해 제조 단계를 대폭 단순화시킬 수 있다.
또한, 밀봉 수지층으로서 최대 입자 크기가 100㎛ 이하인 소정량의 무기 충전재를 함유하는 에폭시 수지 조성물로 이루어진 밀봉 수지 시트를 사용함으로써 기판과 반도체 소자 사이 공간의 충전이 공극 등을 형성시키지 않고 원활하게 수행될 수 있다.
단순화된 단계를 포함하고 생산성이 개선된 본 발명의 방법으로 제조할 수 있는 양면 탑재형 반도체 장치는 보다 고도의 집적 경향에 대한 요구를 충족시킨다.
본 발명을 이의 특정 양태를 참조로 상세히 기재하였지만, 당해 분야의 숙련가에게는 본 발명의 취지와 범위를 벗어나지 않고 이를 변화시키고 변형시킬 수 있음이 명백할 것이다.

Claims (6)

  1. 접속용 전극부를 갖는 하나 이상의 반도체 소자를 밀봉 수지층을 통하여 배선 회로 기판의 양면에 동시에 또는 순차적으로 탑재하는 단계 및
    밀봉 수지층의 접착력을 이용하여 하나 이상의 반도체 소자를 배선 회로 기판의 각각의 양면 위의 배선 전극과 접속시키는 단계를 포함하는, 반도체 장치의 제조방법.
  2. 제1항에 있어서, 접속용 전극부를 갖는 하나 이상의 반도체 소자를 밀봉 수지층을 통하여 배선 회로 기판의 양면에 탑재하는 단계가,
    하나 이상의 반도체 소자를 미경화 상태의 밀봉 수지층을 통하여 배선 회로 기판의 양면에 동시에 또는 순차적으로 탑재하는 소단계와 밀봉 수지층의 접착력을 이용하여 하나 이상의 반도체 소자를 배선 회로 기판의 양면에 임시로 고정시키는 소단계를 포함하며,
    하나 이상의 반도체 소자를 배선 회로 기판의 각각의 양면 위의 배선 전극과 접속시키는 단계가,
    전체를 가열하여 배선 회로 기판의 양면에 임시로 고정된 하나 이상의 반도체 소자의 접속용 전극부를 용융시켜 이를 배선 전극과 접속시키는 동시에 미경화 상태의 밀봉 수지층을 경화시키는 소단계를 포함하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 하나 이상의 반도체 소자를 미경화 상태의 밀봉 수지층을 통하여 배선 회로 기판의 양면에 동시에 또는 순차적으로 탑재하고 밀봉 수지층의 접착력을 이용하여 하나 이상의 반도체 소자를 배선 회로 기판의 양면에 임시로 고정시키는 소단계가,
    접속용 전극부를 갖는 하나 이상의 반도체 소자를 미경화 상태의 밀봉 수지층을 통하여 배선 회로 기판의 한 면에 탑재하는 공정,
    밀봉 수지층의 접착력을 이용하여 하나 이상의 반도체 소자를 배선 회로 기판의 한 면에 임시로 고정시키는 공정,
    접속용 전극부를 갖는 하나 이상의 다른 반도체 소자를 미경화 상태의 다른 밀봉 수지층을 통하여 배선 회로 기판의 나머지 한 면에 탑재하는 공정 및
    밀봉 수지층의 접착력을 이용하여 하나 이상의 다른 반도체 소자를 배선 회로 기판의 나머지 한 면에 임시로 고정시키는 공정을 포함하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 각각의 밀봉 수지층이 에폭시 수지(a), 페놀 수지(b) 및 최대 입자 크기가 100μm 이하인 무기 충전재(c)를 포함하는 에폭시 수지 조성물(A)[여기서, 성분(c)의 함량은, 전체 에폭시 조성물(A)의 중량을 기준으로 하여, 90중량% 이하이다]로 이루어진 밀봉 수지 시트에 의해 형성되는 반도체 장치의 제조방법.
  5. 제2항에 있어서, 각각의 밀봉 수지층이 에폭시 수지(a), 페놀 수지(b) 및 최대 입자 크기가 100μm 이하인 무기 충전재(c)를 포함하는 에폭시 수지 조성물(A)[여기서, 성분(c)의 함량은, 전체 에폭시 조성물(A)의 중량을 기준으로 하여, 90중량% 이하이다]로 이루어진 밀봉 수지 시트에 의해 형성되는 반도체 장치의 제조방법.
  6. 제3항에 있어서, 각각의 밀봉 수지층이 에폭시 수지(a), 페놀 수지(b) 및 최대 입자 크기가 100μm 이하인 무기 충전재(c)를 포함하는 에폭시 수지 조성물(A)[여기서, 성분(c)의 함량은, 전체 에폭시 조성물(A)의 중량을 기준으로 하여, 90중량% 이하이다]로 이루어진 밀봉 수지 시트에 의해 형성되는 반도체 장치의 제조방법.
KR1019990022210A 1998-06-16 1999-06-15 반도체 장치의 제조방법 KR100578697B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16899498A JP3853979B2 (ja) 1998-06-16 1998-06-16 半導体装置の製法
JP98-168994 1998-06-16

Publications (2)

Publication Number Publication Date
KR20000006185A KR20000006185A (ko) 2000-01-25
KR100578697B1 true KR100578697B1 (ko) 2006-05-12

Family

ID=15878391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022210A KR100578697B1 (ko) 1998-06-16 1999-06-15 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US6200830B1 (ko)
JP (1) JP3853979B2 (ko)
KR (1) KR100578697B1 (ko)
TW (1) TW420825B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026155A1 (fr) * 1999-10-01 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP3561209B2 (ja) * 2000-05-24 2004-09-02 株式会社三井ハイテック フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
CN1259200C (zh) 2000-10-02 2006-06-14 松下电器产业株式会社 卡型记录媒体及其制造方法
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
JP2002241469A (ja) * 2001-02-14 2002-08-28 Nitto Denko Corp 熱硬化性樹脂組成物および半導体装置
JP4721309B2 (ja) * 2001-02-14 2011-07-13 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP2002280401A (ja) * 2001-03-21 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN100399025C (zh) * 2001-09-27 2008-07-02 北京源德生物医学工程有限公司 多标记连续注射免疫及基因分析系统
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
JPWO2003077307A1 (ja) * 2002-03-11 2005-07-07 東洋鋼鈑株式会社 電子回路装置およびその製造方法
JP3639272B2 (ja) 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
JP5912611B2 (ja) * 2004-03-22 2016-04-27 日立化成株式会社 フィルム状接着剤
US7064422B2 (en) * 2004-03-26 2006-06-20 Intel Corporation Electronic assembly with integrated IO and power contacts
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
WO2006090684A1 (ja) * 2005-02-23 2006-08-31 A. L. M. T. Corp. 半導体素子搭載部材とそれを用いた半導体装置
JP4983181B2 (ja) * 2006-09-26 2012-07-25 富士通株式会社 半導体装置の製造方法
JP5133598B2 (ja) 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート
JP5755396B2 (ja) * 2008-03-26 2015-07-29 日立化成株式会社 半導体装置の製造方法
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
US8367477B2 (en) * 2009-03-13 2013-02-05 Wen-Cheng Chien Electronic device package and method for forming the same
US8218329B2 (en) * 2010-03-29 2012-07-10 Xerox Corporation Back-to-back package accomplishing short signal path lengths
JP5741188B2 (ja) 2011-04-27 2015-07-01 デクセリアルズ株式会社 接続構造体の製造方法
JP5349538B2 (ja) * 2011-06-08 2013-11-20 デクセリアルズ株式会社 電気装置
JP5983590B2 (ja) * 2013-12-13 2016-08-31 株式会社デンソー 硬化性樹脂組成物、封止材、及びこれを用いた電子デバイス製品
CN105565254B (zh) * 2014-10-17 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
JP7390995B2 (ja) * 2020-08-28 2023-12-04 信越化学工業株式会社 パワーモジュールの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0124494B1 (ko) * 1992-03-31 1997-12-10 사또 후미오 플라스틱 패키지 반도체 디바이스와 그 제조방법 및 제조장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
EP0827159B1 (en) * 1996-08-29 2003-05-21 Mitsubishi Denki Kabushiki Kaisha Epoxy resin composition and semiconductor device encapsulated therewith
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0124494B1 (ko) * 1992-03-31 1997-12-10 사또 후미오 플라스틱 패키지 반도체 디바이스와 그 제조방법 및 제조장치

Also Published As

Publication number Publication date
TW420825B (en) 2001-02-01
JP3853979B2 (ja) 2006-12-06
KR20000006185A (ko) 2000-01-25
JP2000003922A (ja) 2000-01-07
US6200830B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
KR100578697B1 (ko) 반도체 장치의 제조방법
US6223429B1 (en) Method of production of semiconductor device
KR102012790B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
EP1174920A2 (en) Semiconductor package
WO1998028788A1 (en) Manufacture of semiconductor device
JP6018967B2 (ja) 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP3999840B2 (ja) 封止用樹脂シート
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
WO2004059721A1 (ja) 電子部品装置
JP2001223227A (ja) 半導体封止用樹脂組成物および半導体装置
KR20070076505A (ko) 발포가능형 언더필 캡슐화제
TWI384592B (zh) 半導體元件固定用薄膜狀接著劑、使用該接著劑之半導體裝置及該半導體裝置之製造方法
JP3957244B2 (ja) 半導体装置の製法
JP3779091B2 (ja) 封止用樹脂組成物
JPH1117075A (ja) 半導体装置
JP2004204047A (ja) 液状エポキシ樹脂組成物
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
JPH10242211A (ja) 半導体装置の製法
JPH11297904A (ja) 半導体装置
JPH11233560A (ja) 半導体装置の製法
JP2001011286A (ja) 液状エポキシ樹脂組成物及び半導体装置
JP3939849B2 (ja) 半導体装置の製法
JPWO2004069894A1 (ja) エポキシ樹脂組成物、同組成物の硬化層を有する半導体装置、および同半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11