JP5741188B2 - 接続構造体の製造方法 - Google Patents

接続構造体の製造方法 Download PDF

Info

Publication number
JP5741188B2
JP5741188B2 JP2011098967A JP2011098967A JP5741188B2 JP 5741188 B2 JP5741188 B2 JP 5741188B2 JP 2011098967 A JP2011098967 A JP 2011098967A JP 2011098967 A JP2011098967 A JP 2011098967A JP 5741188 B2 JP5741188 B2 JP 5741188B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
adhesive film
curing temperature
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011098967A
Other languages
English (en)
Other versions
JP2012231039A (ja
Inventor
亮二 小嶋
亮二 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2011098967A priority Critical patent/JP5741188B2/ja
Priority to US14/112,277 priority patent/US9318353B2/en
Priority to PCT/JP2012/058889 priority patent/WO2012147458A1/ja
Priority to KR1020137027942A priority patent/KR101858783B1/ko
Priority to TW101113431A priority patent/TWI494038B/zh
Publication of JP2012231039A publication Critical patent/JP2012231039A/ja
Application granted granted Critical
Publication of JP5741188B2 publication Critical patent/JP5741188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)

Description

本発明は、配線基板と、その表面にフリップチップ実装された第１電子部品と、裏面にフリップチップ実装された第２電子部品とを含む両面フリップチップ実装タイプの接続構造体の製造方法に関する。
配線基板の表面及び裏面のそれぞれに、半導体チップが異方性導電接着フィルム（ＡＣＦ）又は絶縁性接着フィルム（ＮＣＦ）を介してフリップチップ実装された両面フリップチップ実装接続構造体が知られている。このような両面実装型の接続構造体は、配線基板の片面にＡＣＦ又はＮＣＦ導体チップを仮貼りし、そこへ半導体チップをアライメントして仮設置した後、加熱加圧ツールで熱圧着してフリップチップ実装し、次に他面に対しても同様に半導体チップをフリップチップ実装して作成されている。
ところが、最初の片面のフリップチップ実装により配線基板だけでなくＩＣチップ自体にも反りが生じ、他面に対するフリップチップ実装の際にＩＣチップのアライメント精度が低下し、加熱加圧ツールで正確にＩＣチップを熱圧着することが困難になるという問題があった。この問題は、近年のＩＣチップや配線基板が益々薄くなっていることに伴い、顕著となっている。
このため、ＩＣチップのフリップチップ実装を片面づつ行うのではなく、両面にＩＣチップを一括でフリップチップ実装することが行われるようになっている。即ち、配線基板の表面及び裏面のそれぞれに、熱硬化性の異方性導電接着フィルム（ＡＣＦ）又は絶縁性接着フィルム（ＮＣＦ）を仮貼りし、更にそれらの上に半導体チップをそれぞれ仮設置した接続構造体の半製品を、ゴム材料等から形成された載置面を有し且つ加熱手段を有する載置受け台に載置し、その半製品を載置受け台側から加熱しながら、弾性押圧面を有する加圧ツールで、表面側の半導体チップを押圧することが提案されている（特許文献１）。
特開２００７−２２７６２２号公報
しかしながら、特許文献１の場合、載置受け台側に配置されたＡＣＦやＮＣＦについて良好な接続を行うべく、載置受け台側に配置されたＡＣＦやＮＣＦが最適硬化するように加熱すると、結果的に加圧ツール側に配置されたＡＣＦやＮＣＦが十分に加熱されないため、十分に硬化せず、接続信頼性に欠けるという問題があった。他方、加圧ツール側に配置されたＡＣＦやＮＣＦについても良好な接続を行うべく、加圧ツール側に配置されたＡＣＦやＮＣＦが最適硬化するように加熱すると、今度は載置受け台側に配置されたＡＣＦやＮＣＦが過度に加熱され、急速に溶融粘度が上昇し、半導体チップと配線基板との間から接着成分が十分に排除されず硬化してしまうため、接続信頼性に欠けるという問題があった。
本発明の目的は、以上の従来の技術の問題点を解決することであり、配線基板と、その表面にＡＣＦやＮＣＦを介してフリップチップ実装された第１電子部品と、裏面にフリップチップ実装された第２電子部品とを含む接続構造体を製造する際に、両面のＡＣＦやＮＣＦをそれぞれ最適な硬化条件で硬化させることが一括でできるようにすることである。
本発明者は、両面のそれぞれに接着フィルムを介して電子部品が仮設置された配線基板に対し、その片面からの加熱により両面に配された電子部品をフリップチップ実装する場合に、配線基板の加熱される側の表面に配された接着フィルムが配線基板の裏面に配された接着フィルムに比べより高温に加熱されることに着目し、硬化温度の異なる２種類の接着フィルムを使用し、硬化温度のより高い接着フィルムを加熱される側に配することにより、上述の目的を達成できることを見出し、本発明を完成させるに至った。
即ち、本発明は、配線基板と、その表面にフリップチップ実装された第１電子部品と、裏面にフリップチップ実装された第２電子部品とを含む接続構造体の製造方法であって、以下の工程（ａ）〜（ｄ）：
工程（ａ）
配線基板の表面に、第１接着フィルムを介して第１電子部品を仮設置する工程；
工程（ｂ）
配線基板の裏面に、第１接着フィルムの硬化温度よりも低い硬化温度を有する第２接着フィルムを介して第２電子部品を仮設置する工程；
工程（ｃ）
第１電子部品及び第２電子部品が仮設置された配線基板を、圧着受け台に載置する工程；及び
工程（ｄ）
第１電子部品を、配線基板に対して第１電子部品側から加熱加圧ツールで押圧しながら加熱することにより、配線基板の表面及び裏面に第１電子部品及び第２電子部品をそれぞれ一括で実装する工程
を有することを特徴とする製造方法、及びこの製造方法により製造された接続構造体を提供する。
本発明の製造方法においては、配線基板の加熱される側の表面に配された接着フィルムが、配線基板の裏面に配された接着フィルムに比べより高温に加熱されることから、硬化温度の異なる２種類の接着フィルムを使用し、硬化温度のより高い接着フィルムを加熱される側に配する。このため、配線基板の両面の接着フィルムが、それぞれ最適の硬化温度に一括で加熱することが可能となり、配線基板やＩＣチップに反りを生じさせずに、電子部品の両面フリップチップ実装配線基板の接続信頼性を改善することができる。
図１は、本発明の製造方法の説明図である。 図２は、本発明の製造方法の説明図である。 図３は、積層型の電子部品の断面図である。 図４は、本発明の製造方法の説明図である。 図５は、本発明の製造方法の説明図である。 図６は、本発明の製造方法の説明図である。 図７は、本発明の接続構造体の断面図である。 図８は、接着フィルムの硬化温度を示すＤＳＣチャートである。
本発明は、配線基板と、その表面にフリップチップ実装された第１電子部品と、裏面にフリップチップ実装された第２電子部品とを含む接続構造体の製造方法であって、以下の工程（ａ）〜（ｄ）を有する製造方法である。以下、図面を参照しながら工程毎に詳細に説明する。
＜工程（ａ）＞
まず、図１に示すように、配線基板１の表面に、第１接着フィルム２を介して第１電子部品３を仮設置する。具体的には、ステージ１０上に、表面電極１ａと裏面電極１ｂとを有する配線基板１を載せ、表面電極１ａ上に、第１接着フィルム２をアライメントして仮貼し、その上にバンプ３ａを有する第１電子部品３をアライメントして仮設置する。
ステージ１０としては、配線基板１を定位置に保持するためのバキュームチャック機構を備えた平板な金属、セラミックス、樹脂等からなる定盤を使用することができる。
配線基板１としては、ガラス基板、セラミックス基板、ポリイミドフレキシブル基板、ガラスエポキシ基板等の基板の両面に、銅、アルミニウム、銀、金等の配線やパッドからなる表面電極１ａと裏面電極１ｂとが形成されたものが挙げられる。これらの電極には、必要に応じて電解、無電解ニッケルメッキ、ハンダメッキ、金メッキ等を施すことができる。
第１接着フィルム２としては、公知のＡＣＦやＮＣＦを使用することができる。例えば、硬化成分として液状あるいは固体状エポキシ系樹脂、膜形成成分としてフェノキシ樹脂、エポキシ系樹脂用硬化剤として酸無水物やイミダゾール類、その他に本発明の効果を損なわない範囲で、シランカップリング剤、顔料、酸化防止剤、希釈剤、溶剤、帯電防止剤等の公知の添加剤が配合された第１接着フィルム形成用用塗料を、キャスト法等の公知の手法を利用してフィルム化したものを使用することができる。
第１電子部品３としては、半導体チップ、光学チップ等を好ましく挙げることができる。バンプ３ａとしては、ハンダバンプ、金バンプ、アルミバンプを挙げることができる。特に、Ａｕスタッドバンプが好ましい。金バンプ以外のバンプには必要に応じて電解、無電解ニッケルメッキ、ハンダメッキ、金メッキ等を施すことができる。
表面電極１ａ上への第１接着フィルム２のアライメント及びその仮貼りのそれぞれの手法、並びに第１接着フィルム２上への第１電子部品３のアライメント及びその仮設置のそれぞれの手法について、従来公知の手法、例えば、半導体チップをフリップチップ実装する際に用いられるフリップチップボンダーを利用することができる。
＜工程（ｂ）＞
次に、図２に示すように、配線基板１の裏面に、第１接着フィルム２の硬化温度よりも低い硬化温度を有する第２接着フィルム４を介して第２電子部品５を仮設置する。具体的には、ステージ１０上において、配線基板１の裏面電極１ｂ上に、第２接着フィルム４をアライメントして仮貼し、その上にバンプ５ａを有する第２電子部品５をアライメントして仮設置する。
第２接着フィルム４の成分構成は、第１接着フィルム２の成分構成を基本的には同一であるが、第１接着フィルム２の硬化温度よりも低い硬化温度を有するものを使用する必要がある。具体的には、第１接着フィルム２の硬化温度を２００〜２５０℃とし、第２接着フィルム４の硬化温度が１７０〜２２０℃とすることが好ましい。これにより、第１電子部品３側からだけの加熱により、配線基板１の両面の第１接着フィルム２及び第２接着フィルム４をそれぞれの硬化温度に適した温度に加熱することができる。
なお、第１接着フィルム２及び第２接着フィルム４の硬化温度は、示差走査熱量測定（ＤＳＣ）により得たチャートに基づき決定することができる。例えば、ＤＳＣチャートにおいて、樹脂の硬化反応が進行する際には山ピークが現れることから、サンプル５ｍｇを室温から２５０℃まで１０℃／分で昇温させて得たチャートのベースライン上の低温側から全面積の６０％となる温度を硬化温度とした（図８参照）。
これらの接着フィルム２又は４の硬化温度の調整は、使用するエポキシ系樹脂や膜形成樹脂、硬化剤などの材料の構造や分子量を特定することにより行うことができる。
なお、第２電子部品５及びそのバンプ５ａについては、基本的に第１電子部品３及びそのバンプ３ａと同様の構成とすることができる。また、裏面電極１ｂ上への第２接着フィルム４のアライメント・その仮貼り、第２接着フィルム４上への第２電子部品５のアライメント・その仮設置についても、従来公知の手法を利用して行うことができる。
なお、第２電子部品５及び先に説明した第１電子部品３の少なくともいずれか一方は、図３に示すように、貫通電極４１とそれに接続しているフロントバンプ４２とバックバンプ４３とを有する複数のＩＣチップ４０を互いに積層して電子部品４００としてもよい。このような場合、貫通電極４１は、銅メッキにより形成されたものを利用することができ、また、ＩＣチップ４０間に存在するフロントバンプ４２及びバックバンプ４３としては、金やハンダ、銅等からなるバンプを適用することができ、とくにそれらのいずれか又は双方がハンダで形成されていることが好ましい。
＜工程（ｃ）＞
次に、図４に示すように、第１電子部品３及び第２電子部品５が仮設置された配線基板１を、ゴムなどの弾性材料から形成された配線基板載置面２１を有する圧着受け台２０に載置する。このような圧着受け台２０としては、特開２００７−２２７６２２号公報に開示されているものを採用することができる。即ち、圧着受け台２０は、金属やセラミックスからなる受け台本体２２と、被圧着物が載置される側に配置される弾性受け部２３とから構成され、その表面が配線基板載置面２１となっているものである。ここで、本発明において、弾性材料とは、好ましくはゴム硬度が１０〜８０のエラストマーを意味する。
なお、圧着受け台２０としては、ステージ１０をそのまま流用してよく、また、図示しないが、第２電子部品５が収まる凹部を有し、比較的剛性の高い配線基板載置面を有するものを使用してもよい。
＜工程（ｄ）＞
最後に、第１電子部品３を、配線基板１に対して第１電子部品３側から、ゴムなどの弾性材料から形成されている押圧面３１を有する加熱加圧ツール３０（図５）で押圧しながら加熱することにより、図６に示すように配線基板１の表面及び裏面に第１電子部品３及び第２電子部品５をそれぞれ一括で実装する。これにより図７に示す接続構造体１００が得られる。
この加熱加圧ツール３０としては、特開２００７−２２７６２２号公報に開示されているものを採用することができる。即ち、加熱加圧ツール３０は、金属やセラミックスからなる押圧本体３２と、被圧着物側に配置される弾性押圧部３３とから構成され、その表面が押圧面３１となっているものである。押圧本体３２には、圧着受け台２０が嵌り込めるように側部３４が延設されていることが望ましい。加熱手段は、押圧本体３２を加熱するようにヒータ（図示せず）を設ければよいが、押圧本体３２自体や弾性押圧部３３自体が発熱するようにしてもよい。
本発明において、加熱加圧ツール３０による加熱押圧の際、第１接着フィルム２が加熱により到達する到達温度は、第２接着フィルム４が加熱により到達する到達温度よりも高くなる。具体的には、第１接着フィルム２の好ましい硬化温度が２００〜２５０℃であり、第２接着フィルム４の好ましい硬化温度が１７０〜２２０℃であることから、第１接着フィルム２が加熱により到達する到達温度は２００〜２５０℃であり、第２接着フィルム４が加熱により到達する到達温度は１７０〜２２０℃である。
なお、第１電子部品３を、配線基板１に対して第１電子部品３側から加熱加圧ツール３０で押圧しながら加熱する際に、第１電子部品３及び第２電子部品５が仮設置された配線基板１の両面にテフロン（登録商標）やシリコーンなどの耐熱性樹脂フィルムからなる保護シート３５を設けてもよい。保護シート３５を使用することにより、第１電子部品３や第２電子部品５の位置ズレの発生を防止することができる。
なお、加熱加圧ツール３０として、第１電子部品３が収まる凹部を有し、比較的剛性の高い配線基板載置面を有するものを使用してもよい。
以上説明した本発明の製造方法により製造した図７の接続構造体は、配線基板の両面に電子部品をＡＣＦやＮＣＦを介してフリップチップ実装させる際に、両面のＡＣＦやＮＣＦをそれぞれ一括で最適硬化させて得たものとなる。従って、配線基板に反りが生じることなく、良好な接続信頼性を示すものである。
以下、本発明を実施例により具体的に説明する。
実施例１〜２、比較例１〜４
表２に示した硬化温度を示すＮＣＦを用意した。それとは別に、バンプピッチ８５μｍ、バンプ数２７２のペリフェラル配置の金スタッドバンプ（“Ａｕスタッド”と略する場合がある）又は銅ピラー／ハンダキャップバンプ（“Ｃｕ／ハンダ”と略する場合がある)が設けられた試験用ＩＣチップ（６．３ｍｍ×６．３ｍｍ×０．２厚）を用意した。また、２０μｍ厚のハンダ表面層が形成された電極パッド（Ａｕ／ＮｉメッキＣｕベース）を両面に有するガラスエポキシ両面配線基板（ＦＲ４、日立化成工業（株）：３８ｍｍ×３８ｍｍ×０．６ｍｍ厚）を用意した。
これらの材料と、ＩＣ搭載時にフリップチップボンダー及び本圧着時に弾性押圧ツール（特開２００７−２２７６２２号公報参照）とを用いて、表１に示すようなＩＣチップ搭載条件及び熱圧着条件により、片面フリップチップ実装を行った比較例１を除き、両面一括フリップチップ実装を行った。なお、表２に、実施例及び比較例の実装形態、ＩＣバンプ種類（Ａｕスタッドバンプ、Ｃｕピラー／ハンダキャップバンプ）、配線基板の表面側（加熱側）及び裏面側に配されたＮＣＦの到達温度、ＮＣＦの硬化温度を記載した。
フリップチップ実装により得られた接続構造体について、ＩＣチップの反りを触針式表面粗度計（ＳＥ−３Ｈ、小坂研究所）を用いて測定した。得られた結果を表２に示す。実用上、反りは１０μｍ以下であることが望まれる。
また、接続構造体におけるＩＣチップと配線基板との間の導通抵抗は、ＩＣ周辺を一周するデイジーチェーン抵抗を測定した。得られた結果を表２に示す。実用上、３０Ω以下であることが望まれる。
Figure 0005741188
Figure 0005741188
表２からわかるように、ＮＣＦ到達温度に適合するように、配線基板の表面側（加熱側）に、より硬化温度が高いＮＣＦを配した実施例１及び２の接続構造体は、ＩＣチップの反り及びデイジーチェーン抵抗の双方の結果は実用上好ましいものであった。それに対し、比較例１の片面実装の場合には、ＩＣチップの反りが著しいものであった。表面側と裏面側において硬化温度が同じＮＣＦを使用した比較例２〜４の場合、デイジーチェーン抵抗が、表面側又は裏面側でオープンとなってしまった。
本発明の接続構造体の製造方法によれば、硬化温度の異なる２種類の接着フィルムを使用し、硬化温度のより高い接着フィルムを加熱される側に配するので、配線基板の両面の接着フィルムが、それぞれ最適の硬化温度に一括で加熱することが可能となり、配線基板やＩＣチップに反りを生じさせずに、電子部品の両面フリップチップ実装配線基板の接続信頼性を改善することができる。従って、本発明は、配線基板に両面フリップチップ実装して接続構造体を製造する場合に有用である。
１ 配線基板
１ａ 表面電極
１ｂ 裏面電極
２ 第１接着フィルム
３ 第１電子部品
３ａ バンプ
４ 第２接着フィルム
５ 第２電子部品
５ａ バンプ
１０ ステージ
２０ 圧着受け台
２１ 配線基板載置面
２２ 受け台本体
２３ 弾性受け部
３０ 加熱加圧ツール
３１ 押圧面
３２ 押圧本体
３３ 弾性押圧部
３４ 側部
３５ 保護シート
１００ 接続構造体
４０ ＩＣチップ
４１ 貫通電極
４２ フロントバンプ
４３ バックバンプ
４００ 積層型の電子部品

Claims (8)

  1. 配線基板と、その表面にフリップチップ実装された第１電子部品と、裏面にフリップチップ実装された第２電子部品とを含む接続構造体の製造方法であって、以下の工程（ａ）〜（ｄ）：
    工程（ａ）
    配線基板の表面に、第１接着フィルムを介して第１電子部品を仮設置する工程；
    工程（ｂ）
    配線基板の裏面に、第１接着フィルムの硬化温度よりも低い硬化温度を有する第２接着フィルムを介して第２電子部品を仮設置する工程；
    工程（ｃ）
    第１電子部品及び第２電子部品が仮設置された配線基板を、圧着受け台に載置する工程；及び
    工程（ｄ）
    第１電子部品を、配線基板に対して第１電子部品側から加熱加圧ツールで押圧しながら、第１接着フィルムがその硬化温度に到達するように、第２接着フィルムがその硬化温度に到達するように且つ第１接着フィルムが加熱により到達する到達温度が第２接着フィルムが加熱により到達する到達温度よりも高くなるように、加熱することにより、配線基板の表面及び裏面に第１電子部品及び第２電子部品をそれぞれ一括で実装する工程
    を有することを特徴とする製造方法。
  2. 第１接着フィルムの硬化温度が２００〜２５０℃であり、第２接着フィルムの硬化温度が１７０〜２２０℃である請求項１記載の製造方法。
  3. 加熱加圧ツールの押圧面が弾性材料から形成されている請求項１または２に記載の製造方法。
  4. 第１電子部品及び第２電子部品が仮設置された配線基板が、第２電子部品側から載置される圧着受け台の配線基板載置面が、弾性材料から形成されている請求項３記載の製造方法。
  5. 工程（ｄ）において、第１電子部品を、配線基板に対して第１電子部品側から加熱加圧ツールで押圧しながら加熱する際に、第１電子部品及び第２電子部品が仮設置された配線基板の両面に保護シートを配置させて押圧する請求項１〜４のいずれかに記載の製造方法。
  6. 第１電子部品及び第２電子部品の少なくともいずれか一方が半導体チップである請求項１〜５のいずれかに記載の製造方法。
  7. 第１電子部品及び第２電子部品の少なくともいずれか一方が、シリコン貫通電極とそれに接続しているフロントバンプとバックバンプとを有し、互いに積層されるべき複数の半導体チップであり、半導体チップ間に存在するフロントバンプ及びバックバンプのいずれかの少なくとも一部がハンダで形成されている請求項１記載の製造方法。
  8. 請求項１〜７の製造方法により製造された接続構造体。
JP2011098967A 2011-04-27 2011-04-27 接続構造体の製造方法 Active JP5741188B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011098967A JP5741188B2 (ja) 2011-04-27 2011-04-27 接続構造体の製造方法
US14/112,277 US9318353B2 (en) 2011-04-27 2012-04-02 Method of manufacturing connection structure
PCT/JP2012/058889 WO2012147458A1 (ja) 2011-04-27 2012-04-02 接続構造体の製造方法
KR1020137027942A KR101858783B1 (ko) 2011-04-27 2012-04-02 접속 구조체의 제조 방법
TW101113431A TWI494038B (zh) 2011-04-27 2012-04-16 Method of manufacturing a connecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011098967A JP5741188B2 (ja) 2011-04-27 2011-04-27 接続構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2012231039A JP2012231039A (ja) 2012-11-22
JP5741188B2 true JP5741188B2 (ja) 2015-07-01

Family

ID=47071983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011098967A Active JP5741188B2 (ja) 2011-04-27 2011-04-27 接続構造体の製造方法

Country Status (5)

Country Link
US (1) US9318353B2 (ja)
JP (1) JP5741188B2 (ja)
KR (1) KR101858783B1 (ja)
TW (1) TWI494038B (ja)
WO (1) WO2012147458A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5819026B1 (ja) * 2014-02-24 2015-11-18 積水化学工業株式会社 接続構造体の製造方法
JP2016162985A (ja) 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6271463B2 (ja) * 2015-03-11 2018-01-31 東芝メモリ株式会社 半導体装置
KR102322766B1 (ko) 2015-09-03 2021-11-08 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376372A (en) * 1976-12-17 1978-07-06 Matsushita Electric Ind Co Ltd Device for attaching chip circuit parts
DE3104623A1 (de) * 1981-02-10 1982-08-26 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum befestigen von bauelementen mit flaechigen anschlusskontakten und bauelement hierfuer
US4761881A (en) * 1986-09-15 1988-08-09 International Business Machines Corporation Single step solder process
US5155904A (en) * 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components
US5678304A (en) * 1996-07-24 1997-10-21 Eastman Kodak Company Method for manufacturing double-sided circuit assemblies
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP3300698B2 (ja) * 2000-05-17 2002-07-08 松下電器産業株式会社 半導体実装対象中間構造体及び半導体装置の製造方法
JP2001332682A (ja) * 2000-05-19 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子実装方法および半導体素子実装構造
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2006229106A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置の実装方法と実装装置および半導体装置
JP4832107B2 (ja) 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法

Also Published As

Publication number Publication date
TW201251553A (en) 2012-12-16
WO2012147458A1 (ja) 2012-11-01
US9318353B2 (en) 2016-04-19
KR101858783B1 (ko) 2018-05-16
JP2012231039A (ja) 2012-11-22
KR20140031872A (ko) 2014-03-13
US20140226297A1 (en) 2014-08-14
TWI494038B (zh) 2015-07-21

Similar Documents

Publication Publication Date Title
JP5191627B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2006245453A (ja) フレキシブルプリント回路基板の他の回路基板への接続方法
CN1194059A (zh) 用于粘合电子器件的可变形基片部件
JP6718106B2 (ja) 実装構造体の製造方法
JP5741188B2 (ja) 接続構造体の製造方法
KR20150103648A (ko) 플렉시블 기판에 대한 휨 제어
KR20120089347A (ko) 회로 부재 접속용 접착제
JPWO2016143789A1 (ja) 接続構造体の製造方法
JP5906022B2 (ja) マクロピンハイブリッド相互接続アレイ及びその製造方法
JP2009157186A (ja) 平面表示装置、及びこの製造方法
JP2003007918A (ja) 回路装置の製造方法
JP2007005640A (ja) 回路基板の相互接続方法
TWI664266B (zh) 方形扁平無引腳封裝半導體封裝件、其製造方法及方形扁平無引腳封裝半導體封裝件製造用掩膜片
JP5433923B2 (ja) スティフナ付き基板およびその製造方法
US8237275B2 (en) Tungsten stiffener for flexible substrate assembly
JP2008108890A (ja) 回路基板の接続方法及び接続構造体
JP2008210842A (ja) バンプ付電子部品の実装方法
JP2012097281A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2007169469A (ja) 電子機器用接着剤組成物、その製造方法、およびそれを用いた電子機器用接着剤シート
JP2014031465A (ja) 回路接続材料
JPWO2009072497A1 (ja) 回路部材接続用接着剤及び半導体装置
JP2010166097A (ja) 接続方法、接続装置及び接続方法を用いて得られる接続構造体
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP4641551B2 (ja) 半導体装置の製造方法
JP2010021230A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5741188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250