JP2001332682A - 半導体素子実装方法および半導体素子実装構造 - Google Patents
半導体素子実装方法および半導体素子実装構造Info
- Publication number
- JP2001332682A JP2001332682A JP2000147573A JP2000147573A JP2001332682A JP 2001332682 A JP2001332682 A JP 2001332682A JP 2000147573 A JP2000147573 A JP 2000147573A JP 2000147573 A JP2000147573 A JP 2000147573A JP 2001332682 A JP2001332682 A JP 2001332682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- circuit board
- mounting
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】回路基板の両面に半導体素子を樹脂封止する場
合、回路基板と半導体素子との対応電極間の接続不良防
止と封止不良防止を図る。 【解決手段】回路基板４の第１、第２の面に第１、第２
の半導体素子１ａ，１ｂをフリップチップ実装し、か
つ、前記各面と各半導体素子との間隙を樹脂封止するに
おいて、回路基板の第１の面と第１の半導体素子との間
隙に第１の樹脂８ｃを設ける工程、前記第１の樹脂を光
硬化する工程、回路基板の第２の面に第２の半導体素子
をフリップチップ実装し、この実装状態で当該第２の面
と前記第２の半導体素子との間隙に第２の樹脂８ｄを設
ける工程、および各樹脂８ｃ，８ｄを熱硬化して前記各
間隙を樹脂封止する第４工程を含む。
合、回路基板と半導体素子との対応電極間の接続不良防
止と封止不良防止を図る。 【解決手段】回路基板４の第１、第２の面に第１、第２
の半導体素子１ａ，１ｂをフリップチップ実装し、か
つ、前記各面と各半導体素子との間隙を樹脂封止するに
おいて、回路基板の第１の面と第１の半導体素子との間
隙に第１の樹脂８ｃを設ける工程、前記第１の樹脂を光
硬化する工程、回路基板の第２の面に第２の半導体素子
をフリップチップ実装し、この実装状態で当該第２の面
と前記第２の半導体素子との間隙に第２の樹脂８ｄを設
ける工程、および各樹脂８ｃ，８ｄを熱硬化して前記各
間隙を樹脂封止する第４工程を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装技術を用いて回路基板の両面に半導体素子を実装する
方法とその実装構造に関する。
装技術を用いて回路基板の両面に半導体素子を実装する
方法とその実装構造に関する。
【０００２】
【従来の技術】回路基板上に半導体素子をフリップチッ
プ実装する方法には、半導体素子と回路基板との間の間
隙を熱硬化型樹脂で封止する方法と、光硬化型樹脂で封
止する方法とがある。
プ実装する方法には、半導体素子と回路基板との間の間
隙を熱硬化型樹脂で封止する方法と、光硬化型樹脂で封
止する方法とがある。
【０００３】図３および図４において、符号１は半導体
素子、２は半導体素子の電極パッド、３は突起電極、４
は回路基板、５は回路基板の端子電極、６は転写皿、７
は導電性接着剤、８ａは熱硬化型封止樹脂、８ｂは光硬
化型封止樹脂、９は半導体素子の搬送ツール、１０は紫
外線を示す。
素子、２は半導体素子の電極パッド、３は突起電極、４
は回路基板、５は回路基板の端子電極、６は転写皿、７
は導電性接着剤、８ａは熱硬化型封止樹脂、８ｂは光硬
化型封止樹脂、９は半導体素子の搬送ツール、１０は紫
外線を示す。
【０００４】従来技術１ 熱硬化型樹脂を用いた半導体素子実装方法における各工
程について図３を参照して説明する。
程について図３を参照して説明する。
【０００５】（準備工程）図３（ａ）で示すように半導
体素子１を転写皿６上に対向させる。この場合、転写皿
６には、均一な厚さに制御された導電性接着剤７が収納
されている。
体素子１を転写皿６上に対向させる。この場合、転写皿
６には、均一な厚さに制御された導電性接着剤７が収納
されている。
【０００６】（導電性接着剤浸漬工程）図３（ｂ）で示
すように半導体素子１を下降させその突起電極３を転写
皿６の導電性接着剤７に浸漬させる。
すように半導体素子１を下降させその突起電極３を転写
皿６の導電性接着剤７に浸漬させる。
【０００７】（導電性接着剤転写工程）図３（ｃ）で示
すように半導体素子１を上昇させてその突起電極３を導
電性接着剤７から離脱させて突起電極３に導電性接着剤
７を転写する。
すように半導体素子１を上昇させてその突起電極３を導
電性接着剤７から離脱させて突起電極３に導電性接着剤
７を転写する。
【０００８】（位置合わせ工程）図３（ｄ）で示すよう
に半導体素子１を回路基板４とを実装位置に位置合わせ
する。この位置合わせは、半導体素子１の突起電極３と
回路基板４の端子電極５との位置合わせである。
に半導体素子１を回路基板４とを実装位置に位置合わせ
する。この位置合わせは、半導体素子１の突起電極３と
回路基板４の端子電極５との位置合わせである。
【０００９】（導電性接着剤硬化工程）図３（ｅ）で示
すように前記位置合わせにより、半導体素子１を下降さ
せて、半導体素子１の突起電極３に転写されている導電
性接着剤７を回路基板４の端子電極５に接着させた状態
で１２０℃の温度、２時間の加熱時間でもって、オーブ
ン内で加熱して導電性接着剤７を硬化させる。
すように前記位置合わせにより、半導体素子１を下降さ
せて、半導体素子１の突起電極３に転写されている導電
性接着剤７を回路基板４の端子電極５に接着させた状態
で１２０℃の温度、２時間の加熱時間でもって、オーブ
ン内で加熱して導電性接着剤７を硬化させる。
【００１０】（熱硬化型封止樹脂注入硬化工程）図３
（ｆ）で示すように半導体素子１と回路基板４との間隙
に液状の熱硬化型封止樹脂８ａを注入し、再び１５０℃
の加熱温度、２時間の加熱時間でオーブン内で加熱して
この樹脂８ａを熱硬化させると、図３（ｆ）で示すよう
な半導体素子実装構造が得られる。
（ｆ）で示すように半導体素子１と回路基板４との間隙
に液状の熱硬化型封止樹脂８ａを注入し、再び１５０℃
の加熱温度、２時間の加熱時間でオーブン内で加熱して
この樹脂８ａを熱硬化させると、図３（ｆ）で示すよう
な半導体素子実装構造が得られる。
【００１１】従来技術２ 光硬化型樹脂を用いた従来の半導体素子実装方法におけ
る各工程について図４を参照して説明する。
る各工程について図４を参照して説明する。
【００１２】（準備工程）図４（ａ）で示すように紫外
線を透過する回路基板（例えば液晶用のようにガラスな
どからなる基板）４上に、光硬化型封止樹脂８ｂを塗布
しておく一方、加圧機能付半導体素子搬送ツール９を用
いて半導体素子１を回路基板４上に配置する。
線を透過する回路基板（例えば液晶用のようにガラスな
どからなる基板）４上に、光硬化型封止樹脂８ｂを塗布
しておく一方、加圧機能付半導体素子搬送ツール９を用
いて半導体素子１を回路基板４上に配置する。
【００１３】（加圧工程）図４（ｂ）で示すように搬送
ツール９により半導体素子１を下降させるとともに、搬
送ツール９で半導体素子１を回路基板４側に加圧するこ
とで、半導体素子１の突起電極３を回路基板４の端子電
極５上に搭載する。
ツール９により半導体素子１を下降させるとともに、搬
送ツール９で半導体素子１を回路基板４側に加圧するこ
とで、半導体素子１の突起電極３を回路基板４の端子電
極５上に搭載する。
【００１４】（樹脂硬化工程）前記搭載工程により図４
（ｃ）で示すように光硬化型封止樹脂８ｂは、半導体素
子１全面に広げられるから、この状態で回路基板４側か
ら矢印で示すように紫外線１０を照射して光硬化型封止
樹脂８ｂを硬化する。
（ｃ）で示すように光硬化型封止樹脂８ｂは、半導体素
子１全面に広げられるから、この状態で回路基板４側か
ら矢印で示すように紫外線１０を照射して光硬化型封止
樹脂８ｂを硬化する。
【００１５】（加圧解除工程）前記硬化工程後から一定
時間経過後に搬送ツール９を引き上げることで半導体素
子１に対する加圧を解除して図４（ｄ）で示す半導体素
子実装構造を得る。
時間経過後に搬送ツール９を引き上げることで半導体素
子１に対する加圧を解除して図４（ｄ）で示す半導体素
子実装構造を得る。
【００１６】
【発明が解決しようとする課題】従来技術１の場合、図
３の工程に従って回路基板の第１の面に第１の半導体素
子を実装し、次いで第２の面に第２の半導体素子を実装
しようとすると、回路基板の第１の面に実装された第１
の半導体素子の樹脂封止時に１５０℃の高温が印加され
るため、温度が常温に戻った時、第１の半導体素子と回
路基板との熱膨張係数の相違により回路基板に反りが生
じてしまう。
３の工程に従って回路基板の第１の面に第１の半導体素
子を実装し、次いで第２の面に第２の半導体素子を実装
しようとすると、回路基板の第１の面に実装された第１
の半導体素子の樹脂封止時に１５０℃の高温が印加され
るため、温度が常温に戻った時、第１の半導体素子と回
路基板との熱膨張係数の相違により回路基板に反りが生
じてしまう。
【００１７】このような回路基板に反りがある状態で、
回路基板の第２の面に第２の半導体素子を実装しようと
すると、第２の半導体素子の突起電極が回路基板まで届
かなくなり、第２の半導体素子の突起電極と回路基板の
端子電極とに接続不良が生じるおそれがある。
回路基板の第２の面に第２の半導体素子を実装しようと
すると、第２の半導体素子の突起電極が回路基板まで届
かなくなり、第２の半導体素子の突起電極と回路基板の
端子電極とに接続不良が生じるおそれがある。
【００１８】従来技術２の場合、図４の工程に従って回
路基板の第１の面に第１の半導体素子を実装し、次いで
第２の面に第２の半導体素子を実装しようとすると、回
路基板の第１の面と第１の半導体素子との間の光硬化型
封止樹脂は、回路基板が透明な場合、回路基板の第２の
面側から紫外線を照射することにより硬化可能である
が、回路基板の第２の面と第２の半導体素子との間の光
硬化型封止樹脂の硬化は、回路基板の第１の面および第
２の面に実装された第２の半導体素子が紫外線を遮断し
てしまうため、完全に硬化することは困難であり、封止
の不十分による不良が発生するおそれがある。
路基板の第１の面に第１の半導体素子を実装し、次いで
第２の面に第２の半導体素子を実装しようとすると、回
路基板の第１の面と第１の半導体素子との間の光硬化型
封止樹脂は、回路基板が透明な場合、回路基板の第２の
面側から紫外線を照射することにより硬化可能である
が、回路基板の第２の面と第２の半導体素子との間の光
硬化型封止樹脂の硬化は、回路基板の第１の面および第
２の面に実装された第２の半導体素子が紫外線を遮断し
てしまうため、完全に硬化することは困難であり、封止
の不十分による不良が発生するおそれがある。
【００１９】
【課題を解決するための手段】本発明第１の半導体素子
実装方法においては、回路基板における第１、第２の面
それぞれに第１、第２の半導体素子をフリップチップ実
装し、かつ、前記各面と各半導体素子との間隙を樹脂封
止する半導体素子実装方法であって、第１の面と第１の
半導体素子との間隙に第１の樹脂を設ける第１工程と、
第１の樹脂を光照射で硬化する第２工程と、第２の面に
第２の半導体素子をフリップチップ実装するとともに、
この実装状態で第２の面と第２の半導体素子との間隙に
第２の樹脂を設ける第３工程と、各樹脂を熱硬化して前
記各間隙を樹脂封止する第４工程とを含むことを特徴と
する。
実装方法においては、回路基板における第１、第２の面
それぞれに第１、第２の半導体素子をフリップチップ実
装し、かつ、前記各面と各半導体素子との間隙を樹脂封
止する半導体素子実装方法であって、第１の面と第１の
半導体素子との間隙に第１の樹脂を設ける第１工程と、
第１の樹脂を光照射で硬化する第２工程と、第２の面に
第２の半導体素子をフリップチップ実装するとともに、
この実装状態で第２の面と第２の半導体素子との間隙に
第２の樹脂を設ける第３工程と、各樹脂を熱硬化して前
記各間隙を樹脂封止する第４工程とを含むことを特徴と
する。
【００２０】ここで、第２工程における第１の樹脂の硬
化は、半硬化、完全硬化を問わず、どの硬化状態も含
む。
化は、半硬化、完全硬化を問わず、どの硬化状態も含
む。
【００２１】また、光硬化性を有する樹脂の場合、熱で
も硬化するから、第１の樹脂は、少なくとも光硬化性を
有する樹脂であればよい。
も硬化するから、第１の樹脂は、少なくとも光硬化性を
有する樹脂であればよい。
【００２２】第２の樹脂は、光硬化型である必要はない
が、光硬化型が熱でも硬化するので、光硬化型を用いる
こともできる。
が、光硬化型が熱でも硬化するので、光硬化型を用いる
こともできる。
【００２３】本発明第１によると、回路基板の第１の面
に対して第１の半導体素子を樹脂封止する場合、第１の
樹脂を光照射で硬化させるから、これにより加熱不要と
なるため、回路基板と第１の半導体素子との熱膨張係数
の相違に起因する回路基板の反りが発生せず、したがっ
て、回路基板の第２の面に第２の半導体素子を実装する
場合に当該第２の半導体素子の回路基板に対する電極の
接続不良を生じるおそれがなくなる。そして、第１、第
２樹脂を加熱すると両樹脂が共に熱硬化するから、回路
基板両面の電極に各半導体素子の対応電極の接続性なら
びに樹脂封止性に優れた信頼性の高い半導体素子実装構
造を製造することができる。
に対して第１の半導体素子を樹脂封止する場合、第１の
樹脂を光照射で硬化させるから、これにより加熱不要と
なるため、回路基板と第１の半導体素子との熱膨張係数
の相違に起因する回路基板の反りが発生せず、したがっ
て、回路基板の第２の面に第２の半導体素子を実装する
場合に当該第２の半導体素子の回路基板に対する電極の
接続不良を生じるおそれがなくなる。そして、第１、第
２樹脂を加熱すると両樹脂が共に熱硬化するから、回路
基板両面の電極に各半導体素子の対応電極の接続性なら
びに樹脂封止性に優れた信頼性の高い半導体素子実装構
造を製造することができる。
【００２４】本発明第２の半導体素子実装方法において
は、回路基板における第１、第２の面それぞれに第１、
第２の半導体素子をフリップチップ実装し、かつ、前記
各面と各半導体素子との間隙を樹脂封止する半導体素子
実装方法であって、前記回路基板における第１の面と第
１の半導体素子との間隙に少なくとも光硬化性を有する
第１の樹脂を設ける第１工程と、前記第１の樹脂を光照
射で硬化させる第２工程と、前記回路基板における第２
の面と第２の半導体素子との間隙に熱硬化型の第２の樹
脂を設ける第３工程と、前記第２の樹脂を熱硬化すると
ともに、このときの熱により前記第１の樹脂を熱硬化し
て前記各間隙を樹脂封止する第４工程とを含むことを特
徴とする。
は、回路基板における第１、第２の面それぞれに第１、
第２の半導体素子をフリップチップ実装し、かつ、前記
各面と各半導体素子との間隙を樹脂封止する半導体素子
実装方法であって、前記回路基板における第１の面と第
１の半導体素子との間隙に少なくとも光硬化性を有する
第１の樹脂を設ける第１工程と、前記第１の樹脂を光照
射で硬化させる第２工程と、前記回路基板における第２
の面と第２の半導体素子との間隙に熱硬化型の第２の樹
脂を設ける第３工程と、前記第２の樹脂を熱硬化すると
ともに、このときの熱により前記第１の樹脂を熱硬化し
て前記各間隙を樹脂封止する第４工程とを含むことを特
徴とする。
【００２５】この場合、前記熱硬化型の第２の樹脂は、
光硬化型の樹脂、光硬化型・熱硬化型の樹脂も含む。こ
れは光硬化型の樹脂は熱によっても硬化するからであ
る。
光硬化型の樹脂、光硬化型・熱硬化型の樹脂も含む。こ
れは光硬化型の樹脂は熱によっても硬化するからであ
る。
【００２６】本発明第２の場合、回路基板の第２の面に
実装された第２の半導体素子に熱硬化型の第２の樹脂を
用いて第２の半導体素子を樹脂封止しているから、その
封止は完全となり、また、回路基板の第１の面に実装さ
れた第１の半導体素子の封止に用いられた第１の樹脂
に、未硬化部、不完全硬化部が残存していても、第２の
樹脂に対し印加される熱によって同時にこの第１の樹脂
も完全硬化させてその封止を完全なものにできる。
実装された第２の半導体素子に熱硬化型の第２の樹脂を
用いて第２の半導体素子を樹脂封止しているから、その
封止は完全となり、また、回路基板の第１の面に実装さ
れた第１の半導体素子の封止に用いられた第１の樹脂
に、未硬化部、不完全硬化部が残存していても、第２の
樹脂に対し印加される熱によって同時にこの第１の樹脂
も完全硬化させてその封止を完全なものにできる。
【００２７】本発明第１、第２の場合、第２工程におい
て第１の半導体素子側から第１の半導体素子の外周に露
出している第１の樹脂の周縁領域を光照射で硬化させる
とした場合、回路基板を裏返して回路基板の第２の面に
第２の半導体素子を実装する場合、第１の樹脂が流動し
たり他の物に付着することを防止できて好ましい。
て第１の半導体素子側から第１の半導体素子の外周に露
出している第１の樹脂の周縁領域を光照射で硬化させる
とした場合、回路基板を裏返して回路基板の第２の面に
第２の半導体素子を実装する場合、第１の樹脂が流動し
たり他の物に付着することを防止できて好ましい。
【００２８】本発明第１、第２の場合、第２工程におい
て回路基板として光透過性を有する基板を用い、この回
路基板を介して第１の樹脂に光照射して当該第１の樹脂
全体を硬化させるとした場合、第１の樹脂全体の固形化
が可能となり、第１の半導体素子と回路基板との接続部
分が強化され後工程におけるハンドリング面で好ましく
なる。
て回路基板として光透過性を有する基板を用い、この回
路基板を介して第１の樹脂に光照射して当該第１の樹脂
全体を硬化させるとした場合、第１の樹脂全体の固形化
が可能となり、第１の半導体素子と回路基板との接続部
分が強化され後工程におけるハンドリング面で好ましく
なる。
【００２９】本発明第１、第２の場合、第１工程におい
て回路基板の第１の面に第１の樹脂を設けてから第１の
半導体素子を回路基板の第１の面に加圧搭載するとした
場合、第１の樹脂を効率的に第１の面に広がり、第１の
半導体素子に対する樹脂封止をより完全にすることがで
きて好ましい。
て回路基板の第１の面に第１の樹脂を設けてから第１の
半導体素子を回路基板の第１の面に加圧搭載するとした
場合、第１の樹脂を効率的に第１の面に広がり、第１の
半導体素子に対する樹脂封止をより完全にすることがで
きて好ましい。
【００３０】本発明第１、第２の場合、第３、第４工程
において回路基板の第２の面に第２の樹脂を設けてか
ら、第２の半導体素子を回路基板の第２の面に搭載し、
半導体素子搬送ツールからの熱により前記両樹脂を硬化
させるとした場合、第２の樹脂を効率的に第２の面に広
げられ、第２の半導体素子に対する樹脂封止をより完全
にすることができて好ましい。
において回路基板の第２の面に第２の樹脂を設けてか
ら、第２の半導体素子を回路基板の第２の面に搭載し、
半導体素子搬送ツールからの熱により前記両樹脂を硬化
させるとした場合、第２の樹脂を効率的に第２の面に広
げられ、第２の半導体素子に対する樹脂封止をより完全
にすることができて好ましい。
【００３１】本発明の半導体素子実装構造は、回路基板
と、前記回路基板の第１の面にフリップチップ実装され
た第１の半導体素子と、前記回路基板の第１の面と前記
第１の半導体素子との間隙に充填された少なくとも光硬
化性を有する第１の樹脂と、前記回路基板の第２の面に
フリップチップ実装された第２の半導体素子と、前記回
路基板の第２の面と前記第２の半導体素子との間隙に充
填された熱硬化性の第２の樹脂とを備えたことを特徴と
する。
と、前記回路基板の第１の面にフリップチップ実装され
た第１の半導体素子と、前記回路基板の第１の面と前記
第１の半導体素子との間隙に充填された少なくとも光硬
化性を有する第１の樹脂と、前記回路基板の第２の面に
フリップチップ実装された第２の半導体素子と、前記回
路基板の第２の面と前記第２の半導体素子との間隙に充
填された熱硬化性の第２の樹脂とを備えたことを特徴と
する。
【００３２】本発明の半導体素子実装構造によると、第
１の樹脂を光照射で硬化させて第１の面と第１の半導体
素子との間隙が樹脂封止されており、したがって、第１
の樹脂を熱硬化させた場合のように回路基板に反りが発
生していない。そして、前記間隙が樹脂封止されてか
ら、各樹脂を熱硬化させて各面と各半導体素子との間隙
が樹脂されているから、回路基板の電極とそれに対応す
る各半導体素子の電極との電気的接続状態が良好でしか
も樹脂封止性が完全な信頼性の高い優れた構造となる。
１の樹脂を光照射で硬化させて第１の面と第１の半導体
素子との間隙が樹脂封止されており、したがって、第１
の樹脂を熱硬化させた場合のように回路基板に反りが発
生していない。そして、前記間隙が樹脂封止されてか
ら、各樹脂を熱硬化させて各面と各半導体素子との間隙
が樹脂されているから、回路基板の電極とそれに対応す
る各半導体素子の電極との電気的接続状態が良好でしか
も樹脂封止性が完全な信頼性の高い優れた構造となる。
【００３３】
【発明の実施の形態】以下、本発明の詳細を図面に示す
実施形態に基づいて説明する。
実施形態に基づいて説明する。
【００３４】図１を参照して本発明の実施形態１に係る
半導体素子実装方法について説明する。
半導体素子実装方法について説明する。
【００３５】図１において、１ａは、第１の半導体素
子、１ｂは、第２の半導体素子、２は、各半導体素子１
ａ，１ｂの電極パッド、３は、半導体素子１ａ，１ｂの
各電極パッド２に形成された突起電極、４は、回路基
板、５は、回路基板４の端子電極、７は、導電性接着
剤、８ｃは、光硬化型・熱硬化型の封止樹脂、８ｄは、
熱硬化型の封止樹脂、９は、半導体素子搬送ツール、１
０は、紫外線を示す。
子、１ｂは、第２の半導体素子、２は、各半導体素子１
ａ，１ｂの電極パッド、３は、半導体素子１ａ，１ｂの
各電極パッド２に形成された突起電極、４は、回路基
板、５は、回路基板４の端子電極、７は、導電性接着
剤、８ｃは、光硬化型・熱硬化型の封止樹脂、８ｄは、
熱硬化型の封止樹脂、９は、半導体素子搬送ツール、１
０は、紫外線を示す。
【００３６】以下、実施形態１の半導体素子実装方法に
ついて説明する。
ついて説明する。
【００３７】（第１の半導体素子１ａに対する前処理工
程）この前処理工程は、準備、導電性接着剤浸漬、導電
性接着剤転写、位置合わせ、導電性接着剤硬化の各工程
であって、図３（ａ）ないし図３（ｅ）を参照して説明
した前記準備、導電性接着剤浸漬、導電性接着剤転写、
位置合わせ、導電性接着剤硬化の各工程に対応してい
る。
程）この前処理工程は、準備、導電性接着剤浸漬、導電
性接着剤転写、位置合わせ、導電性接着剤硬化の各工程
であって、図３（ａ）ないし図３（ｅ）を参照して説明
した前記準備、導電性接着剤浸漬、導電性接着剤転写、
位置合わせ、導電性接着剤硬化の各工程に対応してい
る。
【００３８】すなわち、図１（ａ）で示される第１の半
導体素子１ａは、図３（ａ）ないし図３（ｅ）で示され
る準備、導電性接着剤浸漬、導電性接着剤転写、位置合
わせ、導電性接着剤硬化の各工程を経ており、したがっ
て、第１の半導体素子１ａの突起電極３に導電性接着剤
７が転写され、かつ、第１の半導体素子１ａは回路基板
４に対し位置合わせされてその第１の面に搭載されてい
る。そして、この搭載状態で第１の半導体素子１ａは、
回路基板４と共に１２０℃の加熱温度、２時間の加熱時
間でオーブン内で加熱されることで導電性接着剤７が硬
化されている。
導体素子１ａは、図３（ａ）ないし図３（ｅ）で示され
る準備、導電性接着剤浸漬、導電性接着剤転写、位置合
わせ、導電性接着剤硬化の各工程を経ており、したがっ
て、第１の半導体素子１ａの突起電極３に導電性接着剤
７が転写され、かつ、第１の半導体素子１ａは回路基板
４に対し位置合わせされてその第１の面に搭載されてい
る。そして、この搭載状態で第１の半導体素子１ａは、
回路基板４と共に１２０℃の加熱温度、２時間の加熱時
間でオーブン内で加熱されることで導電性接着剤７が硬
化されている。
【００３９】（第１の半導体素子１ａに対する樹脂注入
硬化工程）前記前処理工程後に図１（ｂ）で示すように
第１の半導体素子１ａと回路基板４との間の間隙に、封
止樹脂８ｃを、毛細管現象を利用して注入するととも
に、第１の半導体素子１ａ側から矢印で示すように紫外
線１０を照射して第１の半導体素子１ａの外周に露出し
ている封止樹脂８ｃの周縁領域８ｃ１を固形化する。こ
れによって、第１の半導体素子１ａは、回路基板４に固
定される。この固定は、いわば仮固定ないし半固定状態
となる。なお封止樹脂８ｃは予め回路基板４に塗布して
おいてもよいのはいうまでもない。
硬化工程）前記前処理工程後に図１（ｂ）で示すように
第１の半導体素子１ａと回路基板４との間の間隙に、封
止樹脂８ｃを、毛細管現象を利用して注入するととも
に、第１の半導体素子１ａ側から矢印で示すように紫外
線１０を照射して第１の半導体素子１ａの外周に露出し
ている封止樹脂８ｃの周縁領域８ｃ１を固形化する。こ
れによって、第１の半導体素子１ａは、回路基板４に固
定される。この固定は、いわば仮固定ないし半固定状態
となる。なお封止樹脂８ｃは予め回路基板４に塗布して
おいてもよいのはいうまでもない。
【００４０】この封止樹脂８ｃとしては例えばエポキシ
樹脂が用いられる。硬化前のエポキシ樹脂は、主剤と硬
化剤とから構成されている。主剤は、エポキシ環を含む
樹脂であり、硬化剤は、そのエポキシ環と開環させる樹
脂である。エポキシ樹脂においては、熱の印加で硬化剤
が主剤にアタックして反応が開始される。
樹脂が用いられる。硬化前のエポキシ樹脂は、主剤と硬
化剤とから構成されている。主剤は、エポキシ環を含む
樹脂であり、硬化剤は、そのエポキシ環と開環させる樹
脂である。エポキシ樹脂においては、熱の印加で硬化剤
が主剤にアタックして反応が開始される。
【００４１】この場合、前記熱を印加しなくても反応が
開始する場合がある。例えば光により反応を開始させる
には、添加剤として芳香族ジアゾニウム塩、ジアリルヨ
ードニウム塩などを加えておく。これらの塩は、光を照
射することで分解し、ルイス酸を放出するために、この
ルイス酸がエポキシ環にアタックして硬化反応を開始さ
せる。
開始する場合がある。例えば光により反応を開始させる
には、添加剤として芳香族ジアゾニウム塩、ジアリルヨ
ードニウム塩などを加えておく。これらの塩は、光を照
射することで分解し、ルイス酸を放出するために、この
ルイス酸がエポキシ環にアタックして硬化反応を開始さ
せる。
【００４２】すなわち、封止樹脂は、すべて熱硬化型樹
脂であり、その封止樹脂中に添加剤を加えることで光硬
化型封止樹脂にもなり得る。
脂であり、その封止樹脂中に添加剤を加えることで光硬
化型封止樹脂にもなり得る。
【００４３】そして、実施形態１における封止樹脂８ｃ
は、熱硬化型封止樹脂に添加剤を加えて光硬化型・熱硬
化型としたものである。
は、熱硬化型封止樹脂に添加剤を加えて光硬化型・熱硬
化型としたものである。
【００４４】ここで、回路基板４が紫外線を透過する構
造例えば液晶ガラス基板のように光透過が可能な材料か
らなる基板の場合、回路基板４側から紫外線を照射する
のが好ましい。すなわち、このような紫外線照射では、
封止樹脂８ｃ全体を固形化できるから、第１の半導体素
子１ａと回路基板４との接続部が強固に保護される結
果、後工程でのハンドリング性に優れるからである。
造例えば液晶ガラス基板のように光透過が可能な材料か
らなる基板の場合、回路基板４側から紫外線を照射する
のが好ましい。すなわち、このような紫外線照射では、
封止樹脂８ｃ全体を固形化できるから、第１の半導体素
子１ａと回路基板４との接続部が強固に保護される結
果、後工程でのハンドリング性に優れるからである。
【００４５】この場合の回路基板４の光透過性は、透
明、半透明など、その透明度合いに限定されるものでは
なく、要するに、光硬化に必要とされる波長の光を透過
させることができればよい。
明、半透明など、その透明度合いに限定されるものでは
なく、要するに、光硬化に必要とされる波長の光を透過
させることができればよい。
【００４６】ここで封止樹脂８ｃにおいて紫外線が照射
される周縁領域８ｃ１は、完全硬化せずに半硬化で構わ
ない。封止樹脂周縁領域８ｃ１を固形化する主目的は、
第１の半導体素子１ａを回路基板４の第１の面に実装し
た後、回路基板４を裏返してその第２の面に第２の半導
体素子１ｂを実装する際に、前記封止樹脂８ｃが流動し
てしまったり、他のものに付着してしまったりするなど
による第１の半導体素子１ａと回路基板４の第１の面と
の間の樹脂封止の不完全を防止することにあるからであ
る。
される周縁領域８ｃ１は、完全硬化せずに半硬化で構わ
ない。封止樹脂周縁領域８ｃ１を固形化する主目的は、
第１の半導体素子１ａを回路基板４の第１の面に実装し
た後、回路基板４を裏返してその第２の面に第２の半導
体素子１ｂを実装する際に、前記封止樹脂８ｃが流動し
てしまったり、他のものに付着してしまったりするなど
による第１の半導体素子１ａと回路基板４の第１の面と
の間の樹脂封止の不完全を防止することにあるからであ
る。
【００４７】このように回路基板４の第１の面に実装さ
れた第１の半導体素子１ａの封止に加熱が不要となるた
め、熱硬化型封止樹脂を用いた場合に発生する、封止時
の高温から常温に戻す際の第１の半導体素子１ａと回路
基板４との熱膨張係数の相違に起因する回路基板４の反
りが生じなくなり、上述のように回路基板４を裏返して
その第２の面に第２の半導体素子１ｂを実装する場合、
回路基板４の電極と第２の半導体素子１ｂの電極との接
続不良が発生するおそれが解消される。
れた第１の半導体素子１ａの封止に加熱が不要となるた
め、熱硬化型封止樹脂を用いた場合に発生する、封止時
の高温から常温に戻す際の第１の半導体素子１ａと回路
基板４との熱膨張係数の相違に起因する回路基板４の反
りが生じなくなり、上述のように回路基板４を裏返して
その第２の面に第２の半導体素子１ｂを実装する場合、
回路基板４の電極と第２の半導体素子１ｂの電極との接
続不良が発生するおそれが解消される。
【００４８】ここで回路基板４の第１の面に実装する第
１の半導体素子１ａは必ずしも１個とは限らず、複数個
でも構わない。ただし、第１の半導体素子１ａの封止に
用いる樹脂は少なくとも光硬化性を有する必要がある。
１の半導体素子１ａは必ずしも１個とは限らず、複数個
でも構わない。ただし、第１の半導体素子１ａの封止に
用いる樹脂は少なくとも光硬化性を有する必要がある。
【００４９】（第２の半導体素子１ｂの回路基板４に対
する搭載工程）図１（ｃ）で示すように回路基板４を裏
返した後、回路基板４の第２の面に上述と同様にして導
電性接着剤７付きの第２の半導体素子１ｂを搭載する。
する搭載工程）図１（ｃ）で示すように回路基板４を裏
返した後、回路基板４の第２の面に上述と同様にして導
電性接着剤７付きの第２の半導体素子１ｂを搭載する。
【００５０】ここで、第２の半導体素子１ｂに対しても
前記（ａ）において説明した前処理工程が行われてお
り、導電性接着剤７は硬化されている。
前記（ａ）において説明した前処理工程が行われてお
り、導電性接着剤７は硬化されている。
【００５１】（第２の半導体素子１ｂに対する樹脂注入
硬化工程）そして、図１（ｄ）で示すように導電性接着
剤７の硬化に引き続いて、第２の半導体素子１ｂと回路
基板４の第２の面との間隙に、熱硬化型の封止樹脂８ｄ
を、毛細管現象を利用して注入し、１５０℃の加熱温
度、２時間ほどの加熱時間で、オーブン内で熱硬化させ
ると同時に、回路基板４の第１の面に実装された半導体
素子１ａの封止に用いた封止樹脂８ｃに未硬化部や不完
全硬化部があれば、この樹脂８ｃも、前記加熱で完全に
熱硬化させる。
硬化工程）そして、図１（ｄ）で示すように導電性接着
剤７の硬化に引き続いて、第２の半導体素子１ｂと回路
基板４の第２の面との間隙に、熱硬化型の封止樹脂８ｄ
を、毛細管現象を利用して注入し、１５０℃の加熱温
度、２時間ほどの加熱時間で、オーブン内で熱硬化させ
ると同時に、回路基板４の第１の面に実装された半導体
素子１ａの封止に用いた封止樹脂８ｃに未硬化部や不完
全硬化部があれば、この樹脂８ｃも、前記加熱で完全に
熱硬化させる。
【００５２】ここで、回路基板４の第２の面に実装する
第２の半導体素子１ｂは必ずしも１個とは限らず、複数
個でも構わない。ただし、第２の半導体素子１ｂの封止
に用いる樹脂８ｄは熱硬化型封止樹脂が好ましい。
第２の半導体素子１ｂは必ずしも１個とは限らず、複数
個でも構わない。ただし、第２の半導体素子１ｂの封止
に用いる樹脂８ｄは熱硬化型封止樹脂が好ましい。
【００５３】このように回路基板４の第２の面に実装さ
れた第２の半導体素子１ｂの封止に熱硬化型の封止樹脂
８ｄを用いれば、光硬化型でかつ熱硬化型の封止樹脂８
ｃを用いたときに発生する第１の半導体素子１ａが紫外
線を遮断することに起因する封止樹脂８ｃの硬化の不完
全を回避することができる。
れた第２の半導体素子１ｂの封止に熱硬化型の封止樹脂
８ｄを用いれば、光硬化型でかつ熱硬化型の封止樹脂８
ｃを用いたときに発生する第１の半導体素子１ａが紫外
線を遮断することに起因する封止樹脂８ｃの硬化の不完
全を回避することができる。
【００５４】また、回路基板４の第１の面に実装された
第１の半導体素子１ａの封止に用いられた封止樹脂８ｃ
に未硬化部や不完全硬化部があった場合、この樹脂８ｃ
も同時に硬化することができるという付加効果もある。
第１の半導体素子１ａの封止に用いられた封止樹脂８ｃ
に未硬化部や不完全硬化部があった場合、この樹脂８ｃ
も同時に硬化することができるという付加効果もある。
【００５５】こうして、第２の半導体素子１ｂに対する
樹脂注入硬化工程が終了すると、回路基板４の両面に半
導体素子１ａ，１ｂがフリップチップ実装され、かつそ
れらが樹脂封止された半導体素子実装構造が得られる。
樹脂注入硬化工程が終了すると、回路基板４の両面に半
導体素子１ａ，１ｂがフリップチップ実装され、かつそ
れらが樹脂封止された半導体素子実装構造が得られる。
【００５６】次に、本発明の実施形態２について図２を
用いて説明する。
用いて説明する。
【００５７】図２において、１ａは、第１の半導体素
子、１ｂは、第２の半導体素子、２は、各半導体素子１
ａ，１ｂの電極パッド、３は、電極パッド上の突起電
極、４は、回路基板、５は、回路基板４の端子電極、７
は、導電性接着剤、８ｃは、光硬化型の封止樹脂、８ｄ
は、熱硬化型の封止樹脂、９は、半導体素子搬送ツー
ル、１０は、紫外線を示している。
子、１ｂは、第２の半導体素子、２は、各半導体素子１
ａ，１ｂの電極パッド、３は、電極パッド上の突起電
極、４は、回路基板、５は、回路基板４の端子電極、７
は、導電性接着剤、８ｃは、光硬化型の封止樹脂、８ｄ
は、熱硬化型の封止樹脂、９は、半導体素子搬送ツー
ル、１０は、紫外線を示している。
【００５８】実施形態２の半導体素子実装方法について
説明する。
説明する。
【００５９】（回路基板４に対する前処理工程）まず、
図２（ａ）で示すように回路基板４の第１の面において
第１の半導体素子１ａの実装領域に封止樹脂８ｃを塗布
しておく。なお、封止樹脂８ｃは半導体素子１ａを実装
した後に回路基板４と半導体素子１ａとの間隙に注入し
てもよいのはいうまでもない。
図２（ａ）で示すように回路基板４の第１の面において
第１の半導体素子１ａの実装領域に封止樹脂８ｃを塗布
しておく。なお、封止樹脂８ｃは半導体素子１ａを実装
した後に回路基板４と半導体素子１ａとの間隙に注入し
てもよいのはいうまでもない。
【００６０】（回路基板４への第１の半導体素子１ａの
搭載工程）図２（ｂ）で示すように、搬送ツール９によ
り、回路基板４上に第１の半導体素子１ａを搭載する。
この搭載により、第１の半導体素子１ａの各突起電極３
が、回路基板４の対応する各端子電極５上に位置する。
搭載工程）図２（ｂ）で示すように、搬送ツール９によ
り、回路基板４上に第１の半導体素子１ａを搭載する。
この搭載により、第１の半導体素子１ａの各突起電極３
が、回路基板４の対応する各端子電極５上に位置する。
【００６１】この搭載状態で搬送ツール９で第１の半導
体素子１ａを回路基板４方向に加圧することで封止樹脂
８ｃを第１の半導体素子１ａの全面に広げる。
体素子１ａを回路基板４方向に加圧することで封止樹脂
８ｃを第１の半導体素子１ａの全面に広げる。
【００６２】（封止樹脂８ｃの硬化工程）第１の半導体
素子１ａ側から矢印で示すように紫外線１０を照射して
第１の半導体素子１ａの外周に露出している光硬化型封
止樹脂８ｃの周縁領域８ｃ１を固形化させ、一定時間の
照射後に搬送ツール９による第１の半導体素子１ａに対
する加圧を解除する。
素子１ａ側から矢印で示すように紫外線１０を照射して
第１の半導体素子１ａの外周に露出している光硬化型封
止樹脂８ｃの周縁領域８ｃ１を固形化させ、一定時間の
照射後に搬送ツール９による第１の半導体素子１ａに対
する加圧を解除する。
【００６３】ここで、回路基板４が実施形態１と同様に
紫外線を透過する材料で構成されている場合、同じく実
施形態１で述べた理由と同様に回路基板４側から紫外線
を照射することが好ましい。
紫外線を透過する材料で構成されている場合、同じく実
施形態１で述べた理由と同様に回路基板４側から紫外線
を照射することが好ましい。
【００６４】ここで紫外線が照射される封止樹脂８ｃの
周縁領域８ｃ１は、完全硬化せずに半硬化で構わない。
封止樹脂８ｃを固形化する主目的は、実施形態１と同様
であるから、その説明を省略する。
周縁領域８ｃ１は、完全硬化せずに半硬化で構わない。
封止樹脂８ｃを固形化する主目的は、実施形態１と同様
であるから、その説明を省略する。
【００６５】このように回路基板４の第１の面に実装さ
れた第１の半導体素子１ａの封止に加熱が不要となるた
め、実施形態１と同様にして、熱硬化型封止樹脂を用い
た場合に発生する、封止時の高温から常温に戻す際の第
１の半導体素子１ａと回路基板４との熱膨張係数の相違
に起因する回路基板４の反りが生じない。
れた第１の半導体素子１ａの封止に加熱が不要となるた
め、実施形態１と同様にして、熱硬化型封止樹脂を用い
た場合に発生する、封止時の高温から常温に戻す際の第
１の半導体素子１ａと回路基板４との熱膨張係数の相違
に起因する回路基板４の反りが生じない。
【００６６】ここで回路基板４の第１の面に実装する第
１の半導体素子１ａは必ずしも１個とは限らず、複数個
でも構わない。
１の半導体素子１ａは必ずしも１個とは限らず、複数個
でも構わない。
【００６７】（第２の半導体素子１ｂに対する樹脂塗布
工程）図２（ｄ）で示すように回路基板４を裏返した
後、回路基板４の第２の面における第２の半導体素子１
ｂの実装領域に熱硬化型の封止樹脂８ｄを塗布する。
工程）図２（ｄ）で示すように回路基板４を裏返した
後、回路基板４の第２の面における第２の半導体素子１
ｂの実装領域に熱硬化型の封止樹脂８ｄを塗布する。
【００６８】（回路基板４への第２の半導体素子１ｂの
搭載工程）図２（ｂ）で示すように、搬送ツール９によ
り、回路基板４上に第２の半導体素子１ｂを搭載する。
この搭載により、第２の半導体素子１ｂの各突起電極３
が、回路基板４の対応する各端子電極５上に位置する。
搭載工程）図２（ｂ）で示すように、搬送ツール９によ
り、回路基板４上に第２の半導体素子１ｂを搭載する。
この搭載により、第２の半導体素子１ｂの各突起電極３
が、回路基板４の対応する各端子電極５上に位置する。
【００６９】この搭載状態で搬送ツール９で第２の半導
体素子１ｂを回路基板４方向に加圧することで封止樹脂
８ｄを第２の半導体素子１ｂの全面に広げる。
体素子１ｂを回路基板４方向に加圧することで封止樹脂
８ｄを第２の半導体素子１ｂの全面に広げる。
【００７０】（封止樹脂８ｄの硬化工程）搬送ツール９
から熱を印加し、封止樹脂８ｄを硬化させる一方で、回
路基板４の第１の面に実装された第１の半導体素子１ａ
の封止に用いた封止樹脂８ｃに未硬化部や不完全硬化部
があれば、この樹脂８ｃも完全に硬化させる。
から熱を印加し、封止樹脂８ｄを硬化させる一方で、回
路基板４の第１の面に実装された第１の半導体素子１ａ
の封止に用いた封止樹脂８ｃに未硬化部や不完全硬化部
があれば、この樹脂８ｃも完全に硬化させる。
【００７１】ついで、図２（ｅ）で示すように、一定時
間加熱後に搬送ツール９による第２の半導体素子１ｂに
対する加圧を解除する。
間加熱後に搬送ツール９による第２の半導体素子１ｂに
対する加圧を解除する。
【００７２】ここで、回路基板４の第２の面と第２の半
導体素子１ｂとの間に充填された封止樹脂８ｄを半硬化
程度にとどめる場合は、オーブン、リフロー炉、ホット
プレート等で熱を全体に印加して、完全に封止樹脂８ｄ
を硬化（ポストキュア）させる。このとき回路基板４の
第１の面と第１の半導体素子１ａとの間に充填された封
止樹脂８ｃの硬化が不完全であっても、同時に硬化する
ことが可能である。
導体素子１ｂとの間に充填された封止樹脂８ｄを半硬化
程度にとどめる場合は、オーブン、リフロー炉、ホット
プレート等で熱を全体に印加して、完全に封止樹脂８ｄ
を硬化（ポストキュア）させる。このとき回路基板４の
第１の面と第１の半導体素子１ａとの間に充填された封
止樹脂８ｃの硬化が不完全であっても、同時に硬化する
ことが可能である。
【００７３】ここで、回路基板４の第２の面に実装する
第２の半導体素子１ｂは必ずしも１個とは限らず、複数
個でも構わない。ただし、第２の半導体素子１ｂの封止
に用いる樹脂は熱硬化型が好ましい。
第２の半導体素子１ｂは必ずしも１個とは限らず、複数
個でも構わない。ただし、第２の半導体素子１ｂの封止
に用いる樹脂は熱硬化型が好ましい。
【００７４】このように回路基板４の第２の面に実装さ
れた第２の半導体素子１ｂの封止に熱硬化型の封止樹脂
８ｄを用いれば、光硬化型で熱硬化型の封止樹脂８ｃを
用いたときに発生する第１の半導体素子１ａが紫外線を
遮断することに起因する封止樹脂８ｃの硬化の不完全を
回避することができる。
れた第２の半導体素子１ｂの封止に熱硬化型の封止樹脂
８ｄを用いれば、光硬化型で熱硬化型の封止樹脂８ｃを
用いたときに発生する第１の半導体素子１ａが紫外線を
遮断することに起因する封止樹脂８ｃの硬化の不完全を
回避することができる。
【００７５】また、回路基板４の第１の面に実装された
第１の半導体素子１ａの封止に用いられた封止樹脂８ｃ
に未硬化部や不完全硬化部があった場合、この樹脂８ｃ
も同時に硬化することができるという効果も付加され
る。
第１の半導体素子１ａの封止に用いられた封止樹脂８ｃ
に未硬化部や不完全硬化部があった場合、この樹脂８ｃ
も同時に硬化することができるという効果も付加され
る。
【００７６】
【発明の効果】本発明第１の半導体素子実装方法によれ
ば、回路基板の第１の面に対して第１の半導体素子を樹
脂封止する場合、その硬化に際しての加熱が不要とな
り、回路基板と第１の半導体素子との熱膨張係数の相違
に起因する回路基板の反りが発生せず、したがって、回
路基板の第２の面に第２の半導体素子を実装する場合に
当該第２の半導体素子の回路基板に対する電極の接続不
良を生じるおそれがなくなり信頼性の高い半導体素子実
装構造を製造することができる。
ば、回路基板の第１の面に対して第１の半導体素子を樹
脂封止する場合、その硬化に際しての加熱が不要とな
り、回路基板と第１の半導体素子との熱膨張係数の相違
に起因する回路基板の反りが発生せず、したがって、回
路基板の第２の面に第２の半導体素子を実装する場合に
当該第２の半導体素子の回路基板に対する電極の接続不
良を生じるおそれがなくなり信頼性の高い半導体素子実
装構造を製造することができる。
【００７７】本発明第２の半導体素子実装方法によれ
ば、回路基板の第２の面に実装された第２の半導体素子
に熱硬化型の第２の樹脂を用いて第２の半導体素子を樹
脂封止しているから、その封止は完全となり、また、回
路基板の第１の面に実装された第１の半導体素子の封止
に用いられた第１の樹脂に、未硬化部、不完全硬化部が
残存していても、第２の樹脂に対し印加される熱によっ
て同時にこの第１の樹脂も完全硬化させてその封止を完
全なものにできる。
ば、回路基板の第２の面に実装された第２の半導体素子
に熱硬化型の第２の樹脂を用いて第２の半導体素子を樹
脂封止しているから、その封止は完全となり、また、回
路基板の第１の面に実装された第１の半導体素子の封止
に用いられた第１の樹脂に、未硬化部、不完全硬化部が
残存していても、第２の樹脂に対し印加される熱によっ
て同時にこの第１の樹脂も完全硬化させてその封止を完
全なものにできる。
【図１】本発明の実施形態１に係る半導体素子実装方法
の説明に供する各工程図
の説明に供する各工程図
【図２】本発明の実施形態２に係る半導体素子実装方法
の説明に供する各工程図
の説明に供する各工程図
【図３】従来例１の半導体素子実装方法の説明に供する
各工程図
各工程図
【図４】従来例２の半導体素子実装方法の説明に供する
各工程図
各工程図
１ 半導体素子 ２ 電極パッド ３ 突起電極 ４ 回路基板 ５ 端子電極 ６ 転写皿 ７ 導電性接着剤 ８ｃ 光硬化型・熱硬化型封止樹脂 ８ｄ 熱硬化型封止樹脂 ９ 半導体素子搬送ツール １０ 紫外線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/31 (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 白石 司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M109 AA01 BA03 CA05 CA24 DB16 DB17 EA01 GA10 5F061 AA01 BA03 CA05 CA24 CB02 FA06
Claims (8)
- 【請求項１】回路基板における第１、第２の面それぞれ
に第１、第２の半導体素子をフリップチップ実装し、か
つ、前記各面と各半導体素子との間隙を樹脂封止する半
導体素子実装方法であって、 前記回路基板における第１の面と第１の半導体素子との
間隙に第１の樹脂を設ける第１工程と、 第１の樹脂を光照射で硬化させる第２工程と、 前記回路基板における第２の面と第２の半導体素子との
間隙に第２の樹脂を設ける第３工程と、 各樹脂を熱硬化して前記各間隙を樹脂封止する第４工程
と、 を含むことを特徴とする半導体素子実装方法。 - 【請求項２】回路基板における第１、第２の面それぞれ
に第１、第２の半導体素子をフリップチップ実装し、か
つ、前記各面と各半導体素子との間隙を樹脂封止する半
導体素子実装方法であって、 前記回路基板における第１の面と第１の半導体素子との
間隙に少なくとも光硬化性を有する第１の樹脂を設ける
第１工程と、 前記第１の樹脂を光照射で硬化させる第２工程と、 前記回路基板における第２の面と第２の半導体素子との
間隙に熱硬化型の第２の樹脂を設ける第３工程と、 前記第２の樹脂を熱硬化するとともに、このときの熱に
より前記第１の樹脂を熱硬化して前記各間隙を樹脂封止
する第４工程と、 を含むことを特徴とする半導体素子実装方法。 - 【請求項３】請求項１または２の半導体素子実装方法に
おいて、 第２工程が、第１の半導体素子側から第１の半導体素子
の外周に露出している第１の樹脂の周縁領域を光照射で
硬化させることを特徴とする半導体素子実装方法。 - 【請求項４】請求項１または２の半導体素子実装方法に
おいて、 第２工程が、回路基板として光透過性を有する基板を用
い、この回路基板を介して第１の樹脂に光照射して当該
第１の樹脂全体を硬化させることを特徴とする半導体素
子実装方法。 - 【請求項５】請求項１〜４のいずれかの半導体素子実装
方法において、 第１工程が、回路基板の第１の面に第１の樹脂を設けて
から第１の半導体素子を回路基板の第１の面に加圧搭載
することを特徴とする半導体素子実装方法。 - 【請求項６】請求項１〜４のいずれかの半導体素子実装
方法において、 第３、第４工程において、回路基板の第２の面に第２の
樹脂を設けてから、第２の半導体素子を回路基板の第２
の面に搭載し、半導体素子搬送ツールからの熱により前
記両樹脂を硬化させることを特徴とする半導体素子実装
方法。 - 【請求項７】請求項５または６の半導体素子実装方法に
おいて、 第４工程後に、オーブン、リフロー炉、ホットプレート
などでポストキュアを行う第５の工程を含むことを特徴
とする半導体素子実装方法。 - 【請求項８】回路基板と、 前記回路基板の第１の面にフリップチップ実装された第
１の半導体素子と、 前記回路基板の第１の面と前記第１の半導体素子との間
隙に充填された少なくとも光硬化性を有する第１の樹脂
と、 前記回路基板の第２の面にフリップチップ実装された第
２の半導体素子と、 前記回路基板の第２の面と前記第２の半導体素子との間
隙に充填された熱硬化性の第２の樹脂と、 を備えている、ことを特徴とする半導体素子実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000147573A JP2001332682A (ja) | 2000-05-19 | 2000-05-19 | 半導体素子実装方法および半導体素子実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000147573A JP2001332682A (ja) | 2000-05-19 | 2000-05-19 | 半導体素子実装方法および半導体素子実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332682A true JP2001332682A (ja) | 2001-11-30 |
Family
ID=18653739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000147573A Pending JP2001332682A (ja) | 2000-05-19 | 2000-05-19 | 半導体素子実装方法および半導体素子実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332682A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004042206A (ja) * | 2002-07-12 | 2004-02-12 | Ricoh Opt Ind Co Ltd | ３次元構造体物品の製造方法、前記物品を用いる方法及びその方法により製造された物品 |
| KR101858783B1 (ko) * | 2011-04-27 | 2018-05-16 | 데쿠세리아루즈 가부시키가이샤 | 접속 구조체의 제조 방법 |
-
2000
- 2000-05-19 JP JP2000147573A patent/JP2001332682A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004042206A (ja) * | 2002-07-12 | 2004-02-12 | Ricoh Opt Ind Co Ltd | ３次元構造体物品の製造方法、前記物品を用いる方法及びその方法により製造された物品 |
| KR101858783B1 (ko) * | 2011-04-27 | 2018-05-16 | 데쿠세리아루즈 가부시키가이샤 | 접속 구조체의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924830B2 (ja) | 半導体装置及びその製造方法 | |
| JP3702788B2 (ja) | 半導体装置の製造方法 | |
| JP2010153498A (ja) | 樹脂封止パッケージ及びその製造方法 | |
| JP6679320B2 (ja) | 接続体の製造方法、電子部品の接続方法 | |
| US20120088330A1 (en) | Airgap micro-spring interconnect with bonded underfill seal | |
| WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
| JP3205686B2 (ja) | 実装用半導体装置とその実装方法 | |
| JP2001332682A (ja) | 半導体素子実装方法および半導体素子実装構造 | |
| TWI715542B (zh) | 光硬化系異向性導電接著劑、連接體之製造方法及電子零件之連接方法 | |
| US6309902B1 (en) | Method for coating semiconductor element with resin, coating resin, and liquid crystal display device | |
| JP2015142120A (ja) | 接続体の製造方法、電子部品の接続方法及び接続装置 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| TWI811625B (zh) | 晶片移轉方法、晶片移轉裝置以及影像顯示器 | |
| JP2000089242A5 (ja) | ||
| JP5144102B2 (ja) | 基板への電子回路の搭載方法 | |
| JP3270773B2 (ja) | 半導体素子の実装方法 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JP3767769B2 (ja) | 半導体チップの実装方法 | |
| JP2001313315A (ja) | 実装用半導体装置とその実装方法 | |
| JP2006310880A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH03177034A (ja) | 電子部品の接続方法 | |
| CN116960147A (zh) | 转移装置及巨量转移方法 | |
| JP2006019605A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11340280A (ja) | 半導体ｉｃの実装方法 |