JP3270773B2 - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JP3270773B2
JP3270773B2 JP31743892A JP31743892A JP3270773B2 JP 3270773 B2 JP3270773 B2 JP 3270773B2 JP 31743892 A JP31743892 A JP 31743892A JP 31743892 A JP31743892 A JP 31743892A JP 3270773 B2 JP3270773 B2 JP 3270773B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
liquid crystal
light
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31743892A
Other languages
English (en)
Other versions
JPH06163633A (ja
Inventor
秀隆 園畠
美津雄 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP31743892A priority Critical patent/JP3270773B2/ja
Publication of JPH06163633A publication Critical patent/JPH06163633A/ja
Application granted granted Critical
Publication of JP3270773B2 publication Critical patent/JP3270773B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は透光性基板上に光硬化性
樹脂を介して半導体素子を搭載する半導体素子の実装方
法に関するものである。
【0002】
【従来の技術】近年、半導体素子ベアチップを直接透光
性基板に搭載したデバイスが種々開発されている。例え
ば、液晶モジュールにおいては、ガラス基板の上に半導
体素子を搭載したCOG方式として提案されている。
【0003】このガラス基板の上に半導体素子を搭載し
た構成においては、ガラス基板上の配線部と半導体素子
とをワイヤーボンディングする技術が確立されている
が、近年、半導体素子を更に高密度に実装する方法とし
て、半導体素子の電極と基板の上の配線部とを直接接続
し、これによって基板上にワイヤーボンディング用パッ
ド面積を不要としたフェイスダウン方式が提案されてい
る。この接続には異方性導電膜、導電性ペースト、ゴム
コネクタを用いたり、更に光硬化性樹脂を用いることも
提案されている(特公平2−7180号参照)。
【0004】図6に光硬化性樹脂を用いた従来のフェイ
スダウン方式の実装方法を示す。
【0005】同図によれば、半導体素子18の表面の電
極19に予め金などで高さ5乃至20μmの突出部を形
成しておき、配線部6を形成した透光性基板2の半導体
素子搭載領域に、光硬化性樹脂17を塗布し、その塗布
した光硬化性樹脂17を介して半導体素子18を、電極
19と基板の配線部6とが位置合わせされるように搭載
する。次に、該半導体素子18を透光性基板2に対して
加圧するとともに、この加圧状態で、塗布した光硬化性
樹脂17に紫外線を露光して硬化し、半導体素子18を
透光性基板2上に固定せしめることにより、半導体素子
18と基板2との機械的接合並びに電気的接続を行う。
【0006】
【発明が解決しようとする問題点】しかしながら、本発
明者等が上記提案のフェイスダウン方式の実装を行った
ところ、半導体素子18の実装後の、この素子18を保
護するために光硬化性樹脂17を半導体素子全体に被覆
する工程を経由した後においては、半導体素子18と基
板配線部6とに電気的な導通不良が生じ易く、電気的接
続の信頼性に欠けるという問題点がある。
【0007】この問題点がCOG方式液晶モジュールに
おいて発生すると、例えば半導体素子の出力側端子の一
部が導通不良を起こした場合には、表示画面の対応する
部分が不点灯となる、所謂「ライン抜け」が生じ、ま
た、入力側端子が導通不良を起こせば、ブロック状に不
点灯となる。
【0008】かかる問題点は下記の理由により生じる。
【0009】光硬化性樹脂の熱膨張係数が8×10-5
m/℃程度あるのに対し、半導体素子の電極の熱膨張係
数が1.4×10-5cm/℃乃至2.5×10-5cm/
℃であり、半導体素子の電極の熱膨張係数が光硬化性樹
脂に比べて小さく、これにより、熱硬化性樹脂被覆後の
加熱硬化工程により、半導体素子をガラス基板から引き
離すような力が生じ、その結果、上記のような電気的導
通不良が生じていた。
【0010】これに対して、特開昭62−281361
号公報によれば、上記の問題点を解決するために、接着
剤として半導体素子の電極より熱膨張係数の小さいSi
2皮膜形成用塗布液を用いる技術が提案されている。
しかしながら、このような接着剤は熱硬化型であるた
め、硬化に時間を要し、そのため、この硬化時に加圧治
具が長時間占有され、実装作業が能率的に行えないとい
う問題点があった。因みに樹脂の硬化時間は、種々の条
件にもよるが、光硬化型樹脂の場合、10秒乃至1分で
あるのに対して、熱硬化型樹脂では1乃至2時間にも及
ぶ。
【0011】
【問題点を解決するための手段】本発明の半導体素子の
実装方法は、透明電極と配向膜とを形成した2枚の透光
性基板を対向配置し、これら透光性基板間に液晶を注入
して表示領域を設け、この表示領域を駆動するための配
線領域を透光性基板上に設け、この配線領域の半導体素
子搭載領域に半導体素子をフェイスダウン実装するCO
G方式液晶モジュ−ルに用いる実装方法において、前記
配線領域の半導体素子搭載領域に対し、予め紫外線照射
し、次いでこの半導体素子搭載領域に、変成アクリルを
主成分とする光硬化性樹脂を塗布し、その塗布した光硬
化性樹脂を介して半導体素子を搭載し、然る後に上記樹
脂を加熱しつつ該半導体素子を上記透光性基板に対して
加圧するとともに、この加熱加圧状態のもとで該光硬化
性樹脂を露光により硬化させて、半導体素子を透光性基
板上に固定せしめ、その後、半導体素子を熱硬化性樹脂
にて被覆して、この熱硬化性樹脂を加熱硬化したことを
特徴とする。
【0012】
【作用】上記構成の半導体素子の実装方法によれば、透
光性基板の上に半導体素子を搭載するCOG方式液晶モ
ジュール等においては、変成アクリルを主成分とする光
硬化性樹脂を加圧加熱状態で硬化させることにより、光
硬化性樹脂の硬化後に全体を常温に戻したとき、その樹
脂の収縮率が半導体素子電極の収縮率よりも大きいた
め、常時、半導体素子を基板に押しつけるような応力が
あり、そのために安定した電気的接続が得られる。ま
た、この後工程で再加熱した場合、この応力は小さくは
なるが、その再加熱温度が光硬化性樹脂硬化時に加えた
加熱温度よりも高くならない範囲内において、半導体素
子電極をガラス基板から引き離すような応力が存在せ
ず、そのため、電気的導通不良が生じない。
【0013】
【実施例】本発明をCOG方式液晶モジュールにおいて
半導体素子を搭載する場合を実施例にして詳細に説明す
る。図1は液晶パネル1のガラス基板2に半導体素子を
搭載してCOG方式液晶モジュールにするに当たって、
半導体素子搭載前の状態を示しており、3は表示領域、
4はその表示領域を駆動するための配線領域である。こ
の液晶パネル1を作製するには、2枚のガラス基板2、
5の各一主面にインジウム・スズ・オキサイドとクロム
とアルミニウムとの各層を順次積層し、次に表示領域3
に位置するクロムとアルミニウムとの両層をエッチング
除去するとともに、この表示領域3に複数の透明電極
(図示せず)をライン状に配列し、この透明電極を配線
領域4にまで延在させ、その延在した透明電極に上にク
ロム層とアルミニウム層とを順次積層してなる配線部6
を形成し、その後、表示領域3の透明電極の上に配向膜
(図示せず)を形成し、更にこの配向膜の表面をラビン
グ処理して液晶分子の向きを所定の方向に設定するよう
にしている。このような2枚の被膜基板を、各透明電極
ラインが交差するように且つ対向するように配置して、
その間に液晶7を注入して表示領域3と成すとともに、
更にこの表示領域3の周囲をシール部8でもって封止す
る。同図中の9は半導体素子の搭載領域である。
【0014】次いで、この液晶パネル1を有機溶剤と超
音波洗浄を組み合わせて洗浄し、その後に液晶配向検査
を行う。この液晶配向検査は偏光板を介して光を透過さ
せることにより行う。
【0015】その後、上記液晶パネル1に対して、その
半導体素子搭載領域9に、変成アクリルを主成分とする
光硬化性樹脂を介して半導体素子を搭載し、この半導体
素子を加圧加熱しつつ、図2に示すような紫外線照射装
置10でもって、樹脂を紫外線照射する。この紫外線照
射装置10はランプ電源コントローラ11と光源ユニッ
ト12とから構成され、この光源ユニット12にはキセ
ノンランプ13(例えば強度1.2W/cm2 の水銀キ
セノンランプ)が搭載され、このキセノンランプ13は
その背後に配置された反射鏡14により有効に反射され
ながら紫外線を照射する。また、この照射に当たって
は、ランプ電源コントローラ11によりコントロールさ
れながらキセノンランプ13に電力印加される。そし
て、キセノンランプ13により照射された紫外線はフレ
キシブルケーブル15を介してその端部の露光部16よ
り所定の方向に照らされる。また、この実施例では、キ
セノンランプ13により照射された紫外線はフレキシブ
ルケーブル15を介して照射する構成であるが、ランプ
でもって基板に直接照射する方法を採用してもよい。
【0016】次に上記液晶パネル1に対して半導体素子
を搭載し、接続する工程を図3乃至図5により説明す
る。先ず、図3に示すように半導体素子搭載領域9にデ
ィスペンサーを用いて光硬化性樹脂17を塗布する。こ
の時、光硬化性樹脂17の塗布に先だって、半導体素子
搭載領域9に対して予め紫外線照射し、この領域9の面
に付着した有機物等を分解除去する工程を含めてもよ
い。この工程においては、上記水銀キセノンランプ13
の主たる発光波長のうち184nm、254nm付近の
短波長が有効である(但し、この短波長光はガラス基板
2に吸収される)。この工程により半導体素子搭載領域
9のガラス面の接触角が大きくなり、ガラス基板2に対
する光硬化性樹脂17の密着性が向上する。
【0017】次に図4に示すように半導体素子18を光
硬化性樹脂17によりガラス基板2に固定する。この固
定方法においては、半導体素子18の電極19はCr−
Cu、Ti−Pd等の多層金属膜を被着して、Au、A
g、Cu、半田等から成る突出部を形成した構成であ
り、この半導体素子18の電極19と透光性基板2の配
線部6とを位置合わせし、半導体素子18の上から加圧
治具20を用いて、半導体素子の電極当たり5乃至15
0グラムの圧力が加わるように押圧し、しかも、この押
圧とともに光硬化性樹脂17を半導体素子18を介して
約100乃至120℃に加熱する。この加熱には従来公
知の電熱ヒーター等の種々の発熱源を用いることができ
る。
【0018】このような加圧加熱によって、光硬化性樹
脂17は押し広げられ、これら電極19と配線部6との
間に電気的な接続が得られると同時に、電極19の突出
部は約10乃至20%塑性変形している。そして、この
状態のもとで光硬化性樹脂17に紫外線照射装置10で
もって露光部16から紫外線21を10秒乃至1分間照
射する。この照射では、ガラス基板を透過して紫外線を
照射するため、上記水銀キセノンランプ13の主たる発
光波長のうち360nm付近の波長が最も有効である。
【0019】上記光硬化性樹脂17には、アクリル系、
エポキシ系、シリコーン系等の樹脂を主成分としたもの
が考えられるが、本発明においては、変成アクリルを主
成分とするものが収縮力、硬化速度、耐熱衝撃性、耐湿
性などの諸特性を総合的に満足できる材料として好適で
ある。また、この光硬化性樹脂の熱膨張率は約8×10
-5cm/℃であり、また塗布時の粘度は1000乃至7
000cpsの範囲である。
【0020】かくして上記構成によれば、半導体素子1
8のバンプ19と配線部6との電気的接続は圧接力によ
り行われ、ガラス基板2上の半導体素子18の機械的な
固定は硬化した光硬化性樹脂17により行われる。光硬
化性樹脂17の硬化後、加圧治具20が除去され、半導
体素子18及びガラス基板2の半導体素子搭載領域9は
常温に戻される。
【0021】然る後、図5に示すように、搭載した半導
体素子18全体を被覆するように、ディスペンサーを用
いて熱硬化性樹脂22を塗布し、加熱硬化する。この加
熱条件は、樹脂の種類によっても異なるが、約120
℃、1.5時間である。この熱硬化性樹脂22には、シ
リコーン系、エポキシ系、フェノール系等の樹脂を主成
分としたものがあるが、就中、シリコーン系樹脂が硬化
後も一定の弾性を有し、透光性基板に不要なストレスを
蓄積させないと点で好適である。
【0022】このように半導体素子18をガラス基板2
に搭載した場合、熱硬化性樹脂被覆工程を経由した後で
も、従来のような半導体素子と配線部の接続不良による
表示欠陥は全く生じなかった。また、この熱硬化性樹脂
を被覆すると、それ自体の優れた耐湿性や耐環境性によ
り保護樹脂用に好適である。
【0023】尚、上記実施例においては液晶モジュール
の場合を例に述べたが、本発明は上記実施例に限定され
るものではなく、本発明の要旨を逸脱しない範囲内で種
々の装置への応用、また、変更、改良等は何ら差し支え
ない。
【0024】
【発明の効果】以上のように、本発明の半導体素子の実
装方法によれば、透光性基板の上に半導体素子を搭載す
るCOG方式液晶モジュール等において、半導体素子を
フェイスダウン方式で接続する際に、配線回路を形成し
た透光性基板の半導体素子搭載領域に、変成アクリルを
主成分とする光硬化性樹脂を介して半導体素子を搭載
し、この半導体素子を加圧且つ加熱しながら、その樹脂
を紫外線照射して硬化させ、半導体素子を透光性基板上
に固定せしめたことにより、常温において安定した電気
的接続が得られ、しかも、この後に接続部分を再加熱す
るような工程を経由しても、電気的導通不良を生じるこ
とがなく、その結果、半導体素子と配線回路との電気的
接続の信頼性を著しく高めることができた。
【0025】加えて、この半導体素子の実装方法によれ
ば、光硬化性樹脂が使用できたことにより、作業能率を
高めることもできた。
【図面の簡単な説明】
【図1】実施例における液晶パネルの断面図である。
【図2】紫外線照射装置の概略図である。
【図3】液晶パネルに対する半導体素子の実装方法を示
す実施例の説明図である。
【図4】液晶パネルに対する半導体素子の実装方法を示
す実施例の説明図である。
【図5】液晶パネルに対する半導体素子の実装方法を示
す実施例の説明図である。
【図6】従来技術の実装方法を示す説明図である。
【符号の説明】
1・・・・・液晶パネル 2、5・・・ガラス基板 6・・・・・配線部 9・・・・・半導体素子搭載領域 10・・・・紫外線照射装置 13・・・・キセノンランプ 17・・・・光硬化性樹脂 18・・・・半導体素子 22・・・・熱硬化性樹脂

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】透明電極と配向膜とを形成した2枚の透光
    性基板を対向配置し、これら透光性基板間に液晶を注入
    して表示領域を設け、この表示領域を駆動するための配
    線領域を透光性基板上に設け、この配線領域の半導体素
    子搭載領域に半導体素子をフェイスダウン実装するCO
    G方式液晶モジュ−ルに用いる半導体素子の実装方法に
    おいて、前記配線領域の半導体素子搭載領域に対し、予
    め紫外線照射し、次いでこの半導体素子搭載領域に、変
    成アクリルを主成分とする光硬化性樹脂を塗布し、その
    塗布した光硬化性樹脂を介して半導体素子を搭載し、然
    る後に上記樹脂を加熱しつつ該半導体素子を上記透光性
    基板に対して加圧するとともに、この加熱加圧状態のも
    とで該光硬化性樹脂を露光により硬化させて、半導体素
    子を透光性基板上に固定せしめ、その後、半導体素子を
    熱硬化性樹脂にて被覆して、この熱硬化性樹脂を加熱硬
    化したことを特徴とする半導体素子の実装方法。
JP31743892A 1992-11-26 1992-11-26 半導体素子の実装方法 Expired - Fee Related JP3270773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31743892A JP3270773B2 (ja) 1992-11-26 1992-11-26 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31743892A JP3270773B2 (ja) 1992-11-26 1992-11-26 半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JPH06163633A JPH06163633A (ja) 1994-06-10
JP3270773B2 true JP3270773B2 (ja) 2002-04-02

Family

ID=18088224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31743892A Expired - Fee Related JP3270773B2 (ja) 1992-11-26 1992-11-26 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP3270773B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871095B2 (ja) * 1998-03-31 2007-01-24 日立化成工業株式会社 回路板装置の製造法
JP2009290231A (ja) * 2009-09-01 2009-12-10 Hitachi Chem Co Ltd 回路板装置の製造法
JP5730035B2 (ja) * 2011-01-25 2015-06-03 デクセリアルズ株式会社 接続構造体の製造方法、異方性導電接続方法及び接続構造体

Also Published As

Publication number Publication date
JPH06163633A (ja) 1994-06-10

Similar Documents

Publication Publication Date Title
JP2801487B2 (ja) パネルの実装構造および実装方法並びに樹脂供給硬化方法
JPH0799214A (ja) 光電変換素子の実装装置及びその製造方法
JP2000242190A (ja) 表示パネルへのtcpフィルムの実装方法
JP3270773B2 (ja) 半導体素子の実装方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JP3220254B2 (ja) 半導体素子の実装方法
JPH07226569A (ja) 回路基板並びに電極接続体及びその製造方法
JPH0777227B2 (ja) 半導体装置の製造方法
JPH08146451A (ja) 回路装置の製造装置
JP3193198B2 (ja) 半導体素子の実装方法
JP3336048B2 (ja) 半導体素子の実装方法
JP2797650B2 (ja) 半導体素子の実装方法
JPH06168979A (ja) 半導体素子の実装方法
JPH0541091U (ja) 異方導電圧着装置
JP2655768B2 (ja) 接着剤及びそれを用いた実装構造
JPH08167441A (ja) 電気的接続部材及び液晶パネルの接続構造
JP3279708B2 (ja) 半導体素子の実装方法
JP3128816B2 (ja) 半導体装置の製造方法
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JPH02110951A (ja) 半導体装置の製造方法および装置
JPH0437044A (ja) 半導体装置の実装方法
JPH06168981A (ja) 半導体素子の実装方法
JPH081966B2 (ja) Led表示素子の製造方法
JPH06186582A (ja) 電極の接続構造および接続方法
JPH06338541A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees