JPH06168981A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH06168981A JPH06168981A JP31990392A JP31990392A JPH06168981A JP H06168981 A JPH06168981 A JP H06168981A JP 31990392 A JP31990392 A JP 31990392A JP 31990392 A JP31990392 A JP 31990392A JP H06168981 A JPH06168981 A JP H06168981A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- substrate
- mounting
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】半導体素子と基板配線回路との電気的接続の信
頼性を高め、実装作業を能率的に行う。 【構成】配線回路を形成した透光性基板の半導体素子搭
載領域に、固形状樹脂を配置し、その固形状樹脂を介し
て半導体素子を搭載し、その後上記樹脂を加熱しつつ該
半導体素子を上記透光性基板に対して加圧して上記固形
状樹脂層を溶融し、然る後この加圧状態のもとで該溶融
樹脂を加熱もしくは冷却により硬化させて、半導体素子
を透光性基板上に固定せしめたことを特徴とする半導体
素子の実装方法。
頼性を高め、実装作業を能率的に行う。 【構成】配線回路を形成した透光性基板の半導体素子搭
載領域に、固形状樹脂を配置し、その固形状樹脂を介し
て半導体素子を搭載し、その後上記樹脂を加熱しつつ該
半導体素子を上記透光性基板に対して加圧して上記固形
状樹脂層を溶融し、然る後この加圧状態のもとで該溶融
樹脂を加熱もしくは冷却により硬化させて、半導体素子
を透光性基板上に固定せしめたことを特徴とする半導体
素子の実装方法。
Description
【0001】
【産業上の利用分野】本発明は透光性基板上に樹脂を介
して半導体素子を搭載する半導体素子の実装方法に関す
るものである。
して半導体素子を搭載する半導体素子の実装方法に関す
るものである。
【0002】
【従来の技術】近年、半導体素子ベアチップを直接透光
性基板に搭載したデバイスが種々開発されている。例え
ば、液晶モジュール、ELパネル、LEDプリントヘッ
ド等があり、液晶モジュールにおいては、ガラス基板の
上に半導体素子を搭載したCOG方式として提案されて
いる。
性基板に搭載したデバイスが種々開発されている。例え
ば、液晶モジュール、ELパネル、LEDプリントヘッ
ド等があり、液晶モジュールにおいては、ガラス基板の
上に半導体素子を搭載したCOG方式として提案されて
いる。
【0003】このガラス基板の上に半導体素子を搭載し
た構成においては、ガラス基板上の配線部と半導体素子
とをワイヤーボンディングする技術が確立されている
が、近年、半導体素子を更に高密度に実装する方法とし
て、半導体素子の電極と基板の上の配線部とを直接接続
し、これによって基板上にワイヤーボンディング用パッ
ド面積を不要としたフェイスダウン方式が提案されてい
る。この接続には異方性導電膜、導電性ペースト、ゴム
コネクタを用いたり、更に光硬化性樹脂を用いることも
提案されている(特公平2−7180号参照)。
た構成においては、ガラス基板上の配線部と半導体素子
とをワイヤーボンディングする技術が確立されている
が、近年、半導体素子を更に高密度に実装する方法とし
て、半導体素子の電極と基板の上の配線部とを直接接続
し、これによって基板上にワイヤーボンディング用パッ
ド面積を不要としたフェイスダウン方式が提案されてい
る。この接続には異方性導電膜、導電性ペースト、ゴム
コネクタを用いたり、更に光硬化性樹脂を用いることも
提案されている(特公平2−7180号参照)。
【0004】図6乃至図9に熱硬化性樹脂や光硬化性樹
脂を用いた従来のフェイスダウン方式の実装方法を示
す。図6に示すように配線部3を形成した透光性基板4
の半導体素子搭載領域5に、液状の熱硬化性もしくは光
硬化性樹脂6を塗布する。また、半導体素子1の表面の
電極2に予め金などで高さ5乃至20μmの突出部を形
成しておき、次に図7に示すように治具7に半導体素子
1を装着し、その塗布した樹脂6を介して半導体素子1
を、電極2と基板の配線部3とが位置合わせされるよう
に搭載する。そして、図8に示すように治具7により該
半導体素子1を透光性基板4に対して加圧するととも
に、この加圧状態で、塗布した樹脂6に紫外線を露光す
るか、加熱するかして硬化させ、半導体素子1を透光性
基板4上に固定せしめることにより、半導体素子1と基
板4との機械的接合並びに電気的接続を行う。これによ
って図9に示すようなフェイスダウン実装構造になる。
脂を用いた従来のフェイスダウン方式の実装方法を示
す。図6に示すように配線部3を形成した透光性基板4
の半導体素子搭載領域5に、液状の熱硬化性もしくは光
硬化性樹脂6を塗布する。また、半導体素子1の表面の
電極2に予め金などで高さ5乃至20μmの突出部を形
成しておき、次に図7に示すように治具7に半導体素子
1を装着し、その塗布した樹脂6を介して半導体素子1
を、電極2と基板の配線部3とが位置合わせされるよう
に搭載する。そして、図8に示すように治具7により該
半導体素子1を透光性基板4に対して加圧するととも
に、この加圧状態で、塗布した樹脂6に紫外線を露光す
るか、加熱するかして硬化させ、半導体素子1を透光性
基板4上に固定せしめることにより、半導体素子1と基
板4との機械的接合並びに電気的接続を行う。これによ
って図9に示すようなフェイスダウン実装構造になる。
【0005】
【発明が解決しようとする問題点】しかしながら、本発
明者等が上記提案のフェイスダウン方式の実装を行った
ところ、液状の熱硬化性もしくは光硬化性の樹脂6を塗
布しているので、その適切な塗布量の制御がむずかしい
という問題点があった。
明者等が上記提案のフェイスダウン方式の実装を行った
ところ、液状の熱硬化性もしくは光硬化性の樹脂6を塗
布しているので、その適切な塗布量の制御がむずかしい
という問題点があった。
【0006】即ち、この塗布量が微量である場合、その
塗布量のコントロールがむずかしくなり、また、その量
が少ないと半導体素子1と基板4の間に樹脂が十分に充
填されなくなり、接続不良が発生する。他方、塗布量が
多いと、半導体素子1の周囲に余分な樹脂が付着し、半
導体素子1の周辺の熱応力が大きくなり、耐熱衝撃性が
劣化するという問題点があった。
塗布量のコントロールがむずかしくなり、また、その量
が少ないと半導体素子1と基板4の間に樹脂が十分に充
填されなくなり、接続不良が発生する。他方、塗布量が
多いと、半導体素子1の周囲に余分な樹脂が付着し、半
導体素子1の周辺の熱応力が大きくなり、耐熱衝撃性が
劣化するという問題点があった。
【0007】この問題がCOG方式液晶モジュールにお
いて発生すると、例えば半導体素子の出力側端子の一部
が導通不良を起こした場合には、表示画面の対応する部
分が不点灯となる、所謂「ライン抜け」が生じ、また、
入力側端子が導通不良を起こせば、ブロック状に不点灯
などの表示不良となる。
いて発生すると、例えば半導体素子の出力側端子の一部
が導通不良を起こした場合には、表示画面の対応する部
分が不点灯となる、所謂「ライン抜け」が生じ、また、
入力側端子が導通不良を起こせば、ブロック状に不点灯
などの表示不良となる。
【0008】
【問題点を解決するための手段】本発明の半導体素子の
実装方法は、配線回路を形成した透光性基板の半導体素
子搭載領域に、固形状樹脂を配置し、その固形状樹脂を
介して半導体素子を搭載し、その後上記樹脂を加熱しつ
つ該半導体素子を上記透光性基板に対して加圧して上記
固形状樹脂層を溶融し、然る後この加圧状態のもとで該
溶融樹脂を加熱もしくは冷却により硬化させて、半導体
素子を透光性基板上に固定せしめたことを特徴とする。
実装方法は、配線回路を形成した透光性基板の半導体素
子搭載領域に、固形状樹脂を配置し、その固形状樹脂を
介して半導体素子を搭載し、その後上記樹脂を加熱しつ
つ該半導体素子を上記透光性基板に対して加圧して上記
固形状樹脂層を溶融し、然る後この加圧状態のもとで該
溶融樹脂を加熱もしくは冷却により硬化させて、半導体
素子を透光性基板上に固定せしめたことを特徴とする。
【0009】
【作用】上記構成の半導体素子の実装方法によれば、透
光性基板の半導体素子搭載領域に固形状樹脂を配置し、
その固形状樹脂を介して半導体素子を搭載するという構
成であり、これにより、その固形状樹脂(例えばフィル
ム状樹脂)の厚みを所望の通りに設定でき、しかも、そ
の固形状樹脂のサイズを半導体素子搭載領域に適合で
き、その結果、この半導体素子搭載領域に対する適切な
塗布量を精度よくコントロールでき、製造歩留り及び製
造コストが向上する。
光性基板の半導体素子搭載領域に固形状樹脂を配置し、
その固形状樹脂を介して半導体素子を搭載するという構
成であり、これにより、その固形状樹脂(例えばフィル
ム状樹脂)の厚みを所望の通りに設定でき、しかも、そ
の固形状樹脂のサイズを半導体素子搭載領域に適合で
き、その結果、この半導体素子搭載領域に対する適切な
塗布量を精度よくコントロールでき、製造歩留り及び製
造コストが向上する。
【0010】
【実施例】本発明をCOG方式液晶モジュールにおいて
半導体素子を搭載する場合を実施例にして詳細に説明す
る。図1は液晶パネル8のガラス基板9に半導体素子を
搭載してCOG方式液晶モジュールにするに当たって、
半導体素子搭載前の状態を示しており、10は表示領
域、11はその表示領域を駆動するための配線領域であ
る。この液晶パネル8を作製するには、2枚のガラス基
板9、12の各一主面にインジウム・スズ・オキサイド
とクロムとアルミニウムとの各層を順次積層し、次に表
示領域10に位置するクロムとアルミニウムとの両層を
エッチング除去するとともに、この表示領域10に複数
の透明電極(図示せず)をライン状に配列し、この透明
電極を配線領域11にまで延在させ、その延在した透明
電極の上にクロム層とアルミニウム層とを順次積層して
なる配線部13を0.1乃至10ミクロンの厚みで形成
し、その後、表示領域10の透明電極の上に配向膜(図
示せず)を形成し、更にこの配向膜の表面をラビング処
理して液晶分子の向きを所定の方向に設定するようにし
ている。このような2枚の被膜基板を、各透明電極ライ
ンが交差するように且つ対向するように配置して、その
間に液晶14を注入して表示領域10と成すとともに、
更にこの表示領域10の周囲をシール部15でもって封
止する。同図中の16は半導体素子の搭載領域である。
半導体素子を搭載する場合を実施例にして詳細に説明す
る。図1は液晶パネル8のガラス基板9に半導体素子を
搭載してCOG方式液晶モジュールにするに当たって、
半導体素子搭載前の状態を示しており、10は表示領
域、11はその表示領域を駆動するための配線領域であ
る。この液晶パネル8を作製するには、2枚のガラス基
板9、12の各一主面にインジウム・スズ・オキサイド
とクロムとアルミニウムとの各層を順次積層し、次に表
示領域10に位置するクロムとアルミニウムとの両層を
エッチング除去するとともに、この表示領域10に複数
の透明電極(図示せず)をライン状に配列し、この透明
電極を配線領域11にまで延在させ、その延在した透明
電極の上にクロム層とアルミニウム層とを順次積層して
なる配線部13を0.1乃至10ミクロンの厚みで形成
し、その後、表示領域10の透明電極の上に配向膜(図
示せず)を形成し、更にこの配向膜の表面をラビング処
理して液晶分子の向きを所定の方向に設定するようにし
ている。このような2枚の被膜基板を、各透明電極ライ
ンが交差するように且つ対向するように配置して、その
間に液晶14を注入して表示領域10と成すとともに、
更にこの表示領域10の周囲をシール部15でもって封
止する。同図中の16は半導体素子の搭載領域である。
【0011】次いで、この液晶パネル8を有機溶剤と超
音波洗浄を組み合わせて洗浄し、その後に液晶配向検査
を行う。この液晶配向検査は偏光板を介して光を透過さ
せることにより行う。
音波洗浄を組み合わせて洗浄し、その後に液晶配向検査
を行う。この液晶配向検査は偏光板を介して光を透過さ
せることにより行う。
【0012】しかる後に上記液晶パネル8に対して半導
体素子を搭載し、実装する工程を図2乃至図5により説
明する。先ず、図2に示すように半導体素子搭載領域1
6にフィルム状樹脂17を予めの樹脂量になるようなサ
イズにして仮接着する。このフィルム状樹脂17はエポ
キシ、フェノール等の熱硬化性、ポリエチレン、ポリス
チレン等の熱可塑性、あるいはその混合系から成り、5
乃至50ミクロンの厚みであって、セパレートを有する
テープ状のものである。このようなフィルム状樹脂17
のサイズは半導体素子よりも同じか、もしくは若干大き
くするとよい。そして、この仮接着は、室温から100
℃のもとで圧力10乃至200g/mm2 で行い、その
後、セパレータを剥離する。
体素子を搭載し、実装する工程を図2乃至図5により説
明する。先ず、図2に示すように半導体素子搭載領域1
6にフィルム状樹脂17を予めの樹脂量になるようなサ
イズにして仮接着する。このフィルム状樹脂17はエポ
キシ、フェノール等の熱硬化性、ポリエチレン、ポリス
チレン等の熱可塑性、あるいはその混合系から成り、5
乃至50ミクロンの厚みであって、セパレートを有する
テープ状のものである。このようなフィルム状樹脂17
のサイズは半導体素子よりも同じか、もしくは若干大き
くするとよい。そして、この仮接着は、室温から100
℃のもとで圧力10乃至200g/mm2 で行い、その
後、セパレータを剥離する。
【0013】次に図3に示すように半導体素子18を加
圧治具19に装着し、そのフィルム状樹脂17を介して
半導体素子18を、半導体素子18の電極20と基板の
配線部13とが位置合わせされるように搭載する。この
電極20はCr−Cu、Ti−Pd等の多層金属膜を被
着して、Au、Ag、Cu、半田等から成る突出部(1
0乃至50ミクロン□、厚み1乃至20ミクロン)を形
成した構成である。
圧治具19に装着し、そのフィルム状樹脂17を介して
半導体素子18を、半導体素子18の電極20と基板の
配線部13とが位置合わせされるように搭載する。この
電極20はCr−Cu、Ti−Pd等の多層金属膜を被
着して、Au、Ag、Cu、半田等から成る突出部(1
0乃至50ミクロン□、厚み1乃至20ミクロン)を形
成した構成である。
【0014】そして、図4に示すように加圧治具18に
より該半導体素子18をガラス基板9に対して加圧する
とともに、この加圧状態で(加圧荷重5乃至150g/
電極)、フィルム状樹脂17を加圧治具に付帯したヒー
ターや赤外線照射等により100乃至120℃に加熱
し、一旦溶融する。これにより、この溶融樹脂は周囲に
押しやられるとともに、半導体素子18の電極20と基
板の配線部13との電気的接続を行う。
より該半導体素子18をガラス基板9に対して加圧する
とともに、この加圧状態で(加圧荷重5乃至150g/
電極)、フィルム状樹脂17を加圧治具に付帯したヒー
ターや赤外線照射等により100乃至120℃に加熱
し、一旦溶融する。これにより、この溶融樹脂は周囲に
押しやられるとともに、半導体素子18の電極20と基
板の配線部13との電気的接続を行う。
【0015】しかる後上記溶融樹脂を硬化すると、図5
に示すように半導体素子18と基板9との機械的接合が
行われ、フェイスダウン実装構造になる。その際、その
樹脂が熱硬化性あるいは熱硬化性と熱可塑性との混合系
の場合には、120乃至300℃に加熱して硬化させ
る。また、熱可塑性であれば、加圧治具19を用いた加
圧状態で室温程度まで下げて硬化させる。
に示すように半導体素子18と基板9との機械的接合が
行われ、フェイスダウン実装構造になる。その際、その
樹脂が熱硬化性あるいは熱硬化性と熱可塑性との混合系
の場合には、120乃至300℃に加熱して硬化させ
る。また、熱可塑性であれば、加圧治具19を用いた加
圧状態で室温程度まで下げて硬化させる。
【0016】尚、上記実施例においては液晶モジュール
の場合を例に述べたが、本発明は上記実施例に限定され
るものではなく、本発明の要旨を逸脱しない範囲内で種
々の装置への応用、また、変更、改良等は何ら差し支え
ない。
の場合を例に述べたが、本発明は上記実施例に限定され
るものではなく、本発明の要旨を逸脱しない範囲内で種
々の装置への応用、また、変更、改良等は何ら差し支え
ない。
【0017】
【発明の効果】以上のように、本発明の半導体素子の実
装方法によれば、透光性基板の上に半導体素子を搭載す
るCOG方式液晶モジュール等において、半導体素子を
フェイスダウン方式で接続する際に、透光性基板の半導
体素子搭載領域に固形状樹脂を配置し、その固形状樹脂
を介して半導体素子を搭載するという構成であり、これ
により、その固形状樹脂(例えばフィルム状樹脂)の厚
みを所望の通りに設定でき、しかも、その固形状樹脂の
サイズを半導体素子搭載領域に適合でき、その結果、こ
の半導体素子搭載領域に対する適切な塗布量を精度よく
コントロールでき、製造歩留り及び製造コストが向上し
た。
装方法によれば、透光性基板の上に半導体素子を搭載す
るCOG方式液晶モジュール等において、半導体素子を
フェイスダウン方式で接続する際に、透光性基板の半導
体素子搭載領域に固形状樹脂を配置し、その固形状樹脂
を介して半導体素子を搭載するという構成であり、これ
により、その固形状樹脂(例えばフィルム状樹脂)の厚
みを所望の通りに設定でき、しかも、その固形状樹脂の
サイズを半導体素子搭載領域に適合でき、その結果、こ
の半導体素子搭載領域に対する適切な塗布量を精度よく
コントロールでき、製造歩留り及び製造コストが向上し
た。
【図1】実施例における液晶パネルの断面図である。
【図2】液晶パネルに対する半導体素子の実装方法を示
す実施例の説明図である。
す実施例の説明図である。
【図3】液晶パネルに対する半導体素子の実装方法を示
す実施例の説明図である。
す実施例の説明図である。
【図4】液晶パネルに対する半導体素子の実装方法を示
す実施例の説明図である。
す実施例の説明図である。
【図5】液晶パネルに対する半導体素子の実装方法を示
す実施例の説明図である。
す実施例の説明図である。
【図6】従来技術の実装方法を示す説明図である。
【図7】従来技術の実装方法を示す説明図である。
【図8】従来技術の実装方法を示す説明図である。
【図9】従来技術の実装方法を示す説明図である。
8 液晶パネル 9 ガラス基板 13 配線部 17 フィルム状樹脂 18 半導体素子
Claims (1)
- 【請求項1】 配線回路を形成した透光性基板の半導体
素子搭載領域に、固形状樹脂を配置し、その固形状樹脂
を介して半導体素子を搭載し、その後上記樹脂を加熱し
つつ該半導体素子を上記透光性基板に対して加圧して上
記固形状樹脂層を溶融し、然る後この加圧状態のもとで
該溶融樹脂を加熱もしくは冷却により硬化させて、半導
体素子を透光性基板上に固定せしめたことを特徴とする
半導体素子の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31990392A JPH06168981A (ja) | 1992-11-30 | 1992-11-30 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31990392A JPH06168981A (ja) | 1992-11-30 | 1992-11-30 | 半導体素子の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06168981A true JPH06168981A (ja) | 1994-06-14 |
Family
ID=18115524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31990392A Pending JPH06168981A (ja) | 1992-11-30 | 1992-11-30 | 半導体素子の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06168981A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003962A (ja) * | 2008-06-23 | 2010-01-07 | Denso Corp | 電子部品の製造装置および製造方法 |
-
1992
- 1992-11-30 JP JP31990392A patent/JPH06168981A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003962A (ja) * | 2008-06-23 | 2010-01-07 | Denso Corp | 電子部品の製造装置および製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2596960B2 (ja) | 接続構造 | |
US8016181B2 (en) | Method of producing electro-optical device using anisotropic conductive adhesive containing conductive particles to bond terminal portions and electro-optical device | |
JP2598152B2 (ja) | タッチパネル | |
JP3025256B1 (ja) | 表示パネルへのtcpフィルムの実装方法 | |
KR100673278B1 (ko) | 영상 장치 및 그 제조 방법 | |
JPH02180036A (ja) | 電極の形成方法 | |
JPH09281520A (ja) | 回路基板の接続方法、液晶表示装置、電子機器 | |
JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
JPH08146451A (ja) | 回路装置の製造装置 | |
JP2003045236A (ja) | 異方性導電フイルムおよびこれを用いた集積回路デバイスの接続方法 | |
JPH02127620A (ja) | 電気光学装置及びその接続方法 | |
JPH06168981A (ja) | 半導体素子の実装方法 | |
JP3193198B2 (ja) | 半導体素子の実装方法 | |
JP5648266B2 (ja) | 電気泳動表示装置の製造方法 | |
JP2005241827A (ja) | 液晶表示装置 | |
TW476122B (en) | Assembling method of non-transparent flat display panel | |
JPH06130408A (ja) | 液晶表示装置 | |
JPH1096944A (ja) | 電気的接続構造および液晶表示装置 | |
JPH06224256A (ja) | 半導体装置 | |
JP3270773B2 (ja) | 半導体素子の実装方法 | |
JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
JP2004029576A (ja) | 平面表示装置の製造方法、及びこれに用いる異方性導電膜の貼り付け用熱圧着装置 | |
JPH0277019A (ja) | 電気光学装置及び導電接続方法 | |
JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
JPH05100238A (ja) | 液晶パネルの実装構造 |