JP2655768B2 - 接着剤及びそれを用いた実装構造 - Google Patents

接着剤及びそれを用いた実装構造

Info

Publication number
JP2655768B2
JP2655768B2 JP22100891A JP22100891A JP2655768B2 JP 2655768 B2 JP2655768 B2 JP 2655768B2 JP 22100891 A JP22100891 A JP 22100891A JP 22100891 A JP22100891 A JP 22100891A JP 2655768 B2 JP2655768 B2 JP 2655768B2
Authority
JP
Japan
Prior art keywords
adhesive
circuit board
semiconductor chip
curing
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22100891A
Other languages
English (en)
Other versions
JPH0541409A (ja
Inventor
治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP22100891A priority Critical patent/JP2655768B2/ja
Publication of JPH0541409A publication Critical patent/JPH0541409A/ja
Application granted granted Critical
Publication of JP2655768B2 publication Critical patent/JP2655768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップ等の電子
部品の実装に関し、特にその接着剤及び実装構造に関す
るものである。
【０００２】
【従来の技術】ＳｉやＧａＡｓを材料に用いた半導体チ
ップを回路基板に実装する方法として、フリップチップ
法がある。これは、バンプ（突起電極）が形成された半
導体チップをフェイスダウン方式で、回路基板に接続す
る方法である。
【０００３】図１に、従来例を示す。同図は、回路基板
10に半導体チップ11を接続した状態の断面図である。こ
こで、12は半導体チップ11上にハンダや金などで形成さ
れたバンプ電極であり、回路基板10上のＩＴＯ（Indium
Tin Oxide）膜などで形成された配線パターン13と接続
される。14は半導体チップ11と回路基板10を固定するた
めの接着剤で、樹脂などが使用される。この樹脂14は、
通常、紫外線などで硬化する光硬化樹脂で、回路基板10
が液晶ガラスなどのように透明であるような場合に、回
路基板10の底面（紙面下方）から、例えば紫外線を照射
し、樹脂14を硬化させることによって、半導体チップ11
と回路基板10を固定するようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ような方法では、単に樹脂14を硬化させたにとどまり、
バンプ電極12と配線パターン13は、接触しているだけで
あるので、接触不良を起こしてしまうことがあった。ま
た、光硬化樹脂を接着剤として用いる場合、光を照射す
ることができないような構造、材料を使用するとき、具
体的には回路基板が透明でないセラミック等を使用した
ときは、このような接着剤を用いた方法では実装できな
いという不具合が生じていた。本発明は、このような問
題を解決し、半導体チップと回路基板の接続において、
接触不良を起こすことのない接着剤及び実装構造を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の接着剤は、所定の条件を印加することによ
り硬化による接着の機能を有し、前記条件と異なる条件
を印加することにより収縮の機能を有するもので、例え
ば、所定の温度によって硬化する熱硬化性接着剤と、前
記熱硬化性接着剤中に施され、前記所定の温度よりも高
い温度によって収縮する熱収縮粒子とから成る。また、
本発明の実装構造は、半導体のチップ等の部品を回路基
板に実装するときの実装構造であって、所定の条件を印
加することにより硬化による接着の機能を有し、前記条
件と異なる条件を印加することにより収縮の機能を有す
る接着剤の硬化により前記部品と回路基板を接着し、接
着剤の収縮による収縮応力で両者を圧接している。
【０００６】
【作用】このようにすると、接着剤は、接着だけでなく
収縮機能も有しているので、例えば、半導体チップのバ
ンプ電極と回路基板の配線パターンが収縮によって圧接
され、接触不良が起こるようなことがない。さらに、硬
化による接着において、例えば、硬化の条件が加熱であ
るような接着剤を用いれば、光を照射できない場合でも
問題はない。
【０００７】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図２に、本発明を実施した接着剤20の簡略化
した構造を示す。同図において、21は熱硬化性接着剤で
あり、22は21に添加された熱収縮粒子である。21及び22
は、いずれも加熱という条件で硬化あるいは収縮を行な
うが、その硬化、収縮が開始する温度は異なっている。
加熱により、熱硬化性接着剤21及び熱収縮粒子22は、実
線の状態から破線の状態に体積収縮を起こす。前記接着
剤20を使用する場合、まず熱硬化性接着剤21が硬化する
温度に加熱して硬化させることによって、回路基板10と
半導体チップ11を接着する。その後、熱収縮粒子22が収
縮する温度に加熱して収縮させることによって熱収縮粒
子22の体積収縮分だけ接着剤20が収縮し、それに伴なう
応力によって回路基板10の配線パターン13と半導体チッ
プ11のバンプ電極12が圧接される。
【０００８】図３に、上述の接着剤20を用いて、回路基
板10と半導体チップ11の接続を行なった場合の実装構造
を示す。図１と較べ、回路基板10上の配線パターン13と
半導体チップ11のバンプ電極12の接触の強度が違う。図
３に示す構造の方が圧接された状態であり、より強度が
大きく、実装の信頼性が向上する。
【０００９】図３において、回路基板10が透明で光の照
射が可能である場合は、接着剤20は光硬化性樹脂に熱収
縮粒子を混入したものを使用することができる。この場
合、熱収縮粒子を混入しないときに比較して、接触不良
が起こりにくいのはいうまでもない。
【００１０】上述の接着剤及び実装構造は、半導体チッ
プに限らず、容量や抵抗などの電子部品の回路基板への
実装にも応用できる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
回路基板と半導体チップの接続を、硬化と収縮の両方の
機能を備えた接着剤を用いて行なうので、接続の強度が
増し、従って実装の信頼性が向上する。また、加熱によ
り硬化を生じる接着剤を用いれば、光の照射ができない
材料の回路基板の場合にも、容易に実装を行なうことが
できる。
【図面の簡単な説明】
【図１】 従来の実装構造を説明するための図。
【図２】 本発明を実施した接着剤の構造を示す図。
【図３】 本発明を実施した実装構造を示す図。
【符号の説明】
10 回路基板 11 半導体チップ 12 バンプ電極 13 配線パターン 14 接着剤 20 接着剤 21 熱硬化性接着剤 22 熱収縮粒子

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定の条件を印加することにより硬化に
    よる接着の機能を有し、 前記条件と異なる条件を印加することにより収縮の機能
    を有することを特徴とする接着剤。
  2. 【請求項２】 所定の温度によって硬化する熱硬化性接
    着剤と、 前記熱硬化性接着剤中に施され、前記所定の温度よりも
    高い温度によって収縮する熱収縮粒子と、 から成ることを特徴とする請求項１に記載の接着剤。
  3. 【請求項３】 半導体のチップ等の部品を回路基板に実
    装するときの実装構造であって、 所定の条件を印加することにより硬化による接着の機能
    を有し、前記条件と異なる条件を印加することにより収
    縮の機能を有する接着剤の硬化により前記部品と回路基
    板を接着し、接着剤の収縮による収縮応力で両者を圧接
    していることを特徴とする実装構造。
JP22100891A 1991-08-05 1991-08-05 接着剤及びそれを用いた実装構造 Expired - Fee Related JP2655768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22100891A JP2655768B2 (ja) 1991-08-05 1991-08-05 接着剤及びそれを用いた実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22100891A JP2655768B2 (ja) 1991-08-05 1991-08-05 接着剤及びそれを用いた実装構造

Publications (2)

Publication Number Publication Date
JPH0541409A JPH0541409A (ja) 1993-02-19
JP2655768B2 true JP2655768B2 (ja) 1997-09-24

Family

ID=16760035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22100891A Expired - Fee Related JP2655768B2 (ja) 1991-08-05 1991-08-05 接着剤及びそれを用いた実装構造

Country Status (1)

Country Link
JP (1) JP2655768B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
US6933610B2 (en) * 2002-02-20 2005-08-23 Silicon Pipe, Inc. Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby

Also Published As

Publication number Publication date
JPH0541409A (ja) 1993-02-19

Similar Documents

Publication Publication Date Title
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
KR970066683A (ko) 액정장치, 액정장치의 제조방법 및 전자기기
JP2547895B2 (ja) 半導体装置の実装方法
JP2655768B2 (ja) 接着剤及びそれを用いた実装構造
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JPH03225934A (ja) 半導体集積回路素子の接続方法
JPH0541408A (ja) 接着方法
JPH03209840A (ja) 半導体装置の製造方法
JPH0563030A (ja) 接着剤及びそれを用いた実装方法
JPH06139824A (ja) 異方導電フィルム
JPS6392036A (ja) 半導体装置の実装構造
KR950006836Y1 (ko) 반도체 패키지
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造
JPH056919A (ja) フリツプチツプボンデイング方法
JP3238256B2 (ja) 半導体装置、イメージセンサ装置及びそれらの製造方法
JPH03177034A (ja) 電子部品の接続方法
JPH0274092A (ja) 実装体の製造方法
JP2002217220A (ja) 電子装置の製造方法
JP2596633B2 (ja) 半導体素子の実装方法
JPH08139138A (ja) 電子部品の接続方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP2523641B2 (ja) 半導体装置
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2548891B2 (ja) 半導体装置の実装方法とその実装体
JPH04117477A (ja) 異方性導電材料及びこれを用いた集積回路素子の接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees