JPH11340280A - 半導体ｉｃの実装方法 - Google Patents
半導体ｉｃの実装方法Info
- Publication number
- JPH11340280A JPH11340280A JP14761298A JP14761298A JPH11340280A JP H11340280 A JPH11340280 A JP H11340280A JP 14761298 A JP14761298 A JP 14761298A JP 14761298 A JP14761298 A JP 14761298A JP H11340280 A JPH11340280 A JP H11340280A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- conductive adhesive
- chip
- sealing resin
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体ＩＣチップのバンプと配線基板の電極
端子とを導電性接着剤で接続し、半導体ＩＣチップと配
線基板との隙間部に封止樹脂を充填して両者を固着する
半導体ＩＣの実装方法において、前記導電性接着剤によ
る信頼性の高い電気的接続と、生産性の向上を図る。 【解決手段】 導電性接着剤１３として、封止樹脂１５
に対して親和性の小さい接着剤を使用し、導電性接着剤
１３が供給された半導体ＩＣチップ１のバンプ２を配線
基板４の電極端子６に位置合わせして接触させ、引き続
いて封止樹脂１５を半導体ＩＣチップ１と配線基板４と
の隙間部に充填した後、導電性接着剤１３と封止樹脂１
５とを同時硬化する。親和性の小さい導電性接着剤１３
を使用しているため、封止樹脂１５と混ざりにくい。
端子とを導電性接着剤で接続し、半導体ＩＣチップと配
線基板との隙間部に封止樹脂を充填して両者を固着する
半導体ＩＣの実装方法において、前記導電性接着剤によ
る信頼性の高い電気的接続と、生産性の向上を図る。 【解決手段】 導電性接着剤１３として、封止樹脂１５
に対して親和性の小さい接着剤を使用し、導電性接着剤
１３が供給された半導体ＩＣチップ１のバンプ２を配線
基板４の電極端子６に位置合わせして接触させ、引き続
いて封止樹脂１５を半導体ＩＣチップ１と配線基板４と
の隙間部に充填した後、導電性接着剤１３と封止樹脂１
５とを同時硬化する。親和性の小さい導電性接着剤１３
を使用しているため、封止樹脂１５と混ざりにくい。
Description
【０００１】
【発明の属する技術分野】本発明は、裸の半導体ＩＣチ
ップを配線基板に実装する半導体ＩＣの実装方法に関す
るものである。
ップを配線基板に実装する半導体ＩＣの実装方法に関す
るものである。
【０００２】
【従来の技術】図２は、従来の、裸の半導体ＩＣチップ
１に設けた電極端子、例えばバンプ２と配線基板４の電
極端子６とを、導電性接着剤３により電気的に接続し、
さらに、半導体ＩＣチップ１と配線基板４との隙間部に
封止樹脂５を充填して両者を機械的に固着する半導体Ｉ
Ｃの実装方法を示したものである。
１に設けた電極端子、例えばバンプ２と配線基板４の電
極端子６とを、導電性接着剤３により電気的に接続し、
さらに、半導体ＩＣチップ１と配線基板４との隙間部に
封止樹脂５を充填して両者を機械的に固着する半導体Ｉ
Ｃの実装方法を示したものである。
【０００３】製造工程としては、まず、半導体ＩＣチッ
プ１に設けたバンプ２に所定量の導電性接着剤３を付着
させる。例えば、平面に一定厚さの導電性接着剤膜を印
刷等で形成し、半導体ＩＣチップ１のバンプ２を押しつ
けて所定量の導電性接着剤３をバンプ２に転写させる。
なお、バンプ２への付着の代りに、配線基板４の電極端
子６に所定量の導電性接着剤を印刷により供給するよう
にしてもよい。
プ１に設けたバンプ２に所定量の導電性接着剤３を付着
させる。例えば、平面に一定厚さの導電性接着剤膜を印
刷等で形成し、半導体ＩＣチップ１のバンプ２を押しつ
けて所定量の導電性接着剤３をバンプ２に転写させる。
なお、バンプ２への付着の代りに、配線基板４の電極端
子６に所定量の導電性接着剤を印刷により供給するよう
にしてもよい。
【０００４】次に、導電性接着剤３を付着させた半導体
ＩＣチップ１のバンプ２を、配線基板４の電極端子６に
位置合わせし、接触させた後、導電性接着剤３を加熱硬
化する。
ＩＣチップ１のバンプ２を、配線基板４の電極端子６に
位置合わせし、接触させた後、導電性接着剤３を加熱硬
化する。
【０００５】続いて、配線基板４を傾けて、半導体ＩＣ
チップ１の一端に封止樹脂５を注入し、配線基板４と半
導体ＩＣチップ１の隙間部に流し込み、充填する。最後
に、再度加熱して封止樹脂５を硬化させる。
チップ１の一端に封止樹脂５を注入し、配線基板４と半
導体ＩＣチップ１の隙間部に流し込み、充填する。最後
に、再度加熱して封止樹脂５を硬化させる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体ＩＣの実装方法では、導電性接着剤３の加熱
硬化の際に、半導体ＩＣチップ１と配線基板４の熱膨張
係数の差により、熱履歴による応力歪が導電性接着剤３
の部分に集中して、導電性接着剤３にクラックが発生
し、更には破断を引き起こして、導通不良となる可能性
が高い。
来の半導体ＩＣの実装方法では、導電性接着剤３の加熱
硬化の際に、半導体ＩＣチップ１と配線基板４の熱膨張
係数の差により、熱履歴による応力歪が導電性接着剤３
の部分に集中して、導電性接着剤３にクラックが発生
し、更には破断を引き起こして、導通不良となる可能性
が高い。
【０００７】これに対する対策として、導電性接着剤３
に柔軟性を付与したり、熱膨張係数の小さい配線基板を
選択するなどが考えられるが、いずれも完全な予防効果
が得られる訳ではなく、実際は、配線基板４の種類、半
導体ＩＣチップ１のサイズ等により、導電性接着剤３の
可塑剤の量を微妙に調整する必要があり、材料の共用が
困難である。加えて、導電性接着剤３に柔軟性を付与す
れば、接合部の機械的強度が低下するという問題も生じ
る。
に柔軟性を付与したり、熱膨張係数の小さい配線基板を
選択するなどが考えられるが、いずれも完全な予防効果
が得られる訳ではなく、実際は、配線基板４の種類、半
導体ＩＣチップ１のサイズ等により、導電性接着剤３の
可塑剤の量を微妙に調整する必要があり、材料の共用が
困難である。加えて、導電性接着剤３に柔軟性を付与す
れば、接合部の機械的強度が低下するという問題も生じ
る。
【０００８】また、導電性接着剤３の硬化も、同様の理
由により、熱膨張を小さくするために、なるべく低温
（基板のガラス転移温度以下）で行う必要があり、結果
的には、長時間のタクトを要求され、生産性に劣る。更
に、封止樹脂５の硬化も、やはり同様の理由により、な
るべく低温（基板のガラス転移温度以下）で予備硬化を
行った後、本硬化を行うことにより、導電接合部の応力
歪を小さくする必要があり、ここでも結果的には、長時
間のタクトを要求され、生産性が低下する。
由により、熱膨張を小さくするために、なるべく低温
（基板のガラス転移温度以下）で行う必要があり、結果
的には、長時間のタクトを要求され、生産性に劣る。更
に、封止樹脂５の硬化も、やはり同様の理由により、な
るべく低温（基板のガラス転移温度以下）で予備硬化を
行った後、本硬化を行うことにより、導電接合部の応力
歪を小さくする必要があり、ここでも結果的には、長時
間のタクトを要求され、生産性が低下する。
【０００９】本発明は、上記従来技術の問題点を解決す
るものであり、熱履歴による応力歪を受けにくく、生産
性を向上することができる導電性接着剤と封止樹脂を用
いた半導体ＩＣの実装方法を提供することを目的とす
る。
るものであり、熱履歴による応力歪を受けにくく、生産
性を向上することができる導電性接着剤と封止樹脂を用
いた半導体ＩＣの実装方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体ＩＣの実装方法は、半導体ＩＣチッ
プに設けた電極端子または配線基板の電極端子に導電性
接着剤を供給し、その導電性接着剤により両電極端子間
を電気的に接続するとともに、前記半導体ＩＣチップと
前記配線基板との隙間部に封止樹脂を充填して両者を固
着する半導体ＩＣの実装方法であって、前記導電性接着
剤は、前記封止樹脂に対して親和性の小さいものを使用
し、前記半導体ＩＣチップの電極端子と前記配線基板の
電極端子とを前記導電性接着剤を介して接触させた後引
き続いて前記封止樹脂を充填することを特徴とするもの
である。
に、本発明の半導体ＩＣの実装方法は、半導体ＩＣチッ
プに設けた電極端子または配線基板の電極端子に導電性
接着剤を供給し、その導電性接着剤により両電極端子間
を電気的に接続するとともに、前記半導体ＩＣチップと
前記配線基板との隙間部に封止樹脂を充填して両者を固
着する半導体ＩＣの実装方法であって、前記導電性接着
剤は、前記封止樹脂に対して親和性の小さいものを使用
し、前記半導体ＩＣチップの電極端子と前記配線基板の
電極端子とを前記導電性接着剤を介して接触させた後引
き続いて前記封止樹脂を充填することを特徴とするもの
である。
【００１１】また、前記導電性接着剤は、前記封止樹脂
充填時の熱で少なくとも表層が硬化するものを使用し、
あるいは、前記封止樹脂は、前記導電性接着剤を低温で
硬化促進する触媒を含んでいるものを使用し、前記半導
体ＩＣチップの電極端子と前記配線基板の電極端子とを
前記導電性接着剤を介して接触させた後引き続いて前記
封止樹脂を充填することを特徴とするものである。
充填時の熱で少なくとも表層が硬化するものを使用し、
あるいは、前記封止樹脂は、前記導電性接着剤を低温で
硬化促進する触媒を含んでいるものを使用し、前記半導
体ＩＣチップの電極端子と前記配線基板の電極端子とを
前記導電性接着剤を介して接触させた後引き続いて前記
封止樹脂を充填することを特徴とするものである。
【００１２】さらには、前記導電性接着剤は、紫外線で
少なくとも表層が硬化するものを使用し、前記半導体Ｉ
Ｃチップの電極端子と前記配線基板の電極端子とを前記
導電性接着剤を介して接触させた後紫外線で表層のみ硬
化させ、引き続いて前記封止樹脂を充填することを特徴
とするものである。
少なくとも表層が硬化するものを使用し、前記半導体Ｉ
Ｃチップの電極端子と前記配線基板の電極端子とを前記
導電性接着剤を介して接触させた後紫外線で表層のみ硬
化させ、引き続いて前記封止樹脂を充填することを特徴
とするものである。
【００１３】そして、導電性接着剤と封止樹脂とを同時
に加熱硬化し、半導体ＩＣチップと配線基板との電気的
導通と、機械的固着を行うようにする。
に加熱硬化し、半導体ＩＣチップと配線基板との電気的
導通と、機械的固着を行うようにする。
【００１４】上記製造方法によれば、加熱硬化時に、封
止樹脂が介在しているために、導電性接着剤に熱歪が集
中することはなく、導電性接合の信頼性が向上する。
止樹脂が介在しているために、導電性接着剤に熱歪が集
中することはなく、導電性接合の信頼性が向上する。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１６】図１は本発明の一実施の形態における半導
体ＩＣの実装方法を示したもので、図２と同一のものに
は同一符号を付してある。すなわち、１は裸の半導体Ｉ
Ｃチップ、２はその電極端子で例えばバンプ、４は配線
基板、６はその電極端子である。また、１３は導電性接
着剤で、例えばシリコン系主剤に硬化剤および金や銀な
どの導電粉を混合したものである。１５は封止樹脂で、
例えばエポキシ系樹脂のアラルダイト（登録商標）であ
る。ここで、導電性接着剤１３は、封止樹脂１５に対し
て親和性の小さいものを使用する。
体ＩＣの実装方法を示したもので、図２と同一のものに
は同一符号を付してある。すなわち、１は裸の半導体Ｉ
Ｃチップ、２はその電極端子で例えばバンプ、４は配線
基板、６はその電極端子である。また、１３は導電性接
着剤で、例えばシリコン系主剤に硬化剤および金や銀な
どの導電粉を混合したものである。１５は封止樹脂で、
例えばエポキシ系樹脂のアラルダイト（登録商標）であ
る。ここで、導電性接着剤１３は、封止樹脂１５に対し
て親和性の小さいものを使用する。
【００１７】製造工程としては、まず、半導体ＩＣチッ
プ１に設けたバンプ２に所定量の導電性接着剤１３を付
着させる。所定量の導電性接着剤１３を付着させるに
は、例えば、平面に一定厚さの導電性接着剤膜を印刷等
で形成し、半導体ＩＣチップ１のバンプ２を押しつける
ことにより、所定量の導電性接着剤１３がバンプ２に転
写される。なお、バンプ２への付着の代りに、配線基板
４の電極端子６に所定量の導電性接着剤を印刷により供
給するようにしてもよい。
プ１に設けたバンプ２に所定量の導電性接着剤１３を付
着させる。所定量の導電性接着剤１３を付着させるに
は、例えば、平面に一定厚さの導電性接着剤膜を印刷等
で形成し、半導体ＩＣチップ１のバンプ２を押しつける
ことにより、所定量の導電性接着剤１３がバンプ２に転
写される。なお、バンプ２への付着の代りに、配線基板
４の電極端子６に所定量の導電性接着剤を印刷により供
給するようにしてもよい。
【００１８】次に、導電性接着剤１３を付着させた半導
体ＩＣチップ１のバンプ２を、配線基板４の電極端子６
に位置合わせし、接触させる。従来は、ここで導電性接
着剤１３を加熱硬化していたが、本発明ではこの時点で
は加熱硬化はしない。
体ＩＣチップ１のバンプ２を、配線基板４の電極端子６
に位置合わせし、接触させる。従来は、ここで導電性接
着剤１３を加熱硬化していたが、本発明ではこの時点で
は加熱硬化はしない。
【００１９】引き続いて、配線基板４を傾けて、半導体
ＩＣチップ１の一端に封止樹脂１５を注入し、配線基板
４と半導体ＩＣチップ１の隙間部に流し込み、充填す
る。なお、封止樹脂の流入性がよく、毛細管現象で流入
できるものを用いた場合は、配線基板４を傾ける必要は
ない。最後に、導電性接着剤１３と封止樹脂１５とを同
時加熱して硬化させる。
ＩＣチップ１の一端に封止樹脂１５を注入し、配線基板
４と半導体ＩＣチップ１の隙間部に流し込み、充填す
る。なお、封止樹脂の流入性がよく、毛細管現象で流入
できるものを用いた場合は、配線基板４を傾ける必要は
ない。最後に、導電性接着剤１３と封止樹脂１５とを同
時加熱して硬化させる。
【００２０】このような製造方法を採用することによ
り、導電性接着剤１３が乾燥または硬化していないうち
に封止樹脂１５を供給しても、導電性接着剤１３が封止
樹脂１５に対して親和性の小さいものであるため、導電
性接着剤１３と封止樹脂１５とは混ざり合うことがな
く、したがって、最後の導電性接着剤１３と封止樹脂１
５の同時加熱によって、それぞれ硬化することになる。
り、導電性接着剤１３が乾燥または硬化していないうち
に封止樹脂１５を供給しても、導電性接着剤１３が封止
樹脂１５に対して親和性の小さいものであるため、導電
性接着剤１３と封止樹脂１５とは混ざり合うことがな
く、したがって、最後の導電性接着剤１３と封止樹脂１
５の同時加熱によって、それぞれ硬化することになる。
【００２１】したがって、本実施の形態によれば、導電
性接着剤１３と封止樹脂１５とを同時に加熱硬化するこ
とができ、大幅にタクト短縮による生産性向上が図れる
と同時に、従来の方法における導電性接着剤だけへの熱
履歴による熱歪、応力集中を回避することができる。ま
た、熱硬化性の導電性接着剤を使用することで、導電接
合の強度も確保することができる。
性接着剤１３と封止樹脂１５とを同時に加熱硬化するこ
とができ、大幅にタクト短縮による生産性向上が図れる
と同時に、従来の方法における導電性接着剤だけへの熱
履歴による熱歪、応力集中を回避することができる。ま
た、熱硬化性の導電性接着剤を使用することで、導電接
合の強度も確保することができる。
【００２２】なお、上記の実施の形態では、導電性接着
剤として、封止樹脂１５に対し親和性の小さい接着剤を
使用したが、導電性接着剤と封止樹脂とを混ざりにくく
する他の方法として、封止樹脂充填時の熱で、導電性接
着剤の少なくとも表層が硬化反応を起こすような接着剤
を使用したり、あるいは、封止樹脂注入時の熱で導電性
接着剤を硬化促進させる触媒を封止樹脂に添加すること
で、両者の接触と同時に導電性接着剤が硬化開始するよ
うにしてもよい。
剤として、封止樹脂１５に対し親和性の小さい接着剤を
使用したが、導電性接着剤と封止樹脂とを混ざりにくく
する他の方法として、封止樹脂充填時の熱で、導電性接
着剤の少なくとも表層が硬化反応を起こすような接着剤
を使用したり、あるいは、封止樹脂注入時の熱で導電性
接着剤を硬化促進させる触媒を封止樹脂に添加すること
で、両者の接触と同時に導電性接着剤が硬化開始するよ
うにしてもよい。
【００２３】さらには、導電性接着剤が、紫外線を照射
することで少なくとも表層が硬化するものを使用し、半
導体ＩＣチップを配線基板上に載置した後紫外線を照射
して導電性接着剤の表層のみ硬化させれば、引き続いて
封止樹脂を充填しても両者が混ざり合うことがなくな
る。
することで少なくとも表層が硬化するものを使用し、半
導体ＩＣチップを配線基板上に載置した後紫外線を照射
して導電性接着剤の表層のみ硬化させれば、引き続いて
封止樹脂を充填しても両者が混ざり合うことがなくな
る。
【００２４】上記方法のいずれかを、単独あるいは組み
合わせて使用することにより、配線基板への半導体ＩＣ
チップのアライメント実装に引き続いて、直ちに封止樹
脂を注入することが可能になり、その後、導電性接着剤
と封止樹脂とを同時に加熱硬化すればよい。
合わせて使用することにより、配線基板への半導体ＩＣ
チップのアライメント実装に引き続いて、直ちに封止樹
脂を注入することが可能になり、その後、導電性接着剤
と封止樹脂とを同時に加熱硬化すればよい。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
導電性接着剤への応力歪が回避され、十分な導電接合強
度が確保できるので、導電接合の信頼性が大幅に向上す
るとともに、導電性接着剤と封止樹脂とを同時に加熱硬
化できるので、タクトが短縮され、生産性の向上を図る
ことができる。
導電性接着剤への応力歪が回避され、十分な導電接合強
度が確保できるので、導電接合の信頼性が大幅に向上す
るとともに、導電性接着剤と封止樹脂とを同時に加熱硬
化できるので、タクトが短縮され、生産性の向上を図る
ことができる。
【図１】本発明の一実施の形態における半導体ＩＣの実
装方法を示す工程フロー並びに各工程での側面図
装方法を示す工程フロー並びに各工程での側面図
【図２】従来例における半導体ＩＣの実装方法を示す工
程フロー並びに各工程での側面図
程フロー並びに各工程での側面図
１ 半導体ＩＣチップ ２ バンプ ４ 配線基板 ６ 電極端子 １３ 導電性接着剤 １５ 封止樹脂
Claims (5)
- 【請求項１】 半導体ＩＣチップに設けた電極端子また
は配線基板の電極端子に導電性接着剤を供給し、その導
電性接着剤により両電極端子間を電気的に接続するとと
もに、前記半導体ＩＣチップと前記配線基板との隙間部
に封止樹脂を充填して両者を固着する半導体ＩＣの実装
方法であって、前記導電性接着剤は、前記封止樹脂に対
して親和性の小さいものを使用し、前記半導体ＩＣチッ
プの電極端子と前記配線基板の電極端子とを前記導電性
接着剤を介して接触させた後引き続いて前記封止樹脂を
充填することを特徴とする半導体ＩＣの実装方法。 - 【請求項２】 半導体ＩＣチップに設けた電極端子また
は配線基板の電極端子に導電性接着剤を供給し、その導
電性接着剤により両電極端子間を電気的に接続するとと
もに、前記半導体ＩＣチップと前記配線基板との隙間部
に封止樹脂を充填して両者を固着する半導体ＩＣの実装
方法であって、前記導電性接着剤は、前記封止樹脂充填
時の熱で少なくとも表層が硬化するものを使用し、前記
半導体ＩＣチップの電極端子と前記配線基板の電極端子
とを前記導電性接着剤を介して接触させた後引き続いて
前記封止樹脂を充填することを特徴とする半導体ＩＣの
実装方法。 - 【請求項３】 半導体ＩＣチップに設けた電極端子また
は配線基板の電極端子に導電性接着剤を供給し、その導
電性接着剤により両電極端子間を電気的に接続するとと
もに、前記半導体ＩＣチップと前記配線基板との隙間部
に封止樹脂を充填して両者を固着する半導体ＩＣの実装
方法であって、前記封止樹脂は、前記導電性接着剤を低
温で硬化促進する触媒を含んでいるものを使用し、前記
半導体ＩＣチップの電極端子と前記配線基板の電極端子
とを前記導電性接着剤を介して接触させた後引き続いて
前記封止樹脂を充填することを特徴とする半導体ＩＣの
実装方法。 - 【請求項４】 半導体ＩＣチップに設けた電極端子また
は配線基板の電極端子に導電性接着剤を供給し、その導
電性接着剤により両電極端子間を電気的に接続するとと
もに、前記半導体ＩＣチップと前記配線基板との隙間部
に封止樹脂を充填して両者を固着する半導体ＩＣの実装
方法であって、前記導電性接着剤は、紫外線で少なくと
も表層が硬化するものを使用し、前記半導体ＩＣチップ
の電極端子と前記配線基板の電極端子とを前記導電性接
着剤を介して接触させた後紫外線で表層のみ硬化させ、
引き続いて前記封止樹脂を充填することを特徴とする半
導体ＩＣの実装方法。 - 【請求項５】 導電性接着剤と封止樹脂とを同時に加熱
硬化し、半導体ＩＣチップと配線基板との電気的導通
と、機械的固着を行うことを特徴とする請求項１ないし
４のいずれか１項に記載の半導体ＩＣの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14761298A JPH11340280A (ja) | 1998-05-28 | 1998-05-28 | 半導体ｉｃの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14761298A JPH11340280A (ja) | 1998-05-28 | 1998-05-28 | 半導体ｉｃの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340280A true JPH11340280A (ja) | 1999-12-10 |
Family
ID=15434271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14761298A Pending JPH11340280A (ja) | 1998-05-28 | 1998-05-28 | 半導体ｉｃの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340280A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006526892A (ja) * | 2003-06-04 | 2006-11-24 | ユーピーエム ラフセック オサケ ユキチュア | 接合部の形成方法 |
| JP2009272381A (ja) * | 2008-05-01 | 2009-11-19 | Nikon Corp | 注入装置 |
| CN113983045A (zh) * | 2021-10-26 | 2022-01-28 | 中国电子科技集团公司第三十八研究所 | 导电密封条与铝合金框架的胶接方法及密封条 |
-
1998
- 1998-05-28 JP JP14761298A patent/JPH11340280A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006526892A (ja) * | 2003-06-04 | 2006-11-24 | ユーピーエム ラフセック オサケ ユキチュア | 接合部の形成方法 |
| JP2009272381A (ja) * | 2008-05-01 | 2009-11-19 | Nikon Corp | 注入装置 |
| CN113983045A (zh) * | 2021-10-26 | 2022-01-28 | 中国电子科技集团公司第三十八研究所 | 导电密封条与铝合金框架的胶接方法及密封条 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10144733A (ja) | 半導体装置及びその製造方法 | |
| JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| US6369450B1 (en) | Method of producing mounting structure and mounting structure produced by the same | |
| JPH11340280A (ja) | 半導体ｉｃの実装方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JPS59188955A (ja) | 半導体装置 | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JP2000100862A (ja) | ベアチップ実装方法 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JP2001326246A (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
| JP2833272B2 (ja) | Ｉｃ実装方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2002170850A (ja) | 電子部品実装構造体とその製造方法 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JP2002033349A (ja) | 半導体素子の実装方法、及び回路基板 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JP2002170848A (ja) | 回路基板 | |
| JPH11204571A (ja) | 機能素子の実装構造体とその製造方法 | |
| JP2001332584A (ja) | 半導体装置、その製造方法、基板及び半導体チップ | |
| JP2000235999A (ja) | フリップチップ接続方法 | |
| JP3767769B2 (ja) | 半導体チップの実装方法 | |
| JP2000216197A (ja) | フリップチップ接続方法 | |
| JP3120771B2 (ja) | 半導体集積回路素子及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |