JPS59188955A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59188955A
JPS59188955A JP6417783A JP6417783A JPS59188955A JP S59188955 A JPS59188955 A JP S59188955A JP 6417783 A JP6417783 A JP 6417783A JP 6417783 A JP6417783 A JP 6417783A JP S59188955 A JPS59188955 A JP S59188955A
Authority
JP
Japan
Prior art keywords
resin
film
semiconductor chip
wiring board
film wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6417783A
Other languages
English (en)
Inventor
Kazuhito Ozawa
小沢　一仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6417783A priority Critical patent/JPS59188955A/ja
Publication of JPS59188955A publication Critical patent/JPS59188955A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、半導体チップをフィルム配線基板上にフェー
スダウンボンディングするようにした半プル配線基板に
バンプ加工を施す必要がない半導体装置に関する。
〈従来技術〉 従来、フレキシブルな絶縁フィルム（ポリイミドフィル
ム）上に導電パターンを形成し、こノ導電パターンに直
接半導体チップを接続する装置が各種提案されている。
例えば、チップに設けたバンプをフレキシブルフィルム
の面に設けた導電性パターンに結合し、樹脂にてチップ
を封止する方法が提案されている。
しかし、この方法によれば予めチップにバンプを形成す
る工程が必要で、バンプを形成していないチップに適用
できない欠点があった。
また、半導体チップをフレキシブルフィルム基板面にフ
ェースダウンボンディングする場合、フレキシブルフィ
ルム基板と半導体チップとの間隙が狭いため、樹脂にて
半導体チップを封止すると気泡が発生し、また封止樹脂
に着色させる為、例えばエポキシ樹脂にカーボン粉末を
混入させ流し末を混入した樹脂が均一に分散されず、カ
ーボン粉末が片寄ることによりパッド電極間がショート
する等の欠点があり、また、樹脂封止工程に手間が掛か
るなどの欠点を有していた。
く本発明の目的〉 本発明の目的は、上記の諸欠点を解消し、パッド加工を
必要とせず、ボンディングと同時に半導体チップの樹脂
封止を行うことかでき外部から樹脂封止する必要がなく
工程の簡略化された半導体装置を提供することにある。
〈実施例〉 第１図は本発明による半導体装置の要部構成断面図を表
わし、図において１はパッド電極１１、例えばアルミニ
ウム電極（約８０〜１２０μｍ角）を有する半導体チッ
プ（ＬＳｉチップなど）であり、１２は半導体チップを
保護する絶縁保護被膜である。２はパターン電極２１及
び２個の透孔２２を有するフィルム配線基板で、例えば
フレキシブルなポリイミド樹脂フィルムが用いられる。
３は封止樹脂フィルムであり、フォトプクセスによって
２個の透孔３１が穿設される。例えば封止樹脂フィルム
は非感光性樹脂フィルムもしく（ま感光性樹脂フィルム
を用いることかでき、非感光性樹月旨フィルムとしては
エポキシ系樹脂フィルム又はポリイミド系樹脂フィルム
を、感光性樹脂フィルムとしてポリイミド系樹脂フィル
ム又はアクリル系樹脂フィルムを用いることができる。
上記封止樹脂フィルム３とフィルム配線基板４との位置
合せは透孔２’２．２１に上下可動な突き上げピンを挿
通させて行うことかできる。また、半導体チップとの位
置合せは光学的方法で行われる。
第２図（イ）、（口１　、　（／ｉはそれぞれ半導体チ
・７プ、封止樹脂フィルム及びフィルム配線基板の要部
平面図である。
上記に於て、封止樹脂３を一時的に加熱することにより
硬化させて半導体チップ１及びフィルム配線基板２とを
封止樹脂３を介して仮り固定する。
第３図に於て、ボンディングされたフィルム配線基板２
及び封止樹脂３の各透孔２２．３１を介して導電性樹脂
４を充填し、オーブン又は炉等にて１８０℃位に加熱し
、封止樹脂、導電性樹脂を完全硬化させる。導電性樹脂
は銅ペースト、銀ペースト、金ペーストあるいは導電性
粒子を混入したアクリル樹脂等を用いることができ、ま
たこの導電性樹脂４をフィルム配線基板２から透孔２り
、２２に印刷又は注入する。なお、−Ｆ述の位置合わせ
用の突き上げピンを導電性の注入針に兼用することがで
きる。
また、封止樹脂フィルム３は接着力の弱い導電性樹脂４
の接着力を補う。
く効　果〉 以上説明した様に本発明の半導体装置によれば半導体チ
ップ及びフィルム配線基板にバンプ加工を施す必要がな
く、しかも樹脂封止をボンディングと同時に行え、かつ
信頼性の高い封止ができ半導体チップの封止容積を縮少
でき処理工程の短縮化が図れるなどの利点を有する。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例を示す要部
構成断面図、第２図は半導体装置の構成部品の要部平面
図、第３図は導電性樹脂を充填した状態を示す半導体装
置の要部断面図である。 符号の説明 １：半導体チップ　２：フイルム配線基板３：封止樹脂
フィルム　４：導電性樹脂代理人　弁理士　福　士　愛
　彦（他２名）第１図 第３図 第２図□

Claims (1)

    【特許請求の範囲】
  1. １、　パッド電極を有する半導体チップと、フィルム配
    線基板と、前記半導体チップとフィルム配線基板との間
    に挿入される封止樹脂フィルムとを備え、前記フィルム
    配線基板及び封止樹脂フィルムにそれぞれ前記パッド電
    極に対向する透孔を形成し、前記パッド電極と、フィル
    ム配線基板とを前記各透孔を介して導通するように導電
    性樹脂を充填して硬化させることにより前記半導体チッ
    プをフィルム配線基板上にフェースダウンボンディング
    するようにした事を特徴とする半導体装置。
JP6417783A 1983-04-11 1983-04-11 半導体装置 Pending JPS59188955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6417783A JPS59188955A (ja) 1983-04-11 1983-04-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6417783A JPS59188955A (ja) 1983-04-11 1983-04-11 半導体装置

Publications (1)

Publication Number Publication Date
JPS59188955A true JPS59188955A (ja) 1984-10-26

Family

ID=13250516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6417783A Pending JPS59188955A (ja) 1983-04-11 1983-04-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS59188955A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3902966A1 (de) * 1988-02-02 1989-08-10 Ishikawa Gasket Stahllaminatdichtung
US5209504A (en) * 1986-11-10 1993-05-11 Ishikawa Gasket Co., Ltd. Metal laminate gasket
US5240262A (en) * 1986-11-10 1993-08-31 Ishikawa Gasket Co., Ltd. Steel laminate gasket
US5332237A (en) * 1990-07-26 1994-07-26 Taiho Kogyo Co., Ltd. Metal gasket with welded shim
US5538263A (en) * 1992-10-16 1996-07-23 Ishikawa Gasket Co., Ltd. Metal laminate gasket with edge support shims
US5755447A (en) * 1990-10-20 1998-05-26 Taiho Kogyo Co., Ltd. Metal gasket with shim
KR100963201B1 (ko) 2008-03-13 2010-06-16 전자부품연구원 칩 내장형 기판 및 그의 제조 방법
KR101717487B1 (ko) * 2016-02-17 2017-03-27 안성룡 디스플레이 패널 합착 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5209504A (en) * 1986-11-10 1993-05-11 Ishikawa Gasket Co., Ltd. Metal laminate gasket
US5240262A (en) * 1986-11-10 1993-08-31 Ishikawa Gasket Co., Ltd. Steel laminate gasket
DE3902966A1 (de) * 1988-02-02 1989-08-10 Ishikawa Gasket Stahllaminatdichtung
US5332237A (en) * 1990-07-26 1994-07-26 Taiho Kogyo Co., Ltd. Metal gasket with welded shim
US5385354A (en) * 1990-07-26 1995-01-31 Taiho Kogyo Co., Ltd. Metal gasket
US5393076A (en) * 1990-07-26 1995-02-28 Taiho Kogyo Co., Ltd. Metal gasket with base plate having coatings of diverse thicknesses
US5472217A (en) * 1990-07-26 1995-12-05 Taiho Kogyo Co., Ltd. Metal gasket
US5755447A (en) * 1990-10-20 1998-05-26 Taiho Kogyo Co., Ltd. Metal gasket with shim
US5538263A (en) * 1992-10-16 1996-07-23 Ishikawa Gasket Co., Ltd. Metal laminate gasket with edge support shims
KR100963201B1 (ko) 2008-03-13 2010-06-16 전자부품연구원 칩 내장형 기판 및 그의 제조 방법
KR101717487B1 (ko) * 2016-02-17 2017-03-27 안성룡 디스플레이 패널 합착 방법

Similar Documents

Publication Publication Date Title
JP2924830B2 (ja) 半導体装置及びその製造方法
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
KR20010090354A (ko) 반도체 모듈 및 그 실장 방법
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP2002319647A (ja) 半導体装置の製造方法
JPS59188955A (ja) 半導体装置
JPH10270477A (ja) 半導体パッケージ製造方法
JP2001176924A (ja) 半導体装置の接合方法、半導体装置、電子機器、接合材料
JPS601849A (ja) 電子部品の接続方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH1187424A (ja) 半導体装置およびその製造方法
US6818461B2 (en) Method of producing mounting structure and mounting structure produced by the same
JPS5821350A (ja) 半導体集積回路の実装構造
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JP2994555B2 (ja) 半導体実装構造
JPH09246464A (ja) 半導体装置およびその製造方法
JP3014577B2 (ja) 半導体装置の製造方法
JPH05235096A (ja) 電子部品の基板への実装方法
JP2902497B2 (ja) 混成集積回路基板の製造方法
JPH09213741A (ja) 半導体装置およびその製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JPH03177034A (ja) 電子部品の接続方法
JP2637684B2 (ja) 半導体装置の封止方法