JPH05235096A - 電子部品の基板への実装方法 - Google Patents
電子部品の基板への実装方法Info
- Publication number
- JPH05235096A JPH05235096A JP17708291A JP17708291A JPH05235096A JP H05235096 A JPH05235096 A JP H05235096A JP 17708291 A JP17708291 A JP 17708291A JP 17708291 A JP17708291 A JP 17708291A JP H05235096 A JPH05235096 A JP H05235096A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- mounting
- metal particles
- curing agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29355—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29499—Shape or distribution of the fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Abstract
(57)【要約】
【目的】 超高密度な電子部品の実装と、高温での処理
が行なえない不透明基板あるいは不透明電極を有する基
板に対しても、加圧のみで室温での確実な異方導電接続
を行う。 【構成】 微細ピッチを有する電子部品の実装方法にお
いて、２液混合型接着剤（マイクロカプセル型接着剤）
の主剤のカプセル中に、銀やニッケル粒子からなる金属
粒子を混合させてカプセル１５化し、硬化剤カプセル１
３と混合させて基板１０の電極１１に塗布し、半導体素
子２０を加圧し、半導体素子２０のバンプ２１と電極１
１の間に存在するカプセルを押し潰す。この操作により
主剤、硬化剤及び金属粒子が混合し、バンプ２１と電極
１１を接続しつつ固着する。その状態で硬化させ、半導
体素子２０の周辺より封止樹脂３０を毛細管現像により
浸み込ませて硬化させ実装を完了する。
が行なえない不透明基板あるいは不透明電極を有する基
板に対しても、加圧のみで室温での確実な異方導電接続
を行う。 【構成】 微細ピッチを有する電子部品の実装方法にお
いて、２液混合型接着剤（マイクロカプセル型接着剤）
の主剤のカプセル中に、銀やニッケル粒子からなる金属
粒子を混合させてカプセル１５化し、硬化剤カプセル１
３と混合させて基板１０の電極１１に塗布し、半導体素
子２０を加圧し、半導体素子２０のバンプ２１と電極１
１の間に存在するカプセルを押し潰す。この操作により
主剤、硬化剤及び金属粒子が混合し、バンプ２１と電極
１１を接続しつつ固着する。その状態で硬化させ、半導
体素子２０の周辺より封止樹脂３０を毛細管現像により
浸み込ませて硬化させ実装を完了する。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板上への半導体
素子、特に集積回路素子（ＩＣ）の実装に関するもので
ある。
素子、特に集積回路素子（ＩＣ）の実装に関するもので
ある。
【０００２】
【従来の技術】近年、電子機器の軽薄短少化のニーズは
高く、これに伴い電子部品を高密度に実装するために、
端子ピッチの幅狭化が盛んに行われている。特にＩＣ実
装において、高密度、高集積実装を達成するために、パ
ッケージを用いないベアチップ実装が実用化されてき
た。ベアチップ実装にはワイヤボンド、フリップチッ
プ、ＴＡＢなどの実装方式が検討されているが、上記文
献に開示されているような半田、ワイヤやテープキャリ
アを使用しない全く新しい異方導電接着剤を用いた実装
方式が検討されている。この実装方式の最大の利点は、
半田を用いるフリップフロップ方式と異なり低温で実装
が可能であることである。このため熱歪によるストレス
が小さい実装方式である。更にこの方式は実装面積がＩ
Ｃと同じサイズで行なえることであり、ワイヤボンド、
ＴＡＢよりも大幅に実装密度が高くできることである。
高く、これに伴い電子部品を高密度に実装するために、
端子ピッチの幅狭化が盛んに行われている。特にＩＣ実
装において、高密度、高集積実装を達成するために、パ
ッケージを用いないベアチップ実装が実用化されてき
た。ベアチップ実装にはワイヤボンド、フリップチッ
プ、ＴＡＢなどの実装方式が検討されているが、上記文
献に開示されているような半田、ワイヤやテープキャリ
アを使用しない全く新しい異方導電接着剤を用いた実装
方式が検討されている。この実装方式の最大の利点は、
半田を用いるフリップフロップ方式と異なり低温で実装
が可能であることである。このため熱歪によるストレス
が小さい実装方式である。更にこの方式は実装面積がＩ
Ｃと同じサイズで行なえることであり、ワイヤボンド、
ＴＡＢよりも大幅に実装密度が高くできることである。
【０００３】図３は従来の異方性導電接着を用いた実装
形態の例を示す図であり、図３（ａ）はその実装状態を
示す全体図、図３（ｂ）はそのＩＣ実装部の拡大断面図
である。これらの図において、１はフレキシブル基板、
２はＩＣ、３は異方導電接着剤、４はチップ部品、５は
プリント基板を示している。
形態の例を示す図であり、図３（ａ）はその実装状態を
示す全体図、図３（ｂ）はそのＩＣ実装部の拡大断面図
である。これらの図において、１はフレキシブル基板、
２はＩＣ、３は異方導電接着剤、４はチップ部品、５は
プリント基板を示している。
【０００４】図３（ａ）に示すように、異方導電接着剤
による実装方式は、フレキシブル基板１上に、ＩＣ２は
チップ部品４と直接搭載できるばかりでなく、フレキシ
ブル基板１とプリント基板５などを相互に接続できる利
点を持っている。また、図３（ｂ）において、６はフレ
キシブル基板１上に設けられた接続電極、７はＩＣ２に
設けられた突起電極（以下、バンプという）、８は導電
粒子（一般にニッケルや半田等の金属粒子）、９は樹脂
を示している。異方導電接着剤による接続のメカニズム
は、まず、予め樹脂９に導電粒子（金属粒子）８を混合
分散させ、フレキシブル基板１にコーティングし、ＩＣ
２のバンプ７とフレキシブル基板１の電極６をアライメ
ントして加工し、樹脂を硬化させることにより接続が達
成される。これは電極間に存在する導電粒子が上下の電
極に押しつぶされ、樹脂が硬化されることにより接続が
保持されるものである。導電粒子は分散されていること
が前提条件であり、粒子間には隙間があることから隣接
間の電極は絶縁が保たれている。
による実装方式は、フレキシブル基板１上に、ＩＣ２は
チップ部品４と直接搭載できるばかりでなく、フレキシ
ブル基板１とプリント基板５などを相互に接続できる利
点を持っている。また、図３（ｂ）において、６はフレ
キシブル基板１上に設けられた接続電極、７はＩＣ２に
設けられた突起電極（以下、バンプという）、８は導電
粒子（一般にニッケルや半田等の金属粒子）、９は樹脂
を示している。異方導電接着剤による接続のメカニズム
は、まず、予め樹脂９に導電粒子（金属粒子）８を混合
分散させ、フレキシブル基板１にコーティングし、ＩＣ
２のバンプ７とフレキシブル基板１の電極６をアライメ
ントして加工し、樹脂を硬化させることにより接続が達
成される。これは電極間に存在する導電粒子が上下の電
極に押しつぶされ、樹脂が硬化されることにより接続が
保持されるものである。導電粒子は分散されていること
が前提条件であり、粒子間には隙間があることから隣接
間の電極は絶縁が保たれている。
【０００５】上記した従来の先行技術としては、例えば
（１）電子情報通信学会研究会「異方性導電接着剤を用
いた素子実装」ＣＰＭ８９−４６，１９８９年８月２４
日、（２）「最新マイクロカプセル化技術」（株）総合
技術センター発行，Ｐ１１９〜１２７，発行日 昭和６
２年１２月２１日に記載されるものがあった。
（１）電子情報通信学会研究会「異方性導電接着剤を用
いた素子実装」ＣＰＭ８９−４６，１９８９年８月２４
日、（２）「最新マイクロカプセル化技術」（株）総合
技術センター発行，Ｐ１１９〜１２７，発行日 昭和６
２年１２月２１日に記載されるものがあった。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た異方導電接着剤による素子実装において、接続ピッチ
を小さくするためには次のような問題点がある。 （１）導電粒子のサイズを微細化する。 （２）導電粒子の凝集をなくし均一に分散する。 などの対策が必要である。
た異方導電接着剤による素子実装において、接続ピッチ
を小さくするためには次のような問題点がある。 （１）導電粒子のサイズを微細化する。 （２）導電粒子の凝集をなくし均一に分散する。 などの対策が必要である。
【０００７】しかし、実験によれば、導電粒子の微細化
により 表面エネルギーが高くなり極めて分散が困難に
なることが確認されている。その接続抵抗を下げるため
には、導電粒子の混合比を上げ電極間の粒子数を高くす
る必要があるが、反面異方性の効果が低下し隣接間電極
の絶縁抵抗が劣化するという問題が生じてくる。特に微
細ピッチ接続では電極サイズが小さくなり、電極上に導
電粒子を存在させる確立を高めるためにも、樹脂に対し
導電粒子の含有量を高める必然性が生じる。しかしなが
ら粒子同士の凝集による異方性の低下がこの接続方式に
限界を与える原因となっている。
により 表面エネルギーが高くなり極めて分散が困難に
なることが確認されている。その接続抵抗を下げるため
には、導電粒子の混合比を上げ電極間の粒子数を高くす
る必要があるが、反面異方性の効果が低下し隣接間電極
の絶縁抵抗が劣化するという問題が生じてくる。特に微
細ピッチ接続では電極サイズが小さくなり、電極上に導
電粒子を存在させる確立を高めるためにも、樹脂に対し
導電粒子の含有量を高める必然性が生じる。しかしなが
ら粒子同士の凝集による異方性の低下がこの接続方式に
限界を与える原因となっている。
【０００８】本発明は、以上述べた導電粒子の凝集によ
る異方性の低下、これによる微細接続を実現できないと
いう問題点を除去するために、超微細導電粒子と２液混
合型接着剤のなかの主剤を１つのカプセルに入れ、他方
硬化剤を別のカプセルに入れ、これらの混合カプセルを
基板と半導体素子の電極間に存在させて加圧し、半導体
素子の突起電極によりカプセルを破壊させて金属粒子、
主剤、硬化剤、電極部のみ混合させて接続固着させるも
のであり、カプセルを高い混合比で添加しても導電粒子
間が絶縁されており、超高密度な電子部品の基板への実
装方法を提供するようにしたものである。
る異方性の低下、これによる微細接続を実現できないと
いう問題点を除去するために、超微細導電粒子と２液混
合型接着剤のなかの主剤を１つのカプセルに入れ、他方
硬化剤を別のカプセルに入れ、これらの混合カプセルを
基板と半導体素子の電極間に存在させて加圧し、半導体
素子の突起電極によりカプセルを破壊させて金属粒子、
主剤、硬化剤、電極部のみ混合させて接続固着させるも
のであり、カプセルを高い混合比で添加しても導電粒子
間が絶縁されており、超高密度な電子部品の基板への実
装方法を提供するようにしたものである。
【０００９】また、高温での処理が行なえない不透明基
板あるいは不透明電極を有する基板に対しても、加圧の
みで室温での確実な異方導電接続を行うことができる電
子部品の基板への実装方法を提供するようにしたもので
ある。
板あるいは不透明電極を有する基板に対しても、加圧の
みで室温での確実な異方導電接続を行うことができる電
子部品の基板への実装方法を提供するようにしたもので
ある。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （Ａ）電子部品を金属粒子を介して基板へ実装する電子
部品の実装方法において、（ａ）主剤及び硬化剤からな
る２液混合型接着剤を、主剤と金属粒子を混合してカプ
セル化するとともに、硬化剤をカプセル化して両者を混
合し、（ｂ）該接着剤を電子部品を実装する基板に塗布
し、（ｃ）前記電子部品の突起電極により前記基板の電
極部分の前記カプセルを押し潰し破壊して混合硬化さ
せ、電極間を前記金属粒子により電気的に接続するよう
にしたものである。 （Ｂ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤を、主剤をカプセル化するとと
もに、硬化剤と金属粒子を混合して両者を混合する。 （Ｃ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤を、主剤と金属粒子を混合して
カプセル化するとともに、硬化剤と金属粒子を混合して
カプセル化して両者を混合する。 （Ｄ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤を、主剤をカプセル化し、硬化
剤をカプセル化するとともに、金属粒子をカプセル化し
てそれらを混合する。 （Ｅ）電子部品を金属粒子を介して基板へ実装する電子
部品の実装方法において、（ａ）主剤及び硬化剤からな
る２液混合型接着剤の硬化剤をカプセル化するととも
に、金属粒子をカプセル化し、それらのカプセルを主剤
中に均一に分散させ、（ｂ）該接着剤を電子部品を実装
する基板に塗布し、（ｃ）前記電子部品の突起電極によ
り前記基板の電極部分の前記カプセルを押し潰し破壊し
て混合硬化させて電極間の前記金属粒子により電気的に
接続するようにしたものである。 （Ｆ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤の主剤をマイクロカプセル化し
たものを、金属粒子を含んだ硬化剤中に均一に分散させ
る。 （Ｇ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤の金属粒子を含んだ主剤をマイ
クロカプセル化し、硬化剤中あるいは導電粒子を含んだ
硬化剤中に均一に分散さる。 （Ｈ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤の導電粒子を含んだ硬化剤をマ
イクロカプセル化し、主剤中あるいは導電粒子を含んだ
主剤中に均一に分散させる。 （Ｉ）電子部品を金属粒子を介して基板へ実装する電子
部品の実装方法において、（ａ）主剤及び硬化剤からな
る２液混合型接着剤を、主剤と金属粒子を混合してカプ
セル化するとともに、硬化剤をカプセル化して両者を混
合し、（ｂ）該接着剤をメッシュシートの両面に塗布
し、（ｃ）該メッシュシートを基板と電子部品間に挟み
前記電子部品の突起電極により前記基板の電極部分の前
記カプセルを押し潰し破壊して混合硬化させ、電極間を
前記金属粒子により電気的に接続するようにしたもので
ある。 （Ｊ）前記（ａ）に代えて、主剤及び硬化剤からなる２
液混合型接着剤を、主剤をカプセル化するとともに、硬
化剤と金属粒子を混合して両者を混合する。 （Ｋ）前記（ａ）に代えて、主剤及び硬化剤からなる２
液混合型接着剤を、主剤と金属粒子を混合してカプセル
化するとともに、硬化剤と金属粒子を混合してカプセル
化して両者を混合する。 （Ｌ）前記（ａ）に代えて、主剤及び硬化剤からなる２
液混合型接着剤を、主剤をカプセル化し、硬化剤をカプ
セル化するとともに、金属粒子をカプセル化してそれら
を混合するようにしたものである。
成するために、 （Ａ）電子部品を金属粒子を介して基板へ実装する電子
部品の実装方法において、（ａ）主剤及び硬化剤からな
る２液混合型接着剤を、主剤と金属粒子を混合してカプ
セル化するとともに、硬化剤をカプセル化して両者を混
合し、（ｂ）該接着剤を電子部品を実装する基板に塗布
し、（ｃ）前記電子部品の突起電極により前記基板の電
極部分の前記カプセルを押し潰し破壊して混合硬化さ
せ、電極間を前記金属粒子により電気的に接続するよう
にしたものである。 （Ｂ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤を、主剤をカプセル化するとと
もに、硬化剤と金属粒子を混合して両者を混合する。 （Ｃ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤を、主剤と金属粒子を混合して
カプセル化するとともに、硬化剤と金属粒子を混合して
カプセル化して両者を混合する。 （Ｄ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤を、主剤をカプセル化し、硬化
剤をカプセル化するとともに、金属粒子をカプセル化し
てそれらを混合する。 （Ｅ）電子部品を金属粒子を介して基板へ実装する電子
部品の実装方法において、（ａ）主剤及び硬化剤からな
る２液混合型接着剤の硬化剤をカプセル化するととも
に、金属粒子をカプセル化し、それらのカプセルを主剤
中に均一に分散させ、（ｂ）該接着剤を電子部品を実装
する基板に塗布し、（ｃ）前記電子部品の突起電極によ
り前記基板の電極部分の前記カプセルを押し潰し破壊し
て混合硬化させて電極間の前記金属粒子により電気的に
接続するようにしたものである。 （Ｆ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤の主剤をマイクロカプセル化し
たものを、金属粒子を含んだ硬化剤中に均一に分散させ
る。 （Ｇ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤の金属粒子を含んだ主剤をマイ
クロカプセル化し、硬化剤中あるいは導電粒子を含んだ
硬化剤中に均一に分散さる。 （Ｈ）前記ステップ（ａ）に代えて、主剤及び硬化剤か
らなる２液混合型接着剤の導電粒子を含んだ硬化剤をマ
イクロカプセル化し、主剤中あるいは導電粒子を含んだ
主剤中に均一に分散させる。 （Ｉ）電子部品を金属粒子を介して基板へ実装する電子
部品の実装方法において、（ａ）主剤及び硬化剤からな
る２液混合型接着剤を、主剤と金属粒子を混合してカプ
セル化するとともに、硬化剤をカプセル化して両者を混
合し、（ｂ）該接着剤をメッシュシートの両面に塗布
し、（ｃ）該メッシュシートを基板と電子部品間に挟み
前記電子部品の突起電極により前記基板の電極部分の前
記カプセルを押し潰し破壊して混合硬化させ、電極間を
前記金属粒子により電気的に接続するようにしたもので
ある。 （Ｊ）前記（ａ）に代えて、主剤及び硬化剤からなる２
液混合型接着剤を、主剤をカプセル化するとともに、硬
化剤と金属粒子を混合して両者を混合する。 （Ｋ）前記（ａ）に代えて、主剤及び硬化剤からなる２
液混合型接着剤を、主剤と金属粒子を混合してカプセル
化するとともに、硬化剤と金属粒子を混合してカプセル
化して両者を混合する。 （Ｌ）前記（ａ）に代えて、主剤及び硬化剤からなる２
液混合型接着剤を、主剤をカプセル化し、硬化剤をカプ
セル化するとともに、金属粒子をカプセル化してそれら
を混合するようにしたものである。
【００１１】
【作用】本発明によれば、図１に示すように、微細ピッ
チを有する半導体素子の実装方法において、２液混合型
接着剤（マイクロカプセル型接着剤）の主剤のカプセル
中に、銀やニッケル粒子からなる金属粒子を混合させて
カプセル化し、硬化剤カプセルと混合させて基板電極に
塗布し、半導体素子を加圧し、半導体素子のバンプと基
板の電極の間に存在するカプセルを押し潰す。この操作
により主剤、硬化剤及び金属粒子が混合し、バンプと電
極を接続しつつ固着する。その状態で硬化させ、半導体
素子の周辺より封止樹脂を毛細管現像により浸み込ませ
て硬化させ実装を完了する。
チを有する半導体素子の実装方法において、２液混合型
接着剤（マイクロカプセル型接着剤）の主剤のカプセル
中に、銀やニッケル粒子からなる金属粒子を混合させて
カプセル化し、硬化剤カプセルと混合させて基板電極に
塗布し、半導体素子を加圧し、半導体素子のバンプと基
板の電極の間に存在するカプセルを押し潰す。この操作
により主剤、硬化剤及び金属粒子が混合し、バンプと電
極を接続しつつ固着する。その状態で硬化させ、半導体
素子の周辺より封止樹脂を毛細管現像により浸み込ませ
て硬化させ実装を完了する。
【００１２】また、図８乃至図１０に示すように、異方
導電樹脂中の接着剤樹脂に、混合することによって硬化
が成される２種類の成分、すなわち主剤と硬化剤とによ
って成り立っている接着剤を使い、そのうち一方の成分
を母剤とし、他方の成分をマイクロカプセル化した状態
で金属粒子とともに母剤中に均一に分散させた異方導電
樹脂を用い、これを加圧して、前記カプセルを破り、主
剤と硬化剤の混合を行なうことにより、高温での処理が
行なえない不透明基板あるいは不透明電極を有する基板
に対しても、加圧のみで室温での確実な異方導電接続を
行う。
導電樹脂中の接着剤樹脂に、混合することによって硬化
が成される２種類の成分、すなわち主剤と硬化剤とによ
って成り立っている接着剤を使い、そのうち一方の成分
を母剤とし、他方の成分をマイクロカプセル化した状態
で金属粒子とともに母剤中に均一に分散させた異方導電
樹脂を用い、これを加圧して、前記カプセルを破り、主
剤と硬化剤の混合を行なうことにより、高温での処理が
行なえない不透明基板あるいは不透明電極を有する基板
に対しても、加圧のみで室温での確実な異方導電接続を
行う。
【００１３】更に、主剤中にカプセル化した硬化剤と金
属粒子を均一に分散させた接着剤を基板電極に塗布す
る。更に、それらの接着剤をメッシュシートの両面上に
塗布する。この後、半導体素子の電極と基板電極をアラ
イメントし、前記接着剤を加圧し、電極間に存在したカ
プセルのみを破壊せしめ、金属粒子と接着剤の主剤及び
硬化剤を接触混合させて局部的に導電ペーストを作り接
着させる。
属粒子を均一に分散させた接着剤を基板電極に塗布す
る。更に、それらの接着剤をメッシュシートの両面上に
塗布する。この後、半導体素子の電極と基板電極をアラ
イメントし、前記接着剤を加圧し、電極間に存在したカ
プセルのみを破壊せしめ、金属粒子と接着剤の主剤及び
硬化剤を接触混合させて局部的に導電ペーストを作り接
着させる。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す半
導体素子の実装工程断面図、図２はその半導体素子の実
装に用いるマイクロカプセル型導電接着剤のカプセルを
示す図である。まず、図１（ａ）に示すように、基板１
０上に電極１１を設け、半導体素子２０にはバンプ（突
起電極）２１を形成する。そこで、基板１０の電極１１
の周辺にそれぞれカプセルに封入された主剤と硬化剤か
らなる２液混合型接着剤１２（後述の図２参照）を塗布
する。
ながら詳細に説明する。図１は本発明の実施例を示す半
導体素子の実装工程断面図、図２はその半導体素子の実
装に用いるマイクロカプセル型導電接着剤のカプセルを
示す図である。まず、図１（ａ）に示すように、基板１
０上に電極１１を設け、半導体素子２０にはバンプ（突
起電極）２１を形成する。そこで、基板１０の電極１１
の周辺にそれぞれカプセルに封入された主剤と硬化剤か
らなる２液混合型接着剤１２（後述の図２参照）を塗布
する。
【００１５】そこで、半導体素子２０のバンプ２１を基
板１０の電極１１とアライメントする。ここで、それぞ
れカプセルに封入された主剤と硬化剤からなる２液混合
型接着剤について詳細に説明する。図２に示すように、
２液混合型接着剤１２を、エポキシ硬化剤１４をカプセ
ル１３化するとともに、主剤１６（例えば、エポキシ樹
脂からなる）に金属粒子１７、例えば２〜３μｍ径のフ
レーク状銀粒子を混合して、カプセル１５化する。その
カプセルサイズは７〜１５μｍφとし、８０μｍピッチ
素子実装に耐えれるようにした。８０μｍピッチ電極は
電極サイズが６０μｍ□〜６０×１００μｍであり、平
均３０〜５０個のカプセルが電極１１上に存在できるよ
うにした。
板１０の電極１１とアライメントする。ここで、それぞ
れカプセルに封入された主剤と硬化剤からなる２液混合
型接着剤について詳細に説明する。図２に示すように、
２液混合型接着剤１２を、エポキシ硬化剤１４をカプセ
ル１３化するとともに、主剤１６（例えば、エポキシ樹
脂からなる）に金属粒子１７、例えば２〜３μｍ径のフ
レーク状銀粒子を混合して、カプセル１５化する。その
カプセルサイズは７〜１５μｍφとし、８０μｍピッチ
素子実装に耐えれるようにした。８０μｍピッチ電極は
電極サイズが６０μｍ□〜６０×１００μｍであり、平
均３０〜５０個のカプセルが電極１１上に存在できるよ
うにした。
【００１６】次に、図１（ｂ）に示すように、半導体素
子２０を加圧し、半導体素子２０のバンプ２１と基板１
０の電極１１の間に存在するカプセルを押し潰す。この
操作により主剤１６、硬化剤１４及び金属粒子１７が混
合し、バンプ２１と電極１１を接続しつつ固着する。こ
の時、より混合を高めるために、半導体素子２０を上下
に振動させたり、左右にスクラブすることにより、より
混合効果が高まり接続強度が高いものになる。
子２０を加圧し、半導体素子２０のバンプ２１と基板１
０の電極１１の間に存在するカプセルを押し潰す。この
操作により主剤１６、硬化剤１４及び金属粒子１７が混
合し、バンプ２１と電極１１を接続しつつ固着する。こ
の時、より混合を高めるために、半導体素子２０を上下
に振動させたり、左右にスクラブすることにより、より
混合効果が高まり接続強度が高いものになる。
【００１７】なお、電極以外の部分は、カプセルが破壊
されないので、導電性も接着性も示さないことになる。
その状態で硬化させ、図１（ｃ）に示すように、半導体
素子２０の周辺より封止樹脂３０を毛細管現像により浸
み込ませて硬化させ実装を完了する。なお、上記実施例
ではカプセル１５に金属粒子１７を入れたが、図４に示
すように、硬化剤１４のカプセル１３に金属粒子１７を
入れ、主剤１６のカプセル１５と混合するようにしても
よい。
されないので、導電性も接着性も示さないことになる。
その状態で硬化させ、図１（ｃ）に示すように、半導体
素子２０の周辺より封止樹脂３０を毛細管現像により浸
み込ませて硬化させ実装を完了する。なお、上記実施例
ではカプセル１５に金属粒子１７を入れたが、図４に示
すように、硬化剤１４のカプセル１３に金属粒子１７を
入れ、主剤１６のカプセル１５と混合するようにしても
よい。
【００１８】また、図５に示すように、主剤１６のカプ
セル１５に金属粒子１７を入れ、硬化剤１４のカプセル
１３にも金属粒子１７を入れ、これらのカプセルを混合
するようにしてもよい。更に、図６に示すように、主剤
１６のカプセル１５と、硬化剤１４のカプセル１３と、
金属粒子１７のみを入れた別のカプセル１８を設け、こ
れらのカプセルを混合するようにしてもよい。
セル１５に金属粒子１７を入れ、硬化剤１４のカプセル
１３にも金属粒子１７を入れ、これらのカプセルを混合
するようにしてもよい。更に、図６に示すように、主剤
１６のカプセル１５と、硬化剤１４のカプセル１３と、
金属粒子１７のみを入れた別のカプセル１８を設け、こ
れらのカプセルを混合するようにしてもよい。
【００１９】また、接着剤としてエポキシ樹脂を用いた
がアクリル、フェノール樹脂など、その種類に関係なく
適用できる。なお、上記実施例においては、金属粒子と
して、銀粒子について述べたが、ニッケル粒子でもよ
い。次に、本発明の他の実施例を図７を用いて説明す
る。
がアクリル、フェノール樹脂など、その種類に関係なく
適用できる。なお、上記実施例においては、金属粒子と
して、銀粒子について述べたが、ニッケル粒子でもよ
い。次に、本発明の他の実施例を図７を用いて説明す
る。
【００２０】図７は本発明の他の実施例を示す半導体素
子の実装工程断面図である。ここで、異方導電樹脂は、
スチレン−ジビニルベンゼン共重合体製の樹脂ボールの
表面に金めっきを施した７μｍφの金属粒子５４と、表
面をマイクロカプセル化した１５μｍφのジオール系の
硬化剤５３とを含む、エポキシ樹脂系の主剤５２によっ
て成り立っている。
子の実装工程断面図である。ここで、異方導電樹脂は、
スチレン−ジビニルベンゼン共重合体製の樹脂ボールの
表面に金めっきを施した７μｍφの金属粒子５４と、表
面をマイクロカプセル化した１５μｍφのジオール系の
硬化剤５３とを含む、エポキシ樹脂系の主剤５２によっ
て成り立っている。
【００２１】この異方導電樹脂を用いた、ガラス上に回
路形成されている基板５０と半導体素子６０との接続を
次の要領で行なった。図７（ａ）に示すように、基板５
０上に、前記異方導電樹脂を印刷により形成し、基板の
電極５１と、半導体素子６０上のバンプ６１との間隔を
２０ｍｍ程度開けた状態で位置合せを行なう。
路形成されている基板５０と半導体素子６０との接続を
次の要領で行なった。図７（ａ）に示すように、基板５
０上に、前記異方導電樹脂を印刷により形成し、基板の
電極５１と、半導体素子６０上のバンプ６１との間隔を
２０ｍｍ程度開けた状態で位置合せを行なう。
【００２２】次に、図７（ｂ）に示すように、半導体素
子６０の上方より、硬化剤５３からなるマイクロカプセ
ルが破れ、かつ金属粒子５４からなるカプセルが潰れて
電気的接続が得られる程度まで加圧して、硬化剤５３と
主剤５２の混合による硬化によって接続を行なう。以上
の工程において、金属粒子および硬化剤の径および分散
量を最適化することにより、基板と半導体素子間で押圧
された電極部および非接続部の樹脂も完全に硬化し、基
板と半導体素子間の樹脂全体の硬化が達成された。
子６０の上方より、硬化剤５３からなるマイクロカプセ
ルが破れ、かつ金属粒子５４からなるカプセルが潰れて
電気的接続が得られる程度まで加圧して、硬化剤５３と
主剤５２の混合による硬化によって接続を行なう。以上
の工程において、金属粒子および硬化剤の径および分散
量を最適化することにより、基板と半導体素子間で押圧
された電極部および非接続部の樹脂も完全に硬化し、基
板と半導体素子間の樹脂全体の硬化が達成された。
【００２３】また、上記実施例では、主剤５２中に硬化
剤５３からなるカプセルと金属粒子５４からなるカプセ
ルとを分散させたが、図８に示すように、主剤５２をカ
プセル化したものを、金属粒子５５を含んだ硬化剤５３
中に均一に分散させるようにしてもよい。更に、図９に
示すように、金属粒子５５を含んだ主剤５２をカプセル
化し、硬化剤５３中に均一に分散させるよにうしてもよ
い。また、この場合、硬化剤５３中に金属粒子（図示な
し）を含ませるようにしてもよい。
剤５３からなるカプセルと金属粒子５４からなるカプセ
ルとを分散させたが、図８に示すように、主剤５２をカ
プセル化したものを、金属粒子５５を含んだ硬化剤５３
中に均一に分散させるようにしてもよい。更に、図９に
示すように、金属粒子５５を含んだ主剤５２をカプセル
化し、硬化剤５３中に均一に分散させるよにうしてもよ
い。また、この場合、硬化剤５３中に金属粒子（図示な
し）を含ませるようにしてもよい。
【００２４】また、図１０に示すように、金属粒子５５
を含んだ硬化剤５３をカプセル化し、主剤５２中に均一
に分散させるよにうしてもよい。また、この場合、主剤
５２中に金属粒子（図示なし）を含ませるようにしても
よい。このように構成するために、従来のように、ＬＣ
Ｄパネル等への半導体素子やフレキシブル基板の接続に
おいては、基板が透明であることを利用して、異方導電
樹脂中の接着剤に紫外線硬化性樹脂を用い、基板側から
紫外線を照射して接着剤の硬化を行なう方法がとられて
いるが、このような方法は不透明な基板に用いることは
できず、またＬＣＤパネル等透明な基板であっても、不
透明な電極が設けられている場合には、接続を必要とす
る電極部に紫外線が到達しないため、接続部での確実な
接続を得ることができないといった問題があるが、本発
明によれば、高温での熱処理の行なえない基板であり、
かつ、不透明な基板あるいは不透明な電極が設けられて
いる基板に対しても、室温でかつ必要部位における確実
な接続を行うことができる。
を含んだ硬化剤５３をカプセル化し、主剤５２中に均一
に分散させるよにうしてもよい。また、この場合、主剤
５２中に金属粒子（図示なし）を含ませるようにしても
よい。このように構成するために、従来のように、ＬＣ
Ｄパネル等への半導体素子やフレキシブル基板の接続に
おいては、基板が透明であることを利用して、異方導電
樹脂中の接着剤に紫外線硬化性樹脂を用い、基板側から
紫外線を照射して接着剤の硬化を行なう方法がとられて
いるが、このような方法は不透明な基板に用いることは
できず、またＬＣＤパネル等透明な基板であっても、不
透明な電極が設けられている場合には、接続を必要とす
る電極部に紫外線が到達しないため、接続部での確実な
接続を得ることができないといった問題があるが、本発
明によれば、高温での熱処理の行なえない基板であり、
かつ、不透明な基板あるいは不透明な電極が設けられて
いる基板に対しても、室温でかつ必要部位における確実
な接続を行うことができる。
【００２５】次に、本発明の更なる他の実施例を図１１
を用いて説明する。図１１は本発明の他の実施例を示す
半導体素子の実装工程断面図である。まず、図１１
（ａ）に示すように、上記したエポキシ硬化剤をカプセ
ル１３化するとともに、主剤に金属粒子を混合してカプ
セル１５化したマイクロカプセル型導電接着剤１２をメ
ッシュシート４０の両面に塗布する。ここで、メッシュ
シート４０にカプセルを塗布する場合には、エポキシ樹
脂主剤をアセトンなどの有機溶剤で適当に希釈し、予め
メッシュシート４０に塗布し、その粘着力によりカプセ
ル１３、１５を付着させるようにする。
を用いて説明する。図１１は本発明の他の実施例を示す
半導体素子の実装工程断面図である。まず、図１１
（ａ）に示すように、上記したエポキシ硬化剤をカプセ
ル１３化するとともに、主剤に金属粒子を混合してカプ
セル１５化したマイクロカプセル型導電接着剤１２をメ
ッシュシート４０の両面に塗布する。ここで、メッシュ
シート４０にカプセルを塗布する場合には、エポキシ樹
脂主剤をアセトンなどの有機溶剤で適当に希釈し、予め
メッシュシート４０に塗布し、その粘着力によりカプセ
ル１３、１５を付着させるようにする。
【００２６】次に、半導体素子２０には１０〜２０μｍ
の突起電極（バンプ）２１を形成し、基板１０上には電
極１１が設けられている。その基板１０と半導体素子２
０間に前記マイクロカプセル型導電接着剤１２が塗布さ
れたメッシュシート４０に位置させる。次に、図１１
（ｂ）に示すように、半導体素子２０を加圧し、半導体
素子２０のバンプ２１と基板１０の電極１１の間に存在
するカプセルを押し潰す。この操作により、図１（ｂ）
に示すように、主剤１６、硬化剤１４及び金属粒子１７
が混合し、バンプ２１と電極１１を接続しつつ固着す
る。この時、より混合を高めるために、半導体素子２０
を上下に振動させたり、左右にスクラブすることによ
り、より混合効果が高まり接続強度が高いものになる。
の突起電極（バンプ）２１を形成し、基板１０上には電
極１１が設けられている。その基板１０と半導体素子２
０間に前記マイクロカプセル型導電接着剤１２が塗布さ
れたメッシュシート４０に位置させる。次に、図１１
（ｂ）に示すように、半導体素子２０を加圧し、半導体
素子２０のバンプ２１と基板１０の電極１１の間に存在
するカプセルを押し潰す。この操作により、図１（ｂ）
に示すように、主剤１６、硬化剤１４及び金属粒子１７
が混合し、バンプ２１と電極１１を接続しつつ固着す
る。この時、より混合を高めるために、半導体素子２０
を上下に振動させたり、左右にスクラブすることによ
り、より混合効果が高まり接続強度が高いものになる。
【００２７】その状態で硬化させ、図１１（ｃ）に示す
ように、半導体素子２０の周辺より封止樹脂３０を毛細
管現像により浸み込ませて硬化させ実装を完了する。こ
のようにして、電極部のみのカプセルを破壊し混合させ
ることにより、隣接間の絶縁を十分に保ったまま、基板
１０の電極１１と半導体素子２０のバンプ２１とを選択
的に導通させることができる。電極の接着剤が硬化した
後に封止樹脂３０を塗布し実装プロセスを完了させる。
ように、半導体素子２０の周辺より封止樹脂３０を毛細
管現像により浸み込ませて硬化させ実装を完了する。こ
のようにして、電極部のみのカプセルを破壊し混合させ
ることにより、隣接間の絶縁を十分に保ったまま、基板
１０の電極１１と半導体素子２０のバンプ２１とを選択
的に導通させることができる。電極の接着剤が硬化した
後に封止樹脂３０を塗布し実装プロセスを完了させる。
【００２８】また、上記実施例においては半導体素子の
基板への実装方法について述べたが、半導体素子の実装
に代えて、基板とフレキシブル基板との接続、表示パネ
ルとケーブルの接続、表示パネルとＴＡＢのテープキャ
リアとの各種の接続などにも適用することができる。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
基板への実装方法について述べたが、半導体素子の実装
に代えて、基板とフレキシブル基板との接続、表示パネ
ルとケーブルの接続、表示パネルとＴＡＢのテープキャ
リアとの各種の接続などにも適用することができる。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
【００２９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）主剤と硬化剤からなる２液混合型接着剤をそれぞ
れ別のカプセルに封入し、どちらか一方あるいは両方の
カプセルに金属粒子を同時に封入し、または金属粒子の
みを別のカプセルとして、半導体素子を実装する基板の
電極部に両方のカプセルを混合したものを塗布する。そ
して、半導体素子のバンプにより接続部のカプセルを破
壊し主剤、硬化剤、金属粒子を接続部のみの部分でカプ
セル内の物質を混合させ接続固着するため、低温で非常
に高密度な端子ピッチを有する半導体素子の基板への実
装が可能である。
よれば、 （１）主剤と硬化剤からなる２液混合型接着剤をそれぞ
れ別のカプセルに封入し、どちらか一方あるいは両方の
カプセルに金属粒子を同時に封入し、または金属粒子の
みを別のカプセルとして、半導体素子を実装する基板の
電極部に両方のカプセルを混合したものを塗布する。そ
して、半導体素子のバンプにより接続部のカプセルを破
壊し主剤、硬化剤、金属粒子を接続部のみの部分でカプ
セル内の物質を混合させ接続固着するため、低温で非常
に高密度な端子ピッチを有する半導体素子の基板への実
装が可能である。
【００３０】（２）主剤と硬化剤が混合することにより
硬化する接着剤樹脂を用いて、このうち、一方を母剤と
して異方導電樹脂の主成分とし、他方を、その表面を母
剤と混合しないようにマイクロカプセル化したものを母
剤中に均一に分散させた異方導電樹脂を用いることによ
り、加圧のみによって、主剤と硬化剤が混合することで
接着剤樹脂が硬化し、確実な接続を行うことができる。
硬化する接着剤樹脂を用いて、このうち、一方を母剤と
して異方導電樹脂の主成分とし、他方を、その表面を母
剤と混合しないようにマイクロカプセル化したものを母
剤中に均一に分散させた異方導電樹脂を用いることによ
り、加圧のみによって、主剤と硬化剤が混合することで
接着剤樹脂が硬化し、確実な接続を行うことができる。
【００３１】従って、光硬化性樹脂とは異なり、不透明
基板あるいは不透明電極を有する基板に対しても、必要
部位における確実な接続を得ることができる。 （３）２液混合型の接着剤をそれぞれ別のカプセルに封
入させ、どちらか一方、あるいは両方に、または別のカ
プセルに導電粒子を混合させ、これらのカプセルを十分
に混合攪拌したものをメッシュシートに塗布し、半導体
素子と回路基板の間に挿入し、半導体素子を加圧するこ
とにより、接続電極部のみの、カプセルを破壊させ、接
着剤、硬化剤、導電粒子を混合させ電極の導通と硬化を
同時に行なうようにしたもので、電極部以外のカプセル
は破壊せず、絶縁カプセルとして機能するため、微細ピ
ッチを有する半導体素子実装に使用することができる。
基板あるいは不透明電極を有する基板に対しても、必要
部位における確実な接続を得ることができる。 （３）２液混合型の接着剤をそれぞれ別のカプセルに封
入させ、どちらか一方、あるいは両方に、または別のカ
プセルに導電粒子を混合させ、これらのカプセルを十分
に混合攪拌したものをメッシュシートに塗布し、半導体
素子と回路基板の間に挿入し、半導体素子を加圧するこ
とにより、接続電極部のみの、カプセルを破壊させ、接
着剤、硬化剤、導電粒子を混合させ電極の導通と硬化を
同時に行なうようにしたもので、電極部以外のカプセル
は破壊せず、絶縁カプセルとして機能するため、微細ピ
ッチを有する半導体素子実装に使用することができる。
【００３２】また、半導体素子の実装以外にも基板とフ
レキシブル基板との接続、表示パネルとケーブルの接
続、表示パネルとＴＡＢのテープキャリアとの各種の接
続などにも適用することができる。
レキシブル基板との接続、表示パネルとケーブルの接
続、表示パネルとＴＡＢのテープキャリアとの各種の接
続などにも適用することができる。
【図１】本発明の実施例を示す半導体素子の実装工程断
面図である。
面図である。
【図２】本発明の実施例を示す半導体素子の実装に用い
るマイクロカプセル型導電接着剤の第１のカプセルを示
す図である。
るマイクロカプセル型導電接着剤の第１のカプセルを示
す図である。
【図３】従来の異方性導電接着を用いた実装形態の例を
示す図である。
示す図である。
【図４】本発明の実施例を示す半導体素子の実装に用い
るマイクロカプセル型導電接着剤の第２のカプセルを示
す図である。
るマイクロカプセル型導電接着剤の第２のカプセルを示
す図である。
【図５】本発明の実施例を示す半導体素子の実装に用い
るマイクロカプセル型導電接着剤の第３のカプセルを示
す図である。
るマイクロカプセル型導電接着剤の第３のカプセルを示
す図である。
【図６】本発明の実施例を示す半導体素子の実装に用い
るマイクロカプセル型導電接着剤の第４のカプセルを示
す図である。
るマイクロカプセル型導電接着剤の第４のカプセルを示
す図である。
【図７】本発明の他の実施例を示す半導体素子の実装工
程断面図である。
程断面図である。
【図８】本発明の他の実施例を示す第２の導電接着剤を
示す図である。
示す図である。
【図９】本発明の他の実施例を示す第３の導電接着剤を
示す図である。
示す図である。
【図１０】本発明の他の実施例を示す第４の導電接着剤
を示す図である。
を示す図である。
【図１１】本発明の更なる他の実施例を示す半導体素子
の実装工程断面図である。
の実装工程断面図である。
１０，５０ 基板 １１，５１ 電極 １２ ２液混合型接着剤（マイクロカプセル型導電接
着剤） １３，１５，１８ カプセル １４，５３ エポキシ硬化剤 １６，５２ 主剤 １７，５４，５５ 金属粒子 ２０，６０ 半導体素子 ２１，６１ バンプ（突起電極） ３０ 封止樹脂 ４０ メッシュシート
着剤） １３，１５，１８ カプセル １４，５３ エポキシ硬化剤 １６，５２ 主剤 １７，５４，５５ 金属粒子 ２０，６０ 半導体素子 ２１，６１ バンプ（突起電極） ３０ 封止樹脂 ４０ メッシュシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 良郎 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 山下 俊光 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 井口 泰男 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (14)
- 【請求項１】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤と金属粒子を混合してカプセル化するとともに、硬化
剤をカプセル化して両者を混合し、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間を前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項２】 電気部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤をカプセル化するとともに、硬化剤と金属粒子を混合
して両者を混合し、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間の前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項３】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤と金属粒子を混合してカプセル化するとともに、硬化
剤と金属粒子を混合してカプセル化して両者を混合し、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間の前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項４】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤をカプセル化し、硬化剤をカプセル化するとともに、
金属粒子をカプセル化してそれらを混合し、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間の前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項５】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤の硬化
剤をカプセル化するとともに、金属粒子をカプセル化
し、それらのカプセルを主剤中に均一に分散させ、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間の前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項６】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤の主剤
をマイクロカプセル化したものを、金属粒子を含んだ硬
化剤中に均一に分散させ、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間の前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項７】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤の金属
粒子を含んだ主剤をマイクロカプセル化し、硬化剤中あ
るいは導電粒子を含んだ硬化剤中に均一に分散させ、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間の前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項８】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤の金属
粒子を含んだ硬化剤をマイクロカプセル化し、主剤中あ
るいは導電粒子を含んだ主剤中に均一に分散させ、 （ｂ）該接着剤を電子部品を実装する基板に塗布し、 （ｃ）前記電子部品の突起電極により前記基板の電極部
分の前記カプセルを押し潰し破壊して混合硬化させ、電
極間の前記金属粒子により電気的に接続することを特徴
とする電子部品の基板への実装方法。 - 【請求項９】 電子部品を金属粒子を介して基板へ実装
する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤と金属粒子を混合してカプセル化するとともに、硬化
剤をカプセル化して両者を混合し、 （ｂ）該接着剤をメッシュシートの両面に塗布し、 （ｃ）該メッシュシートを基板と電子部品間に挟み該電
子部品の突起電極により前記基板の電極部分の前記カプ
セルを押し潰し破壊して混合硬化させ、電極間を前記金
属粒子により電気的に接続することを特徴とする電子部
品の基板への実装方法。 - 【請求項１０】 電子部品を金属粒子を介して基板へ実
装する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤をカプセル化するとともに、硬化剤と金属粒子を混合
して両者を混合し、 （ｂ）該接着剤をメッシュシートの両面に塗布し、 （ｃ）該メッシュシートを基板と電子部品間に挟み該電
子部品の突起電極により前記基板の電極部分の前記カプ
セルを押し潰し破壊して混合硬化させ、電極間の前記金
属粒子により電気的に接続することを特徴とする電子部
品の実装方法。 - 【請求項１１】 電子部品を金属粒子を介して基板へ実
装する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤と金属粒子を混合してカプセル化するとともに、硬化
剤と金属粒子を混合してカプセル化して両者を混合し、 （ｂ）該接着剤をメッシュシートの両面に塗布し、 （ｃ）該メッシュシートを基板と電子部品間に挟み該電
子部品の突起電極により前記基板の電極部分の前記カプ
セルを押し潰し破壊して混合硬化させ、電極間の前記金
属粒子により電気的に接続することを特徴とする電子部
品の基板への実装方法。 - 【請求項１２】 電子部品を金属粒子を介して基板へ実
装する電子部品の実装方法において、 （ａ）主剤及び硬化剤からなる２液混合型接着剤を、主
剤をカプセル化し、硬化剤をカプセル化するとともに、
金属粒子をカプセル化してそれらを混合し、 （ｂ）該接着剤をメッシュシートの両面に塗布し、 （ｃ）該メッシュシートを基板と電子部品間に挟み該電
子部品の突起電極により前記基板の電極部分の前記カプ
セルを押し潰し破壊して混合硬化させ、電極間の前記金
属粒子により電気的に接続することを特徴とする電子部
品の基板への実装方法。 - 【請求項１３】 前記電子部品は半導体素子である請求
項１乃至１１の何れか１項に記載の電子部品の基板への
実装方法。 - 【請求項１４】 前記電子部品はフレキシブル基板であ
る請求項１乃至１１の何れか１項に記載の電子部品の基
板への実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17708291A JPH05235096A (ja) | 1991-07-18 | 1991-07-18 | 電子部品の基板への実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17708291A JPH05235096A (ja) | 1991-07-18 | 1991-07-18 | 電子部品の基板への実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235096A true JPH05235096A (ja) | 1993-09-10 |
Family
ID=16024814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17708291A Withdrawn JPH05235096A (ja) | 1991-07-18 | 1991-07-18 | 電子部品の基板への実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235096A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996031840A1 (de) * | 1995-04-05 | 1996-10-10 | Orga Kartensysteme Gmbh | Ausweiskarte oder dergleichen in form einer chipkarte |
| JP2002124353A (ja) * | 2000-10-13 | 2002-04-26 | Polymatech Co Ltd | ホルダー |
| JP2004331910A (ja) * | 2003-05-12 | 2004-11-25 | Seiko Epson Corp | 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器 |
| JP2006135248A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 半導体チップのフリップチップ実装方法およびその実装装置 |
| JP2010242053A (ja) * | 2009-04-07 | 2010-10-28 | Kanhin Kagaku Kofun Yugenkoshi | 常温硬化型の異方性導電接着剤 |
| JP2014120472A (ja) * | 2012-12-14 | 2014-06-30 | Boe Technology Group Co Ltd | 異方性導電フィルムおよび電子装置 |
-
1991
- 1991-07-18 JP JP17708291A patent/JPH05235096A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996031840A1 (de) * | 1995-04-05 | 1996-10-10 | Orga Kartensysteme Gmbh | Ausweiskarte oder dergleichen in form einer chipkarte |
| US5965866A (en) * | 1995-04-05 | 1999-10-12 | Orga Kartensysteme Gmbh | Pass card having a semiconductor chip module attached by a microencapsulated adhesive |
| JP2002124353A (ja) * | 2000-10-13 | 2002-04-26 | Polymatech Co Ltd | ホルダー |
| JP2004331910A (ja) * | 2003-05-12 | 2004-11-25 | Seiko Epson Corp | 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器 |
| US7220785B2 (en) | 2003-05-12 | 2007-05-22 | Seiko Epson Corporation | Anisotropically conductive adhesive comprising crushable microcapsules adhered to a surface of conductive particles |
| JP2006135248A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 半導体チップのフリップチップ実装方法およびその実装装置 |
| US7416921B2 (en) | 2004-11-09 | 2008-08-26 | Fujitsu Limited | Method for flip-chip mounting utilizing a delay curing-type adhesive with two-part hardening resin |
| JP4644469B2 (ja) * | 2004-11-09 | 2011-03-02 | 富士通株式会社 | 半導体チップのフリップチップ実装方法およびその実装装置 |
| JP2010242053A (ja) * | 2009-04-07 | 2010-10-28 | Kanhin Kagaku Kofun Yugenkoshi | 常温硬化型の異方性導電接着剤 |
| JP2014120472A (ja) * | 2012-12-14 | 2014-06-30 | Boe Technology Group Co Ltd | 異方性導電フィルムおよび電子装置 |
| US9796884B2 (en) | 2012-12-14 | 2017-10-24 | Boe Technology Group Co., Ltd. | Anisotropic conductive adhesive film and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| JP4891895B2 (ja) | 異方導電性接着剤及びこれを用いた電極の接続方法 | |
| JPH04332404A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 | |
| WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
| US20070063347A1 (en) | Packages, anisotropic conductive films, and conductive particles utilized therein | |
| JPH0927516A (ja) | 電子部品の接続構造 | |
| JP3847693B2 (ja) | 半導体装置の製造方法 | |
| JP2001176924A (ja) | 半導体装置の接合方法、半導体装置、電子機器、接合材料 | |
| JPH05235096A (ja) | 電子部品の基板への実装方法 | |
| JP2906612B2 (ja) | マイクロカプセル型導電性接着剤と接着方法 | |
| JPH08335407A (ja) | 電気接続用異方導電材料 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| KR100510518B1 (ko) | 반도체 장치 및 반도체 장치의 패키지 방법 | |
| JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
| JPH10199930A (ja) | 電子部品の接続構造および接続方法 | |
| JPS5821350A (ja) | 半導体集積回路の実装構造 | |
| JP2841721B2 (ja) | 突起状電極バンプの構造及びその製法 | |
| JP3148008B2 (ja) | 導電性接着剤を用いた基板とチップの接続方法 | |
| JP3468103B2 (ja) | 電子部品の実装方法 | |
| JPH11135925A (ja) | 電子部品の実装方法及び導電粒子の転写方法 | |
| JPH06203640A (ja) | 異方導電性接着剤および導電接続構造 | |
| JPH07244291A (ja) | 異方性導電膜、それを用いた液晶表示装置および電子印字装置 | |
| KR20090094622A (ko) | 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름 | |
| KR20010069358A (ko) | 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |