JPH10144733A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10144733A
JPH10144733A JP8304262A JP30426296A JPH10144733A JP H10144733 A JPH10144733 A JP H10144733A JP 8304262 A JP8304262 A JP 8304262A JP 30426296 A JP30426296 A JP 30426296A JP H10144733 A JPH10144733 A JP H10144733A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
resin
semiconductor device
thermoplastic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8304262A
Other languages
English (en)
Other versions
JP2924830B2 (ja
Inventor
Hirobumi Nakamura
博文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8304262A priority Critical patent/JP2924830B2/ja
Priority to US08/968,187 priority patent/US6100597A/en
Publication of JPH10144733A publication Critical patent/JPH10144733A/ja
Application granted granted Critical
Publication of JP2924830B2 publication Critical patent/JP2924830B2/ja
Priority to US09/537,499 priority patent/US6326234B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 フェイスダウン型半導体装置で、半導体チッ
プを回路基板に実装した後、検査終了後不良と識別され
た場合のリペアが容易で、且つ封止樹脂中にボイドが発
生しない半導体装置を提供する。 【解決手段】 回路基板２の外部接続用パッド６と半導
体チップ１の導電性バンプ３とが互いに接合して形成さ
れたフェイスダウン実装による半導体装置１０におい
て、該半導体チップ１と該回路基板２とが作る当該半導
体装置１０の間隙１１に熱可塑性樹脂７と硬化性樹脂５
が充填されている半導体装置１０。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子機器に用いら
れる半導体装置及びその製造方法に関するものであり、
特に詳しくは、フェイスダウン方式による実装方法に於
けるリペア性を向上させた半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来この種のフェイスダウン型半導体装
置は、図６に示す様に半導体チップ１の外部接続用パッ
ドに突起状の導電性バンプ３を形成し、回路基板２の半
導体チップ搭載部の中央に、液状の熱硬化性樹脂あるい
は液状の光硬化性樹脂を所定量塗布し、その後、半導体
チップ１の導電性バンプ３と回路基板の外部接続用パッ
ド６を位置合わせし、熱硬化性樹脂の場合は、半導体チ
ップを加熱し、当該回路基板３を加圧して熱硬化樹脂５
を硬化させ、半導体チップ１と回路基板２を接合してい
た。
【０００３】また、光硬化性樹脂の場合は、半導体チッ
プ１と回路基板２を位置合わせした後、半導体チップ１
を回路基板２に加圧して、その状態で紫外光線を照射し
て光硬化性樹脂を硬化させ、接合をとっていた。また、
図５に示す様に、半導体チップの導電性バンプ３と回路
基板の外部接続用パッドをはんだ４を介して接続をとっ
ているものもある。
【０００４】更に、２種類の樹脂を使用して、この種の
半導体装置を構成する例として、特開平５−６９１９号
公報に示される方法（フリップチップボンディング方
法）が挙げられるが、この方法は、半導体チップの上面
より半導体チップより大きいサイズで被す様に弾性材で
被覆して当該弾性材を熱可塑性樹脂で回路基板に固定し
て仮実装し、当該半導体チップを押圧固定させ、ついで
当該弾性材の内部に光硬化性樹脂を注入して封止するも
のである。
【０００５】又、同様に特開平６−２１１１７号公報に
示される半導体装置の製造方法は、液状の樹脂をチップ
中心に少量転写法を用いて、転写供給しその樹脂で半導
体チップと回路基板を仮止めし、その後同一の液状樹脂
を供給して当該樹脂により完全に封止硬化するものであ
る。この技術の場合は、配線基板と半導体チップの空隙
を樹脂を充填し硬化させる半導体装置である。
【０００６】上述した半導体装置は、封止樹脂の硬化を
利用し、半導体チップと回路基板を接合する半導体装置
であったが、従来その他に、半導体チップに形成された
導電性バンプと回路基板の接続用パッドをはんだにより
接合し、その後半導体チップと回路基板がつくる間隙に
液状の封入樹脂を封入し、樹脂硬化して得られる半導体
装置である。
【０００７】
【発明が解決しようとする課題】上記した従来の技術に
於ける第１の問題点は、この種の半導体装置では、熱硬
化性樹脂を使用する為、半導体チップと回路基板を樹脂
硬化により接合した後で、当該半導体チップが不良と認
識された場合には、リペアが出来ないと言う欠点があっ
た。
【０００８】その理由は、通常この種の半導体装置で
は、図５、図６に示す様に、半導体チップと回路基板を
熱硬化樹脂あるいは紫外線硬化樹脂で接着硬化して、電
気的に半導体チップと回路基板を電気的に接合していた
ため、その後検査を行い不良と判断されても、硬化した
熱硬化樹脂や紫外線硬化樹脂を回路基板を損傷せずに、
剥離することは困難である。
【０００９】第２の問題点は、特開平５−６９１９に記
載されている方法であれば、仮止め後のリペアは可能で
あるが、半導体装置として半導体チップを覆い被せる様
に弾性材を使用するため、この種の半導体装置として
は、小型化、軽量化が不可能であり、さらに高密度実装
が出来ないという欠点がある。その理由は、仮止めに使
用する弾性材が半導体チップよりも大きく、その部分に
は、他の部品が実装できない。また、半導体チップの上
にこの弾性材が覆うため、その厚み分本半導体装置の厚
さが増すこととなる。
【００１０】第３の問題点としては、特開平６−２１１
１７に記載されている方法であるが、この方法の場合、
半導体チップと回路基板の作る間隙に樹脂を充填して硬
化させる半導体装置であるが、この方法では、最初に少
量の樹脂で半導体チップと回路基板を仮止めするための
少量の樹脂だから不良だと解ったときに、半導体チップ
の除去が容易であると記載されているが、硬化型（熱硬
化、紫外線硬化）の樹脂を使用しているため実際は、リ
ペアが上手く出来ないという欠点がある。
【００１１】その理由は、仮止めに硬化型の樹脂を使用
しているために、回路基板から半導体チップを除去する
場合、硬化型の樹脂は回路基板の材質と近似しているた
め密着性が少量の樹脂であっても良く接着するため、削
り取る必要があり回路基板を傷つけるからである。第４
の問題点としては、この種の半導体装置は、半導体チッ
プと回路基板の作る間隙を樹脂で封止しているが、特に
熱硬化性の樹脂を使用した場合は、封止樹脂内にボイド
が形成され信頼性に問題がある。
【００１２】その理由は、半導体チップを高温に加熱し
ておき、その熱で回路基板上に置かれた樹脂を急激に加
熱硬化させるため、樹脂内の残留溶剤や低分子量のモノ
マーが揮発して硬化樹脂内に残留してしまうためであ
る。また、紫外線硬化型の樹脂を使用した場合は、上述
の様に半導体チップを加熱して硬化することがないが、
半導体チップを回路基板に加圧した状態で維持し側面よ
り紫外線を照射し、硬化させるが、側面からでは半導体
チップと回路基板が作る間隙は、数十μｍであるため、
紫外線が入りにくく十分な硬化が得られない。従って、
回路基板が透明なガラス基板の場合のみに使用される。
そのため、適用範囲が狭くなり汎用性がない。
【００１３】第５の問題点としては、半導体チップと回
路基板の電気的に接続する外部接続バンプと回路基板の
外部接続パッドが接触だけで保たれているため、温度サ
イクル試験を行った際に、高温時に接続が取れにくくな
る場合がある。その理由は、上述した様に単に接触で電
気的に接合をしているために、温度サイクル試験を行っ
た場合に高温時に接合が取れなくなると言う問題点があ
る。
【００１４】第６の問題点は、半導体チップの導電性バ
ンプと回路基板の接続用パッドをはんだのみで接続を取
り、半導体チップと回路基板がつくる間隙を封入樹脂で
封入する場合、樹脂封止、樹脂硬化の工程ではんだにク
ラックが発生する問題がある。その理由は、半導体チッ
プの導電性バンプと回路基板の接続用パッドの接合を半
田のみで行う。この場合、半導体チップを２５０℃前後
に加熱して、回路基板の接続用パッド上に形成された半
田を溶融して、接続を取っているが、この場合チップが
冷却していく過程で、回路基板の熱膨張率と半導体チッ
プの熱膨張率の相違からのストレスと実装後樹脂封止ま
でのハンドリングによる衝撃で、はんだ接合部にクラッ
クが発生するものであった。
【００１５】本発明の目的は、上記した従来技術に於け
る欠点を改良し、フェイスダウン型半導体装置で、半導
体チップを回路基板に実装した後、検査終了後不良と識
別された場合のリペアが容易で、且つ封止樹脂中にボイ
ドが発生しない半導体装置を提供するものである。ま
た、更に接続信頼性を向上させるために、半導体チップ
の導電性バンプと回路基板の外部接続用パッドをはんだ
で接合した信頼性の高い半導体装置を提供すること目的
とする。
【００１６】
【課題を解決するための手段】本発明は、上記した目的
を達成する為、以下に示す様な基本的な技術構成を採用
するものである。即ち、本発明に係る第１の態様として
は、回路基板の外部接続用パッドと半導体チップの導電
性バンプとが互いに接合して形成されたフェイスダウン
実装による半導体装置において、該半導体チップと該回
路基板とが作る当該半導体装置の間隙に熱可塑性樹脂と
硬化性樹脂が充填されている半導体装置であり、又第２
の態様としては、半導体チップを回路基板にフェイスダ
ウン方法により実装するに際し、該回路基板の中央に、
該半導体チップの略中央部に於ける所望の面積をカバー
しえる量の熱可塑性樹脂体を置く工程、当該半導体チッ
プの導電性バンプと該回路基板の接続用パッドを位置合
わせする工程、当該半導体チップを加熱して該熱可塑性
樹脂体を溶融させると共に、当該半導体チップを加圧し
て該回路基板と該半導体チップを電気的に接着する工程
と、該回路基板とが該半導体チップとが作る間隙で、該
熱可塑性樹脂が充填されていない空間に硬化性樹脂を充
填し、当該硬化性樹脂を硬化する工程とを有する半導体
装置の製造方法である。
【００１７】
【発明の実施の形態】本発明に係る半導体装置及び半導
体装置の製造方法は、上記した様な技術構成を採用して
いるので、従来、フェイスダウン型半導体装置において
は、半導体チップと回路基板の接合するに際して、半導
体チップと回路基板の電気的接合を半導体チップと回路
基板の間に置かれた樹脂の硬化により接着し、接合を取
っていたため、硬化型の樹脂を使用していた関係で、不
良の半導体チップである事がその後に判明しても、当該
半導体チップを除去する事が困難であったが、仮固定用
樹脂として熱可塑性樹脂を溶融させ回路基板を接着させ
ることにより、半導体チップと回路基板を仮に接合し、
その後検査により不良の半導体チップであるこが判明し
た場合には、当該半導体チップを熱可塑性樹脂の溶融点
以上に加熱するに不良半導体チップを回路基板より除去
することが出来る。
【００１８】また、本半導体装置は、熱可塑性樹脂を中
心に配置していることで、従来硬化性樹脂で急激に加熱
してボイドが封止樹脂内に発生して、当該半導体装置の
信頼性に問題があったが、熱可塑性樹脂を使用すること
により、ボイド発生も無く、信頼性の高い樹脂封入が出
来る。また、半導体チップと回路基板をはんだで接合す
る半導体装置に於いても、はんだ接合する際に半導体チ
ップの中央に、熱可塑性樹脂を配置して仮止めしている
ため、ハンドリング時の衝撃や半導体チップと回路基板
の熱膨張率の差からくる応力を緩和できる。
【００１９】
【実施例】以下に本発明に係る半導体装置及び半導体装
置の製造方法に関する具体例の構成を図面を参照しなが
ら詳細に説明する。即ち、図１は本発明に係る半導体装
置の１具体例の構成を示した断面図であって、図中、回
路基板２の外部接続用パッド６と半導体チップ１の導電
性バンプ３とが互いに接合して形成されたフェイスダウ
ン実装による半導体装置１０において、該半導体チップ
１と該回路基板２とが作る当該半導体装置１０の間隙１
１に熱可塑性樹脂７と硬化性樹脂５が充填されている半
導体装置１０が示されている。
【００２０】即ち、本発明に係る当該半導体装置１０に
於いては、該半導体チップ１の導電性バンプ３と該回路
基板２の接続用パッド６とが上記した様な構造に配置さ
れた熱可塑性樹脂７と硬化性樹脂５接着力により、互い
に接触接続が維持されているものである。本発明のフェ
イスダウン型半導体装置に於いては、特に、当該半導体
チップ１と当該回路基板２との接着に際して、該半導体
チップ１の略中央に熱可塑性樹脂７を配置し、その周囲
を硬化性樹脂５で封入した構造を有するものである事が
望ましい。
【００２１】従って、本発明に係る当該半導体装置１０
の望ましい形態としては、該半導体チップ１と該回路基
板２とが作る当該間隙１１の中心部分近傍に、該半導体
チップ１と該回路基板２を接着する熱可塑性樹脂７が充
填配置され、該熱可塑性樹脂７の周囲を該半導体チップ
１と該回路基板２を接着する硬化性樹脂５が充填配置さ
れているものである。
【００２２】更に、本発明に係る半導体装置１０の他の
具体例としては、例えば、図１に示す様に、当該回路基
板２の外部接合用パッド６に、予めはんだ４を供給して
置き、半導体チップ１の導電性バンプ３と当該回路基板
２の外部接続用パッド６とをはんだを介して接合する事
も望ましい。係る本発明の半導体装置１０の上記具体例
に於いては、当該半導体チップ１の略中央に配置される
該熱可塑性樹脂７のガラス転移点温度が、当該はんだ４
の融点より高くなる様に設定する事が望ましい。
【００２３】次に、本発明に係る第２の態様である半導
体装置の製造方法に関してその具体例を説明するなら
ば、半導体チップ１を回路基板２にフェイスダウン方法
により実装するに際し、該回路基板２の略中央に、該半
導体チップの略中央部に於ける所望の面積をカバーしえ
る量の熱可塑性樹脂体７を置く工程、当該半導体チップ
１の導電性バンプ３と該回路基板２の接続用パッド６を
位置合わせする工程、当該半導体チップ１を加熱して該
熱可塑性樹脂体７を溶融させると共に、当該半導体チッ
プ１を加圧して該回路基板２と該半導体チップ１を電気
的に接着する工程と、該回路基板２と該半導体チップ１
とが作る間隙１１で、該熱可塑性樹脂が充填されていな
い空間に硬化性樹脂５を充填し、当該硬化性樹脂５に適
宜のエネルギーを供給する事により硬化させ工程とから
構成されている半導体装置の製造方法である。
【００２４】又、本発明に係る半導体装置の製造方法に
於いて、当該半導体チップ１をはんだ４で被覆された接
続用パッド６を有する回路基板２にフェイスダウン方法
により実装するに場合には、該回路基板１の略中央に、
該半導体チップ１の略中央部に於ける所望の面積をカバ
ーしえる量の熱可塑性樹脂体７を置く工程、当該半導体
チップ１の導電性バンプ３と該回路基板２のはんだ４が
被覆された接続用パッド６を位置合わせする工程、当該
半導体チップ１を加熱して該熱可塑性樹脂体７と接続用
パッド６を被覆している当該はんだ４とを溶融させると
共に、当該半導体チップ１を加圧して該回路基板２と該
半導体チップ１を当該はんだ４を介して電気的に接着す
る工程と、該回路基板２と該半導体チップ１とが作る間
隙１１で、該熱可塑性樹脂７が充填されていない空間に
硬化性樹脂５を充填し、当該硬化性樹脂５に適宜のエネ
ルギーを供給する事により硬化させる工程とを有する半
導体装置の製造方法で有っても良い。
【００２５】本発明に於いて、使用される硬化性樹脂
は、通常は液体状であって、適宜のエネルギー、例えば
熱エネルギー、光エネルギー等が付与される事によって
硬化しえる様な樹脂であればいかなる樹脂でも使用する
事が出来る。又、本発明に於いて、使用される熱可塑性
樹脂としては、例えば融点が３００℃以下、或いはガラ
ス転移点が２３０℃以下の樹脂を使用する事が望まし
い。
【００２６】発明の第１の実施の形態について、図１を
参照して説明する。図１は、本発明の半導体装置の断面
図を表す。図１に示すように半導体チップ１に導電性バ
ンプ３が２０〜８０μｍの高さに形成され、更に回路基
板２の接続用パッド６に、はんだ４を１０〜３０μｍ厚
で形成され、そのはんだを介して半導体チップの導電性
バンプ３が回路基板２の接続用パッドと接続され、半導
体チップと回路基板とが作る間隙の中央に熱可塑性樹脂
７が半導体チップの２から８割の面積に接着封入され、
その周囲を例えば、光硬化性もしくは熱硬化性の樹脂に
より封入された構造の半導体装置１０である。
【００２７】次に本発明の第２の実施の形態について、
図２を参照して説明する。図２は、本発明の第２の具体
例に関する半導体装置の断面図を表す。図２に示すよう
に半導体チップ１に導電性バンプ３が２０〜８０μｍの
高さに形成され、半導体チップ１の導電性バンプ３が回
路基板２の接続用パッド６に接触で接続され、半導体チ
ップ１と回路基板２とが作る間隙１１の略中央に熱可塑
性樹脂７が半導体チップの全面積の２割から８割の面積
を被覆する様に接着封入され、その周囲を光硬化性もし
くは熱硬化性の樹脂により封入された構造の半導体装置
１０である。
【００２８】次に、図２に示す本発明の第２の実施の形
態にかかる導体装置１０の製造方法を工程順に、図４
（Ａ）〜（Ｄ）を参照して詳細に説明する。図４（Ａ）
〜（Ｄ）は、半導体チップ１に導電性バンプ３を形成
し、回路基板２の半導体チップ搭載部の略中心部に熱可
塑性樹脂フィルム７を置く、この際半導体チップ３に形
成された導電性バンプ３の高さと同等もしくはそれ以上
の厚みの熱可塑性樹脂フィルム７を使用する。
【００２９】半導体チップ１の導電性バンプ３と回路基
板２の外部接続用パッド６の位置合わせを行う。図４
（Ｃ）は、位置合わせ後、半導体チップ１を熱可塑性樹
脂フィルム７の溶融点より高い温度に加熱し、回路基板
２に半導体チップ１を加圧する。それにより、熱可塑性
樹脂フィルム７は、加熱され溶融する。その後、半導体
チップ１を加圧した状態で熱可塑性樹脂７が固化するま
で冷却する。この工程により、半導体チップ１と回路基
板２は、熱可塑性樹脂７により接着された状態となり、
導電性バンプ３と回路基板２の外部接続用パッドが押し
つけられた形で、電気的に接合された状態となる。
【００３０】その後この状態で、半導体装置１０として
検査を行い不良半導体チップであることが検査で判明し
たら、半導体チップ１を本熱可塑性樹脂７の溶融点より
高い温度に加熱して、不良半導体チップを除去し、回路
基板２上に付着した熱可塑性樹脂を加熱しながら除去す
る。そして、上述した動作を繰り返し行う。図４（Ｃ）
の状態で検査をおこない良品となれば、図４（Ｄ）の様
に半導体チップ１と回路基板２が作る空間１１の熱可塑
性樹脂が存在しない領域に例えば、液状の熱硬化性の樹
脂５を充填し、当該熱硬化性樹脂５を硬化させれば良
い。
【００３１】また、第１の実施の形態の製造方法として
は、半導体チップ１に形成した導電性バンプ３と回路基
板２の外部接続用パッド６の電気的接合を安定させるた
め、図３（Ａ）〜（Ｄ）に示したように、回路基板２の
外部接続用パッド６上にはんだ４を供給しておき、図３
（Ｃ）に示す様に半導体チップ３を加熱し、回路基板２
に加圧する際に、半導体チップ１の加熱温度を熱可塑性
樹脂フィルム７の溶融温度より高く、更にこの場合は、
回路基板２の外部接続用パッド６上のはんだ４の融点よ
り高い温度にし、熱可塑性樹脂の溶融とはんだの溶融を
両方させ接合させれば良い。
【００３２】本発明に於いて使用される該熱可塑性樹脂
７の形状としては、フィルム状の他、液的状、球状、粒
状に形成されたものであって、所定の量を所定の位置に
配置しえる形態のものであればいかなるものでも使用す
る事が出来る。上記した本発明に於ける第１の実施の形
態について、その製造方法を更に詳細に説明する。
【００３３】図３（Ａ）を参照すると、半導体チップ１
に形成される導電性バンプ３は、金ボールバンプ法によ
り、バンプ径６０〜１００μｍ、バンプ高さ４０〜６５
μｍで形成する。また、この際に、導電性バンプ３とし
ては、メッキ法によるはんだバンプでもよい。次に図３
（Ｂ）を参照すると、熱可塑性樹脂フィルム７を半導体
チップ１が実装される回路基板２の略中心部分に置く
が、この熱可塑性樹脂フィルム７としては、ポリエーテ
ルアミドフィルムを使用し、半導体チップが１０ｍｍ□
の大きさの時に、ポリエーテルアミドフィルムは、３〜
５ｍｍ□の大きさに切断し、このポリエーテルアミドの
フィルム厚としては導電性バンプの高さより５μｍほど
高いものを使用する。
【００３４】従って、金ボールバンプ法で形成したバン
プの場合は、ポリエーテルアミドのフィルム厚として
は、４５〜７０μｍ厚のフィルムを使用する。また、回
路基板２の接続用パッド６に錫銀はんだを１０〜３０μ
ｍ厚で供給する。次に半導体チップ１の金ボールバンプ
と回路基板２の外部接続用パッド６とを位置合わせし、
半導体チップを２４０〜３００℃に加熱して、ポリエー
テルアミドフィルム上から回路基板２に押しつけ、ポリ
エーテルアミドを溶融させ、更に、金ボールバンプが接
触している回路基板２の接続用パッド上のはんだに金ボ
ールバンプが接触し、錫銀はんだを溶融し接合される事
によって半導体チップ１と回路基板２を仮圧着される。
【００３５】その後、チップ温度が２００℃以下になっ
た時に加圧を止める。この際の加圧力としては、１０〜
５０ｇ／バンプである。この状態で、半導体装置として
の検査を行い、不良半導体チップの場合は、半導体チッ
プを２４０〜３００℃で加熱して除去する。所定の検査
によって、当該半導体チップが、良品半導体チップであ
った場合は、ポリエーテルアミド樹脂が封入されていな
い空間部分に、液状のエポキシ樹脂をデスペンサーを用
いて、半導体チップの周囲より封入する。
【００３６】そして、真空脱泡後、１００℃２時間１５
０℃２時間処理し液状のエポキシ樹脂を硬化させる。次
に第２の実施形態の半導体装置の製造方法について詳細
に説明する。図４（Ａ）を参照すると、半導体チップ１
に形成された導電性バンプ３は、金ボールバンプ法によ
り、バンプ径６０〜１００μｍ、バンプ高さ４０〜６５
μｍで形成する。また、この際に、導電性バンプとして
は、メッキ法によるはんだバンプでもよい。
【００３７】次に図４（Ｂ）を参照すると、熱可塑性樹
脂フィルム７を半導体チップ１が実装される回路基板２
の略中心部分に置くが、この熱可塑性樹脂フィルム７と
しては、ポリエーテルアミドフィルムを使用し、半導体
チップが１０ｍｍ□の大きさの時に、ポリエーテルアミ
ドフィルムは、３〜５ｍｍ□の大きさに切断し、このポ
リエーテルアミドのフィルム厚としては導電性バンプの
高さより５μｍほど高いものを使用する。
【００３８】従って、金ボールバンプ法で形成したバン
プの場合は、ポリエーテルアミドのフィルム厚として
は、４５〜７０μｍ厚のフィルムを使用する。次に半導
体チップ１の金ボールバンプと回路基板２の外部接続用
パッド６とを位置合わせし、半導体チップを２８０℃に
加熱して、ポリエーテルアミドフィルム上から回路基板
２に押しつけ、ポリエーテルアミドを溶融させ、半導体
チップ１と回路基板２を仮圧着する。
【００３９】その後、チップ温度が２００℃以下になっ
た時に加圧を止める。この際の加圧力としては、３０ｇ
／バンプである。この状態で、半導体装置としての検査
を行い、不良半導体チップの場合は、半導体チップを２
４０〜３００℃で加熱して除去する。良品半導体チップ
であった場合は、ポリエーテルアミド樹脂が封入されて
いない部分に、液状のエポキシ樹脂をデスペンサーを用
いて、半導体チップの周囲より封入する。そして、真空
脱泡後、１００℃２時間１５０℃２時間処理し液状のエ
ポキシ樹脂を硬化させる。
【００４０】
【発明の効果】本発明に係る半導体装置及び半導体装置
の製造方法は、上記した様な技術構成を採用しているの
で、以下の様な効果を得ることが出来る。即ち、第１の
効果は、半導体チップを熱可塑性樹脂により回路基板に
仮圧着して接合を取るため、この段階で半導体装置とし
ての検査が出来、その結果不良チップと判別されても、
半導体チップの除去が容易に出来る。
【００４１】その理由は、仮接着しているものが、熱可
塑性樹脂のため、再度加熱することにより容易に熱可塑
性樹脂が溶融するためである。第２の効果は、半導体チ
ップの中央に接着用に熱可塑性の樹脂を使用しているた
めに、回路基板に半導体チップを封入した樹脂中にボイ
ドが発生しないため、信頼性の高いもが得られる。
【００４２】その理由は、この種の圧接型の半導体装置
の場合、回路基板上に液状のエポキシ樹脂を置き、その
樹脂を高温に加熱した半導体チップで加圧して、急激に
硬化反応を進めるため、エポキシ樹脂中の溶剤あるいは
低分子モノマーが揮発して、樹脂中に残るためである。
第３の効果は、半導体チップの導電性バンプと回路基板
の接続パッドをはんだで接続する場合に、はんだクラッ
クが出ずに信頼性の高い接続が得られる。
【００４３】その理由は、半導体チップの導電性バンプ
と回路基板の接続用パッドをはんだで接続する際に、半
導体チップと回路基板を熱可塑性樹脂で同時に接着も行
うため応力の緩和が出来るため接続信頼性を向上させる
事が出来る。
【図面の簡単な説明】
【図１】図１は、本発明による半導体装置の第一の具体
例の構成を示す断面図である。
【図２】図２は、本発明による半導体装置の第二の具体
例の構成を示す断面図である。
【図３】図３（Ａ）〜（Ｄ）は本発明の第一の具体例に
於ける製造方法を工程順に説明するための半導体装置の
断面図である。
【図４】図４（Ａ）〜（Ｄ）は本発明の第二の具体例に
於ける製造方法を工程順に説明するための半導体装置の
断面図である。
【図５】図５は、従来の半導体装置の構成の一例を示す
断面図である。
【図６】図６は、従来の半導体装置の構成を他の例を示
す断面図である。
【符号の説明】
１…半導体チップ ２…回路基板 ３…導電性バンプ ４…はんだ ５…熱硬化性樹脂 ６…接続用パッド ７…熱可塑性樹脂 １０…半導体装置 １１…空間部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 回路基板の外部接続用パッドと半導体チ
    ップの導電性バンプとが互いに接合して形成されたフェ
    イスダウン実装による半導体装置において、該半導体チ
    ップと該回路基板とが作る当該半導体装置の間隙に熱可
    塑性樹脂と硬化性樹脂が充填されていることを特徴とす
    る半導体装置。
  2. 【請求項２】 半導体チップと回路基板とが作る当該間
    隙の中心部分近傍に該半導体チップと該回路基板を接着
    する熱可塑性樹脂が充填配置され、該熱可塑性樹脂の周
    囲を該半導体チップと該回路基板を接着する硬化性樹脂
    が充填配置されていることを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】 当該半導体チップの該導電性バンプと当
    該回路基板の外部接続用パッドとが、はんだを介して互
    いに接続されていることを特徴とする請求項１記載の半
    導体装置。
  4. 【請求項４】 当該半導体チップの中央に配置される該
    熱可塑性樹脂のガラス転移点温度が、当該はんだの融点
    より高いことを特徴する請求項３記載の半導体装置。
  5. 【請求項５】 半導体チップを回路基板にフェイスダウ
    ン方法により実装するに際し、該回路基板の略中央に、
    該半導体チップの略中央部に於ける所望の面積をカバー
    しえる量の熱可塑性樹脂体を置く工程、当該半導体チッ
    プの導電性バンプと該回路基板の接続用パッドを位置合
    わせする工程、当該半導体チップを加熱して該熱可塑性
    樹脂体を溶融させると共に、当該半導体チップを加圧し
    て該回路基板と該半導体チップを電気的に接着する工程
    と、該回路基板と該半導体チップとが作る間隙で、該熱
    可塑性樹脂が充填されていない空間に硬化性樹脂を充填
    し、当該硬化性樹脂を硬化する工程とを有することを特
    徴とする半導体装置の製造方法。
  6. 【請求項６】 半導体チップをはんだで被覆された接続
    用パッドを有する回路基板にフェイスダウン方法により
    実装するに際し、該回路基板の略中央に、該半導体チッ
    プの略中央部に於ける所望の面積をカバーしえる量の熱
    可塑性樹脂体を置く工程、当該半導体チップの導電性バ
    ンプと該回路基板のはんだが被覆された接続用パッドを
    位置合わせする工程、当該半導体チップを加熱して該熱
    可塑性樹脂体と接続用パッドを被覆している当該はんだ
    とを溶融させると共に、当該半導体チップを加圧して該
    回路基板と該半導体チップを当該はんだを介して電気的
    に接着する工程と、該回路基板と半導体チップとが作る
    間隙で、該熱可塑性樹脂が充填されていない空間に硬化
    性樹脂を充填し、当該硬化性樹脂を硬化する工程とを有
    することを特徴とする半導体装置の製造方法。
JP8304262A 1996-11-15 1996-11-15 半導体装置及びその製造方法 Expired - Lifetime JP2924830B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8304262A JP2924830B2 (ja) 1996-11-15 1996-11-15 半導体装置及びその製造方法
US08/968,187 US6100597A (en) 1996-11-15 1997-11-12 Semiconductor device and method for manufacturing the same
US09/537,499 US6326234B1 (en) 1996-11-15 2000-03-29 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8304262A JP2924830B2 (ja) 1996-11-15 1996-11-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10144733A true JPH10144733A (ja) 1998-05-29
JP2924830B2 JP2924830B2 (ja) 1999-07-26

Family

ID=17930941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8304262A Expired - Lifetime JP2924830B2 (ja) 1996-11-15 1996-11-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6100597A (ja)
JP (1) JP2924830B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872635B2 (en) 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
US8080447B2 (en) 2004-09-15 2011-12-20 Seiko Epson Corporation Method of manufacturing semiconductor device including exposing a dicing line on a wafer
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
WO2001029895A1 (en) * 1999-10-19 2001-04-26 Motorola Inc. Method of forming a microelectronic assembly
DE60125999T2 (de) * 2000-02-09 2007-11-08 Interuniversitair Micro-Elektronica Centrum Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
US6815252B2 (en) 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
US20020014702A1 (en) 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法
JP4609617B2 (ja) 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
DE10063907A1 (de) * 2000-12-21 2002-07-04 Philips Corp Intellectual Pty Detektor zum Detektieren von elektromagnetischer Strahlung
WO2002052045A1 (en) * 2000-12-26 2002-07-04 Aviva Biosciences Active and biocompatible platforms prepared by polymerization of surface coating films
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
JP3723483B2 (ja) * 2001-10-16 2005-12-07 日本電気株式会社 電子部品装置
DE10201204A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
US20040035867A1 (en) * 2002-06-27 2004-02-26 S.C. Johnson Home Storage, Inc. Container including detachable cup and built-in warming tray
TR200502189T1 (tr) * 2002-12-09 2007-01-22 American Bioscience, Inc. Kompozisyonlar ve farmakolojik etken maddelerin aktarımı için yöntemler.
JP4263953B2 (ja) * 2003-06-23 2009-05-13 三洋電機株式会社 半導体装置及びその製造方法
JP2005033053A (ja) * 2003-07-08 2005-02-03 Lintec Corp 半導体装置の製造方法及び半導体装置
US20050056946A1 (en) * 2003-09-16 2005-03-17 Cookson Electronics, Inc. Electrical circuit assembly with improved shock resistance
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
DE102004055061A1 (de) * 2004-11-15 2006-05-18 Robert Bosch Gmbh Verfahren zur Anordnung eines Flip-Chips auf einem Substrat
US20070275504A1 (en) * 2006-05-29 2007-11-29 Henkel Japan, Ltd. Electronic Component Mounting Structure
WO2008011089A2 (en) * 2006-07-20 2008-01-24 Wms Gaming Inc. Wagering game with special-event eligibility feature based on passive game play
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
JP5418367B2 (ja) * 2010-03-30 2014-02-19 富士通株式会社 プリント配線板ユニットおよび電子機器
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
US8932909B2 (en) 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
WO2015039771A1 (en) * 2013-09-17 2015-03-26 Abb Technology Ag Method for ultrasonic welding with particles trapping
CN105684138B (zh) * 2014-07-29 2019-09-06 松下知识产权经营株式会社 半导体部件和半导体安装品的制造方法
US10104772B2 (en) * 2014-08-19 2018-10-16 International Business Machines Incorporated Metallized particle interconnect with solder components
US11699685B2 (en) 2021-07-14 2023-07-11 Western Digital Technologies, Inc. Non-cure and cure hybrid film-on-die for embedded controller die

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326238A (en) * 1977-12-28 1982-04-20 Fujitsu Limited Electronic circuit packages
JPS5895405A (ja) * 1981-12-02 1983-06-07 Matsushita Electric Ind Co Ltd パラボラアンテナ微調整装置
JPH03270502A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd アンテナ据付時の方位と垂直度―水平度の調整装置
JPH04126407A (ja) * 1990-09-17 1992-04-27 Fujitsu Ltd 閾値レベルの自動コントロール回路
JPH04133501A (ja) * 1990-09-26 1992-05-07 Toshiba Corp アンテナ装置
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH056919A (ja) * 1991-06-27 1993-01-14 Sharp Corp フリツプチツプボンデイング方法
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
JP2699726B2 (ja) * 1991-11-15 1998-01-19 松下電器産業株式会社 半導体装置の実装方法
JPH0621117A (ja) * 1992-07-02 1994-01-28 Sharp Corp 半導体装置の製造方法
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JP2793766B2 (ja) * 1993-12-27 1998-09-03 株式会社ピーエフユー 導電ペースト転写方法
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
JP3464826B2 (ja) * 1994-07-21 2003-11-10 株式会社東芝 半導体装置
JP3243988B2 (ja) * 1995-12-27 2002-01-07 松下電器産業株式会社 半導体装置の製造方法
JP3469030B2 (ja) * 1997-02-05 2003-11-25 株式会社クボタ 農作物の処理設備
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
JPH1145954A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872635B2 (en) 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
US7195687B2 (en) 2001-04-11 2007-03-27 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
US8080447B2 (en) 2004-09-15 2011-12-20 Seiko Epson Corporation Method of manufacturing semiconductor device including exposing a dicing line on a wafer
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法

Also Published As

Publication number Publication date
US6326234B1 (en) 2001-12-04
US6100597A (en) 2000-08-08
JP2924830B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
JP2924830B2 (ja) 半導体装置及びその製造方法
JP2001024034A (ja) 回路基板への電子部品の実装方法及びその装置
JP3326382B2 (ja) 半導体装置の製造方法
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP2002270642A (ja) 半導体装置の製造方法
US6680436B2 (en) Reflow encapsulant
US7687314B2 (en) Electronic apparatus manufacturing method
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP3565092B2 (ja) 半導体装置の製造方法
US6818461B2 (en) Method of producing mounting structure and mounting structure produced by the same
JPH07226569A (ja) 回路基板並びに電極接続体及びその製造方法
JPH09246423A (ja) 半導体装置
JP2001015641A (ja) 電子部品の接続構造及び接続方法
JP3319455B2 (ja) 半導体装置の製造方法
JP2001007488A (ja) 半導体装置の実装構造及びその実装方法
JP2000058597A (ja) 電子部品実装方法
JP2004165414A (ja) 実装構造、光学センサモジュール及び光学センサモジュール実装構造
JPH09213741A (ja) 半導体装置およびその製造方法
JPH03177034A (ja) 電子部品の接続方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH09330951A (ja) 電子部品接合方法
JPH056919A (ja) フリツプチツプボンデイング方法
JP3319127B2 (ja) 半導体装置及びその製造方法
JPH0567639A (ja) 半導体素子の実装方法