JPH04126407A

JPH04126407A - 閾値レベルの自動コントロール回路

Info

Publication number: JPH04126407A
Application number: JP24685490A
Authority: JP
Inventors: Takashi Fujita; 孝藤田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-09-17
Filing date: 1990-09-17
Publication date: 1992-04-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概要］信号を受信して“０°と“１”の２値信号に変換する時
の閾値レベルの自動コントロール回路に関し、正確なデユーティ比の信号を再生できるようにすること
を目的とし、入力信号を受けてディジタルデータに変換するアナログ
・ディジタル変換器と、該アナログ・ディジタル変換器
の出力を受けてその最大値と最小値を識別し、これら最
大値と最小値を出力する最大値・最小値検出回路と、該
最大値・最小値検出回路の出力を受けて、最大値と最小
値の中間レベルを求めて閾値レベルとするディジタル・
アナログ変換器とで構成され、該ディジタル・アナログ
変換器の出力を入力信号と比較する時の閾値とするよう
に構成する。

［産業上の利用分野］本発明は信号を受信して“０′と“１°の２ｖｉ信号に
変換する時の閾値レベルの自動コントロール回路に関す
る。

長距離の伝送路（例えばケーブル）を介して送られてく
る信号は減衰しているので、受信部で“０“と”１”の
２値信号に波形整形してやる必要がある。この場合に、
正確なデユーティ比の信号に変換することか重要である
。

［従来の技術］従来、高周波信号を伝送するためにＥＣＬ　（Ｅｍｉｔ
ｔｅｒ　　Ｃｏｕｐｌｅｄ　　Ｌｏｇｉｃ）系回路が用
いられ、その伝送方式には不平衡伝送方式が用いられる
。高周波信号は、本来“０”と“１°の２値信号（ディ
ジタル信号）で伝送されるが、高周波信号であるため、
信号線に存在する浮遊容量等のために波形かなまり“Ｏ
”と１゜の識別が困難になる。そこで、受信側でこの受
信信号をきれいな“０”と“１”に変換するための変換
回路が設けられている。

第５図は従来回路の構成概念図である。人力（５号は比
較回路１に入り、その内部で作られた閾値（スレッショ
ルド・レベル）Ｖｓと比較され、“０°と“１”の２値
信号に変換される。第６図は従来回路の具体的構成例を
示す図である。比較回路１は比較部ＩＡと閾値発生部１
Ｂより構成されている。比較部ＩＡはトランジスタＱ１
〜Ｑ５と抵抗Ｒ１〜Ｒ３より構成されている。そして、
これらトランジスタＱ１〜Ｑ５及び抵抗Ｒ１〜Ｒ３とで
差動増幅回路を構成している。

閾値発生部ＩＢは、トランジスタＱ６．Ｑ７ダイオード
ＤＩ、Ｄ２及び抵抗Ｒ４〜Ｒ７とで構成されている。抵
抗Ｒ４〜Ｒ６及びダイオードＤ１、Ｄ２とで分圧回路を
構成しており、これら分圧回路の分圧電圧をそのベース
に受けるトランジスタＱ６．Ｑ７のエミッタ・コレクタ
接続点から基準値（閾値）Ｖｓが出力される。トランジ
スタＱ７のエミッタと抵抗Ｒ７との接続点の電位か比較
部ＩＡ内のバイアス電流設定用トランジスタＱ５のベー
スに供給されている。

人力はトランジスタＱ１のベースに入り、閾値Ｖｓはト
ランジスタＱ２のベースに入っている。

従って、いずれか値の大きい方のトランジスタかオンと
なり、他方のトランジスタがオフになる。

今、人力〉閾値Ｖｓの時にはトランジスタＱ１かオン、
Ｑ２かオフになる。トランジスタＱ２かオフになる結果
、そのコレクタ電位は電源電圧Ｖ　ｅ　ｔ２になり、出
力段トランジスタＱ４が順方向にバイアスされ、オンに
なる。この結果、比較回路１としての出力は“１°レベ
ルになる。トランジスタＱ４と対の関係にあるトランジ
スタＱ３はオフになる。

一方、人力く閾値ＶｓＯ時にはトランジスタＱ１がオフ
、Ｑ２がオンになる。トランジスタＱ１がオフになる結
果、そのコレクタ電位は電源電圧Ｖ　ｅｃ２になり、出
力段トランジスタＱ３が順方向にバイアスされ、オンに
なる。この結果、比較回路１としての出力は“０”レベ
ルになる。

［発明か解決しようとする課題］従来の回路では閾値レベルＶｓが固定（例えば１．３Ｖ
）されている。従って、入力信号の振幅がとのような大
きさであっても閾値か固定されているため、比較出力の
デユーティ比が変化してしまう。このため、入力信号を
ＩＦ確に再生てきないという問題があった。第７図は従
来回路の動作波形を示す図である。（ａ）は入力信号波
形で、実線は本来（信号が減衰しない場合）の入力信号
波形、破線は実際の入力信号波形である。この実際の波
形に対して、閾値レベルＶｓは固定されている。従って
、本来の波形がデユーティ比が５０の波形であっても、
比較回路１て再生される出力波形は（ｂ）に示すように
デユーティ比が大きくずれた波形となり、信号を忠実に
再生していないことが分かる。信号を忠実に再生しない
と、以降のデータ処理も正確に行えなくなる。

本発明はこのよ・うな課題に鑑みてなされたものであっ
て、正確なデユーティ比の信号を再生できる閾値レベル
の自動コントロール回路を提供することを［１的として
いる。

［課題を解決するための１段コ第１図は本発明の原理ブロック図である。図において、
１１は入力信号を受けて一定周期でサンプリングしディ
ジタルデータに変換するアナログ・ディジタル変換器（
Ａ／Ｄ変換器）、１２は該アナログ・ディジタル変換器
１１の出力を受けてその最大値と最小値を識別し、これ
ら最大値と最小値を出力する最大値・最小値検出回路、
１３は該最大値・最小値検出回路１２の出力を受けて、
最大値と最小値の中間レベルを求めて閾値レベルとする
ディジタル・アナログ変換器（Ｄ／Ａ変換器）、１４は
入力信号とディジタル・アナログ変換器１３の出力Ｖｓ
とを比較する比較回路である。

［作用］入力信号を“０”と“１゛の２値に変換するための閾値
レベルＶｓを、入力信号から作るようにする。即ち、入
力信号をアナログ・ディジタル変換器１１によりデイン
タルデータ化し、そのディジタルデータの最大値と最小
値を最大値・最小値検出回路１２により検出し、続くデ
ィジタル・アナログ変換器１３で最大値と最小値の中間
レベルを求め、この求めた中間レベルを閾１ｉ１！Ｖｓ
とするのである。このように構成することにより、閾値
か入力信号の振幅に応して変化するので、常にＩＦ確な
デユーティ比の信号を再生することができる。

第２図は本発明の動作波形を示す図である。

（ａ）は入力信号波形、（ｂ）は出力波形である。

（ａ）に示す閾値レベルＶｓは破線で示す実際の人力波
形に対応したレベルになっているので、この入力信号を
閾１ｉｉｖＳで２値化すると、（ｂ）に示すようなデユ
ーティ比５０の正確な再生波形を得ることができる。

［実施例］以下、図面を参照して本発明の実施例を詳細に説明する
。

第３図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のものは、同一のｎ号゛を付して示す。

図において、１１は入力信号を受けて一定周期でサンプ
リングしディジタルデータに変換するアナログ・ディジ
タル変換器、１２は該アナログ・ディジタル変換器１１
の出力を受けてその最大値と最小値を１別し、これら最
大値と最小値を出力する最大値・最小＆ｌ！検出回路、
１３は該最大値・最小値検出回路１２の出力を受けて、
最大値と最小値の中間レベル求めて閾値レベルとするデ
ィジタル・アナログ変換器、１４は入力信号とディジタ
ル・アナログ変換器１３の出力Ｖｓとを比較する比較回
路である。

最大値・最小値検出回路１２は最大値検田部１２Ａ、最
小値検出部１２Ｂ及びこれら最大値検出部１２Ａ、最小
値検出部１２Ｂ出力を加算してその加算値を１／２にす
る加算回路１２Ｃより構成されている。比較回路１４と
しては、例えば第６図の比較部ＩＡに示すような差動増
幅器を用いた回路か用いられる。このように構成された
回路の動作を説明すれば、以下のとおりである。

入力信号はアナログ・ディジタル変換″Ｊ５１１に入っ
て、所定の周期でサンブリンクされ、ｎビ、。

トのディジタルデータに変換される。このディジタルデ
ータはそれぞれｎビットのパラレルデータとして最大値
検出部１２Ａと最小値検出部１２Ｂに送られる。これら
最大値検出部１２Ａ、最小値検出部１２Ｂはそれぞれ入
力信号の１周期中の最大値と最小値を検出してホールド
する。

最大値検出部１２Ａの動作は、以下のとおりである。先
ず、最初の２個のデータを比較してそのうちの大きい方
のデータを残しておく。次に、このホールドデータと３
番目のデータとの比較を行い、大きい方のデータを残し
ておく。このような比較動作を全てのデータについて行
えば、最大値検出部１２Ａ内には入力信号の中で最大振
幅のデータがホールドされることになる。

以上、最大値のホールド動作について説明したが、基本
的な動作は最小値検出部１２Ｂの動作も同じである。即
ち、先ず、最初の２個のデータを比較してそのうちの小
さい方のデータを残しておく。次に、このホールドデー
タと３番１１のデータとの比較を行い、小さい方のデー
タを残しておく。

このような比較動作を全てのデータについて行えば、最
大ｔｌｊ、ｌ用。１２Ａ内には入力信号の中で最小振幅
のデータがホールドされることになる。

これら最大値検出部１２Ａ及び最小値検出部１２Ｂの出
力は加算回路１２Ｃに送られる。加算回路１２Ｃは最大
値検出部１２Ａ及び最小値検出部１２Ｂの出力をそれぞ
れＭＡＸ、ＭＩＮとすると、（ＭＡＸ＋ＭＩＮ）／２で与えられる加算演算を行う。この結果は、続くディジ
タル・アナログ変換器１３に送られ、アナログ信号に変
換される。そして、このディジタル・アナログ変換器１
３の出力が閾値レベルＶｓとなる。比較回路１４はこの
ようにして求まった閾値Ｖｓと入力信号との比較を行う
。本発明によれば、２値化用閾値Ｖｓは入力信号の振幅
に対応して変化するので、どのような場合であっても、
閾値Ｖｓは入力信号の振幅の中間値に設定されるので、
第２図に示すように常に、正確なデユーティ比の信号を
再生することができる。

ここでは、最大値と最小値の相１／２を加算回路１２Ｃ
て実現した場合について説明したか、代わりにディジタ
ル・アナログ変換器のゲインを１／２におとすようにし
てもよい。

第４図は本発明の他の実施例を示す構成ブロック図であ
る。この実施例では、入力信号を積分回路２０に入れて
、直流レベルに変換し、この直流レベルを閾値レベルＶ
ｓとして入力信号との比較を比較回路１４で行うように
したものである。図に示す実施例では積分回路２０とし
て抵抗ＲとコンデンサＣの受動回路を用いた場合を例に
とったが、演算増幅器と組合わせた能動積分回路を用い
るようにしてもよい。この抵抗ＲとコンデンサＣの時定
数を調整して、常に入力信号の振幅の中間値が直流レベ
ルとなるようにすればよい。

上述の実施例の説明ではデユーティ比５０の入力信号を
再生する場合を例にとって説明したか、本発明はこれに
限るものではなく、任意のデユーティ比の入力信号につ
いて適用することかでき、常に正確なデユーティ比の信
号を再生することかできる。

［発明の効果コ以上、詳細に説明したように、本発明によれば入力信号
と比較するための閾値レベルを当該入力信号から作成す
ることにより、入力信号の振幅が変化しても、常に正確
なデユーティ比の信号を再生することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の動作波形を示す図、第３図は本発明の一実施例を示す構成ブロック図、第４図は本発明の他の実施例を示す構成ブロック図、第５図は従来回路の構成概念図、第６図は従来回路の具体的構成例を示す図、第７図は従
来回路の動作波形を示す図である。第１図において、１１はアナログ・ディジタル変換器、１２は最大値・最小値検出回路、１３はディジタル・アナログ変換器、１４は比較回路である。

Claims

【特許請求の範囲】

（１）入力信号を受けてディジタルデータに変換するア
ナログ・ディジタル変換器（１１）と、該アナログ・デ
ィジタル変換器（１１）の出力を受けてその最大値と最
小値を識別し、これら最大値と最小値を出力する最大値
・最小値検出回路（１２）と、該最大値・最小値検出回路（１２）の出力を受けて、最
大値と最小値の中間レベルを求めて閾値レベルとするデ
ィジタル・アナログ変換器（１３）とで構成され、該ディジタル・アナログ変換器（１３）の出力を入力信
号と比較する時の閾値とするように構成したことを特徴
とする閾値レベルの自動コントロール回路。
（２）入力信号を受けて直流レベルに変換する積分回路
（２０）を設け、この積分回路（２０）の出力を入力信
号と比較する時の閾値とするように構成したことを特徴
とする閾値レベルの自動コントロール回路。