JPS59221026A - デジタル信号受信回路 - Google Patents
デジタル信号受信回路Info
- Publication number
- JPS59221026A JPS59221026A JP9674083A JP9674083A JPS59221026A JP S59221026 A JPS59221026 A JP S59221026A JP 9674083 A JP9674083 A JP 9674083A JP 9674083 A JP9674083 A JP 9674083A JP S59221026 A JPS59221026 A JP S59221026A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、入力信号のレベル変動があっても出力信号の
パルス幅が正確に再生されるようにしたデジタル信号受
信回路に関する。
パルス幅が正確に再生されるようにしたデジタル信号受
信回路に関する。
背量技術
一般に、デジタル信号を受信する受信回路においては、
受信したデジタル信号を増幅した再生波形は１本来の矩
形状パルスではなく、波形がなまっておシ、比較回路を
用いてパルス再生が行なわれている。受信回路に接続さ
れる伝送路の種類たとえば同軸ケーブルの種類、光フア
イバケーブルの種類など、あるいは、長さ等の違いによ
って受信回路に入力される信号のレベルが異なる。その
ため信号入力レベルの変化に対しても再生さね、る出力
パルス幅の変化が小さくなる。そこで、入力信号に忠実
にパルス再生が行なえるように工夫されている。
受信したデジタル信号を増幅した再生波形は１本来の矩
形状パルスではなく、波形がなまっておシ、比較回路を
用いてパルス再生が行なわれている。受信回路に接続さ
れる伝送路の種類たとえば同軸ケーブルの種類、光フア
イバケーブルの種類など、あるいは、長さ等の違いによ
って受信回路に入力される信号のレベルが異なる。その
ため信号入力レベルの変化に対しても再生さね、る出力
パルス幅の変化が小さくなる。そこで、入力信号に忠実
にパルス再生が行なえるように工夫されている。
第１図は、先行技術の電気回路図である。端子１から入
力される信号は、増幅回路２に与えら力。
力される信号は、増幅回路２に与えら力。
て増幅され、接続点３から比較回路４の一方の入力に与
えら冶−るとともに、ピーク検出回路５Ｖｃ含まれてい
る差動増幅器６の一方の入力に与えられる。差動増幅器
６の出力は、ダイオード７から接続点８を経てコンデン
サ１工全充電するとともに。
えら冶−るとともに、ピーク検出回路５Ｖｃ含まれてい
る差動増幅器６の一方の入力に与えられる。差動増幅器
６の出力は、ダイオード７から接続点８を経てコンデン
サ１工全充電するとともに。
差動増幅器６の他方入力に与えられる。この接続点８は
、同一の抵抗値Ｒｆ有する分圧抵抗９，１０に接続され
る。分圧抵抗９，１０には直列に。
、同一の抵抗値Ｒｆ有する分圧抵抗９，１０に接続され
る。分圧抵抗９，１０には直列に。
電源１２が接続される。分圧抵抗９，１０の接続点１３
は、比較回路４の他方入力に力えられる。
は、比較回路４の他方入力に力えられる。
比較回路４の出力は、端子１４から導出される。
第２図のライン１５は増幅回路２から導出される接続点
３における出力波形全示す。ピーク検出回路５の接続点
８における信号波形は、ライン１６で示される。ライン
１７は１分圧抵抗９．１０の接続点１３における信号波
形を示す。この接続点１３における比較回路４の前記他
方入力の弁別レベルＶ ｔ ｂ は、入力信号がない
ときにおける増幅回路２の直流出力電圧ｖＯよシも僅か
に高い電源１２のガード電圧Ｖｇと、ピーク検出回路５
からの接続点８における電圧との中間の値に選ばれてい
る。
３における出力波形全示す。ピーク検出回路５の接続点
８における信号波形は、ライン１６で示される。ライン
１７は１分圧抵抗９．１０の接続点１３における信号波
形を示す。この接続点１３における比較回路４の前記他
方入力の弁別レベルＶ ｔ ｂ は、入力信号がない
ときにおける増幅回路２の直流出力電圧ｖＯよシも僅か
に高い電源１２のガード電圧Ｖｇと、ピーク検出回路５
からの接続点８における電圧との中間の値に選ばれてい
る。
この先行技術では、入力信号が大きく、増幅回路２の出
力信号の振幅がガード電圧ＶｇＫ比べ充分大きい場合に
は問題ないが、入力信号が微小であって増幅回路２の出
力信号の振幅がガード電圧Ｖｇに対してわずかばかり高
い場合Ｖ？ｃは出力信号に対しパルス幅を忠実に再生す
るのに好ましいレベル（すなわち一般に、振幅の１／の
レベル）よシも大幅に高く設定されることになる。その
ため再生されるパルス幅が本来の入力信号のパルス幅よ
りも狭くなってしまう欠点があった。特にこの状態がひ
どくなると、符号誤まりが生じ、誤動作を招くことにな
る。
力信号の振幅がガード電圧ＶｇＫ比べ充分大きい場合に
は問題ないが、入力信号が微小であって増幅回路２の出
力信号の振幅がガード電圧Ｖｇに対してわずかばかり高
い場合Ｖ？ｃは出力信号に対しパルス幅を忠実に再生す
るのに好ましいレベル（すなわち一般に、振幅の１／の
レベル）よシも大幅に高く設定されることになる。その
ため再生されるパルス幅が本来の入力信号のパルス幅よ
りも狭くなってしまう欠点があった。特にこの状態がひ
どくなると、符号誤まりが生じ、誤動作を招くことにな
る。
目 的
本発明の目的は、入力信号が微小であってもその入力信
号に忠実なパルス幅を有する信号全再生することができ
るデジタル信号受信回路を提供することである。
号に忠実なパルス幅を有する信号全再生することができ
るデジタル信号受信回路を提供することである。
実施例
第３図は１本発明の一実施例のブロック図である。入力
端子１からの入力信号は、増幅回路２によって増幅され
、接続点３から比較回路４の一方の入力に与えられる。
端子１からの入力信号は、増幅回路２によって増幅され
、接続点３から比較回路４の一方の入力に与えられる。
第４図は第３図の動作を説明するための波形図である。
増幅回路２はライン１１で示される信号を導出する。こ
の増幅回路”２は、入力端子１に信号が入力されていな
いとき、直流電圧ｖＯを発生する。
の増幅回路”２は、入力端子１に信号が入力されていな
いとき、直流電圧ｖＯを発生する。
第１基準電圧回路２２は、この増幅回路２の入力の無信
号時における直流電圧ｖＯと等しい電圧全発生する。抵
抗２０．２１とから成る分圧回路１９は、増幅回路２の
出力と第１基準電圧回路２２との間に接続されて分圧電
圧を接続点２３から導出する。抵抗２０．２１の抵抗値
は等しい。
号時における直流電圧ｖＯと等しい電圧全発生する。抵
抗２０．２１とから成る分圧回路１９は、増幅回路２の
出力と第１基準電圧回路２２との間に接続されて分圧電
圧を接続点２３から導出する。抵抗２０．２１の抵抗値
は等しい。
ピーク検出回路５は、接続点２３の分圧のピーク値を検
出する。第２基準電圧回路２４けピーク検出回路５の動
作点を与える。このピーク検出回路５の動作点は、第２
基準電圧回路２４の出力電圧Ｖｃである。したがってピ
ーク検出回路５は。
出する。第２基準電圧回路２４けピーク検出回路５の動
作点を与える。このピーク検出回路５の動作点は、第２
基準電圧回路２４の出力電圧Ｖｃである。したがってピ
ーク検出回路５は。
そのピーク検出回路５に入力される接続点２３の電圧が
動作点ＶＣ未満であるときには、比較回路４の他方入力
にその動作点Ｖｃの電圧を導出する。
動作点ＶＣ未満であるときには、比較回路４の他方入力
にその動作点Ｖｃの電圧を導出する。
これによって比較回路４が入力端子１への入力信号の無
信号時に誤動作することが防がれる。動作点ＶＣは、増
幅回路２の無信号時における直流電圧■０よりも、たと
えば数１０ｍＶ高い直に設定される。
信号時に誤動作することが防がれる。動作点ＶＣは、増
幅回路２の無信号時における直流電圧■０よりも、たと
えば数１０ｍＶ高い直に設定される。
接続点２３における電圧は％第４図ライン１２で示され
ている。この接続点２３における電圧が動作点Ｖｃｌ’
Ｆｒも高いときには、ピーク検出回路５の出力ｉ、ｔ（
ＶＯ＋”）となる。ピーク検出回路５の出力は、比較回
路４の弁別レベルとなっている０ここでｖ ＋−１増幅
回路２の出力の変動分全表わしており、第４図のライン
１３はピーク検出回路５の出力を表わしている。
ている。この接続点２３における電圧が動作点Ｖｃｌ’
Ｆｒも高いときには、ピーク検出回路５の出力ｉ、ｔ（
ＶＯ＋”）となる。ピーク検出回路５の出力は、比較回
路４の弁別レベルとなっている０ここでｖ ＋−１増幅
回路２の出力の変動分全表わしており、第４図のライン
１３はピーク検出回路５の出力を表わしている。
このようにして上述の実施例では、比較回路４の弁別レ
ベルは増幅回路２の出力電圧の変動分Ｖのヲの値に設定
される。したがってピーク検出回路５の動作点Ｖｃに依
存して弁別レベルが変化されることか防がれ、入力信号
に忠実なパルス幅を有する信号を再生することができる
。
ベルは増幅回路２の出力電圧の変動分Ｖのヲの値に設定
される。したがってピーク検出回路５の動作点Ｖｃに依
存して弁別レベルが変化されることか防がれ、入力信号
に忠実なパルス幅を有する信号を再生することができる
。
第５図は１本発明の他の実施例の電気回路図である０増
幅回路２の出力をピーク検出回路５に与え、そのピーク
検出回路５の出力と、増幅回路２の無傷号時における直
流電圧ｖｏを発生する第１基準電圧回路２２からの出力
とを、抵抗２５，２６から成る分圧回路２７で分圧する
。分圧回路の接続点２８の出力は、比較回路４の弁別レ
ベルとして２ｎ出される。ピーク検出回路５の動作点Ｖ
Ｃは、第２基準電圧回路２４によって設定でれる。
幅回路２の出力をピーク検出回路５に与え、そのピーク
検出回路５の出力と、増幅回路２の無傷号時における直
流電圧ｖｏを発生する第１基準電圧回路２２からの出力
とを、抵抗２５，２６から成る分圧回路２７で分圧する
。分圧回路の接続点２８の出力は、比較回路４の弁別レ
ベルとして２ｎ出される。ピーク検出回路５の動作点Ｖ
Ｃは、第２基準電圧回路２４によって設定でれる。
上述の各実施例において、増幅回路２の出力が入力の魚
信時において零（すなわちＶＯ−０）であるときには、
第１基準電圧回路２２は省略されることができる。
信時において零（すなわちＶＯ−０）であるときには、
第１基準電圧回路２２は省略されることができる。
効果
以上のように本発明によれば、入力信号のレベルの変動
にかかわらず、再生される出力信号のパルス幅を忠実に
再生することが可能に万る。
にかかわらず、再生される出力信号のパルス幅を忠実に
再生することが可能に万る。
第１図は先行技術のブロック図、第２図は第１図に示さ
れた先行技術の動作全説明するための波形図、第３図は
本発明の一実施例のブロック図、第４図は第３図に示さ
れた実施例の動作を説明するための波形図、第５図は本
発明の他の実施例のブロック図である。 １・・・入力端子、２・・・増幅回路、４・・、比較回
路、５・・・ピーク検出回路、２２・・・第１基準電圧
回路。 ２４・・・第２基準電圧回路 代理人 弁理士 西教圭一部 第１図 １ 第２図 脣問 第３図 一ゝ＼ 第５図
れた先行技術の動作全説明するための波形図、第３図は
本発明の一実施例のブロック図、第４図は第３図に示さ
れた実施例の動作を説明するための波形図、第５図は本
発明の他の実施例のブロック図である。 １・・・入力端子、２・・・増幅回路、４・・、比較回
路、５・・・ピーク検出回路、２２・・・第１基準電圧
回路。 ２４・・・第２基準電圧回路 代理人 弁理士 西教圭一部 第１図 １ 第２図 脣問 第３図 一ゝ＼ 第５図
Claims (1)
- 【特許請求の範囲】 入力信号を増幅する増幅回路と。 この増幅回路の無信号時の直流電圧と等しい電圧を発生
する第１基準電圧回路と。 前記増幅回路の出力と前記基準電圧回路との間に接続さ
れた抵抗を含み、増幅回路の出力と基準電圧回路の出力
を分圧する分圧回路と。 この分圧のピーク値を検出するピーク検出回路と、 ピーク検出回路の動作点を与える第２基準電圧回路と。 ピーク検出回路の出力と増幅回路の出力とを比較する比
較回路とを含むことを特徴とするデジタル信号受信回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9674083A JPS59221026A (ja) | 1983-05-30 | 1983-05-30 | デジタル信号受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9674083A JPS59221026A (ja) | 1983-05-30 | 1983-05-30 | デジタル信号受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59221026A true JPS59221026A (ja) | 1984-12-12 |
| JPH0441531B2 JPH0441531B2 (ja) | 1992-07-08 |
Family
ID=14173091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9674083A Granted JPS59221026A (ja) | 1983-05-30 | 1983-05-30 | デジタル信号受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59221026A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264816A (ja) * | 1985-05-17 | 1986-11-22 | Kawamura Denki Sangyo Kk | 光パルス受信回路 |
| JPH0186324U (ja) * | 1987-11-27 | 1989-06-07 | ||
| US8319756B2 (en) | 2002-11-15 | 2012-11-27 | Entropic Communications, Inc. | Adaptive hysteresis for reduced swing signalling circuits |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10581420B2 (en) * | 2018-07-20 | 2020-03-03 | Nanya Technology Corporation | Semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372561A (en) * | 1976-12-10 | 1978-06-28 | Hitachi Ltd | Binary coded circuit |
| JPS55105775A (en) * | 1979-02-07 | 1980-08-13 | Hitachi Ltd | Binary coding system |
| JPS56111540U (ja) * | 1980-01-25 | 1981-08-28 | ||
| JPS57192155A (en) * | 1981-05-21 | 1982-11-26 | Toshiba Corp | Optical receiver |
-
1983
- 1983-05-30 JP JP9674083A patent/JPS59221026A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372561A (en) * | 1976-12-10 | 1978-06-28 | Hitachi Ltd | Binary coded circuit |
| JPS55105775A (en) * | 1979-02-07 | 1980-08-13 | Hitachi Ltd | Binary coding system |
| JPS56111540U (ja) * | 1980-01-25 | 1981-08-28 | ||
| JPS57192155A (en) * | 1981-05-21 | 1982-11-26 | Toshiba Corp | Optical receiver |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264816A (ja) * | 1985-05-17 | 1986-11-22 | Kawamura Denki Sangyo Kk | 光パルス受信回路 |
| JPH0186324U (ja) * | 1987-11-27 | 1989-06-07 | ||
| US8319756B2 (en) | 2002-11-15 | 2012-11-27 | Entropic Communications, Inc. | Adaptive hysteresis for reduced swing signalling circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0441531B2 (ja) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| JP2656734B2 (ja) | 光受信回路 | |
| EP0611059B1 (en) | A system for DC restoration of serially transmitted binary signals | |
| US4375037A (en) | Receiving circuit | |
| EP0782278B1 (en) | Signal processing method | |
| JPH0320090B2 (ja) | ||
| KR950003476B1 (ko) | 광수신회로 | |
| CA1073056A (en) | Optical pulse transmission system | |
| JP2655130B2 (ja) | ディジタル受信回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| EP0921635B1 (en) | Power amplifier device | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| US4795919A (en) | Zero signal state detecting circuit | |
| JPS59193617A (ja) | デジタル信号受信回路 | |
| JPH07231307A (ja) | 光パルス受信回路 | |
| JP3301889B2 (ja) | バースト光受信回路 | |
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JPS6325738B2 (ja) | ||
| JPH0775336B2 (ja) | 光受信回路 | |
| EP0585557A1 (en) | Non-linear burst mode data receiver | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JP2772193B2 (ja) | 信号識別回路における直流再生方式 | |
| JP3284255B2 (ja) | 光パルス受信回路 | |
| JPH02217010A (ja) | 自動利得制御回路 | |
| JPH1013358A (ja) | 光受信機 |