JPH02217010A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH02217010A JPH02217010A JP3737689A JP3737689A JPH02217010A JP H02217010 A JPH02217010 A JP H02217010A JP 3737689 A JP3737689 A JP 3737689A JP 3737689 A JP3737689 A JP 3737689A JP H02217010 A JPH02217010 A JP H02217010A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- noise
- pulsative
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 4
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送方式において伝送路信号を受信
し伝送路損失を補償するとともに波形等化を施す等化増
幅部からの等化増幅出力信号を尖頭値検出部で波形の尖
頭値を検出し、検出信号を利得制御信号として増幅部の
利得を制御する自動利得制御回路に関する。
し伝送路損失を補償するとともに波形等化を施す等化増
幅部からの等化増幅出力信号を尖頭値検出部で波形の尖
頭値を検出し、検出信号を利得制御信号として増幅部の
利得を制御する自動利得制御回路に関する。
一般にディジタル伝送方式では伝送路損失のばらつきを
補償するために伝送路信号受信部にて等化増幅器の自動
利得制御（ＡＧＣ）を施している。このＡＧＣは等化増
幅器出力信号の尖頭値を検出し、検出した直流信号によ
り利得制御をするものである。そしてこのＡＧＣ回路に
は、尖頭値検出からＡＧＣ直流信号を得て増幅器の利得
制御を行うまでに一定の時定数があり、ＡＧＣ時定数と
称している。このＡＧＣ時定数は伝送路信号が間断なく
到来する場合、ＡＧＣ制御用直流信号を得るためにある
程度大きくしておく必要がある。
補償するために伝送路信号受信部にて等化増幅器の自動
利得制御（ＡＧＣ）を施している。このＡＧＣは等化増
幅器出力信号の尖頭値を検出し、検出した直流信号によ
り利得制御をするものである。そしてこのＡＧＣ回路に
は、尖頭値検出からＡＧＣ直流信号を得て増幅器の利得
制御を行うまでに一定の時定数があり、ＡＧＣ時定数と
称している。このＡＧＣ時定数は伝送路信号が間断なく
到来する場合、ＡＧＣ制御用直流信号を得るためにある
程度大きくしておく必要がある。
第２図に従来のＡＧＣ回路の構成を示す。１は等化増幅
器、２は尖頭値検出器、３は抵抗Ｒ１とコンデンサＣ１
の低域ろ波器で構成された時定数回路、４は直流増幅器
である。この従来の構成によると前述の如く時定数回路
３は伝送路信号が間断なく到来するものとして時定数を
ある程度大きく設定しであるが、この設定のままでは伝
送路信号に信号レベル変化の大きいパルス性雑音が重畳
した場合には、ＡＧＣの応答速度が等化増幅信号の信号
レベル変化に追随できず、雑音が重畳した直後のデータ
を誤って受信されるという問題があった（第３図（ａ）
、（ｂ）参照）。
器、２は尖頭値検出器、３は抵抗Ｒ１とコンデンサＣ１
の低域ろ波器で構成された時定数回路、４は直流増幅器
である。この従来の構成によると前述の如く時定数回路
３は伝送路信号が間断なく到来するものとして時定数を
ある程度大きく設定しであるが、この設定のままでは伝
送路信号に信号レベル変化の大きいパルス性雑音が重畳
した場合には、ＡＧＣの応答速度が等化増幅信号の信号
レベル変化に追随できず、雑音が重畳した直後のデータ
を誤って受信されるという問題があった（第３図（ａ）
、（ｂ）参照）。
本発明の目的は上記問題点を解決し、パルス性雑音に対
するデータ誤りの発生期間を最小限に抑えたＡＧＣ回路
を提供する事にある。
するデータ誤りの発生期間を最小限に抑えたＡＧＣ回路
を提供する事にある。
本発明の自動利得制御回路は伝送路信号を透過増幅する
手段と、この出力の尖頭値を検出する手段と、この出力
を第１及び第２の抵抗の一端に入力し前記第１の抵抗の
他端を定電流ダイオードのアノードに接続し前記定電流
ダイオードのカソードを前記第２の抵抗の他端及び第１
のコンデンサに接続して構成した手段と、この出力を直
流増幅して前記等化増幅する手段の利得制御信号とする
手段とを備える。
手段と、この出力の尖頭値を検出する手段と、この出力
を第１及び第２の抵抗の一端に入力し前記第１の抵抗の
他端を定電流ダイオードのアノードに接続し前記定電流
ダイオードのカソードを前記第２の抵抗の他端及び第１
のコンデンサに接続して構成した手段と、この出力を直
流増幅して前記等化増幅する手段の利得制御信号とする
手段とを備える。
本発明の自動利得制御回路の動作原理を第１図に示した
実施例により説明する。１は等化増幅器及び２は尖頭値
検出器である。３は低域）戸波器であり、Ｄｌは定電流
ダイオードである。４は直流増幅器でこの出力はＡＧＣ
入力端子に接続される。伝送路から入力端子に伝送路符
号が入力されている場合、一定な利得でＡＧＣ回路が動
作しているがパルス性の雑音が重畳すると利得が変化し
、尖頭値検出器出力Ａには瞬間過大な信号が現われる。
実施例により説明する。１は等化増幅器及び２は尖頭値
検出器である。３は低域）戸波器であり、Ｄｌは定電流
ダイオードである。４は直流増幅器でこの出力はＡＧＣ
入力端子に接続される。伝送路から入力端子に伝送路符
号が入力されている場合、一定な利得でＡＧＣ回路が動
作しているがパルス性の雑音が重畳すると利得が変化し
、尖頭値検出器出力Ａには瞬間過大な信号が現われる。
これにより、Ａと直流増幅器人力Ｂとの電圧差が一瞬大
きくなり、このパルス発生期間中はＢの電圧は時間に比
例して上昇する。低域ろ波器３では、Ｃ１の値により増
加関数が決定される。このため、除去すべきパルス性雑
音を設定することができるようになり、雑音による直流
増幅器への入力信号レベルの変動を最小限に抑えること
ができ、雑音発生直後のＡＧＣ応答をすばやく行うこと
ができる（第３図（Ｃ）参照）。また、通常の状態では
、Ａ〜Ｂ間の電位差は雑音発生時の瞬間程大きくないた
め、定電流ダイオードは非導通となり、Ｒ１とＣ１で動
作する状態に戻る。
きくなり、このパルス発生期間中はＢの電圧は時間に比
例して上昇する。低域ろ波器３では、Ｃ１の値により増
加関数が決定される。このため、除去すべきパルス性雑
音を設定することができるようになり、雑音による直流
増幅器への入力信号レベルの変動を最小限に抑えること
ができ、雑音発生直後のＡＧＣ応答をすばやく行うこと
ができる（第３図（Ｃ）参照）。また、通常の状態では
、Ａ〜Ｂ間の電位差は雑音発生時の瞬間程大きくないた
め、定電流ダイオードは非導通となり、Ｒ１とＣ１で動
作する状態に戻る。
以上説明したように本発明によれば、従来のＡＧＣ応答
速度が遅いＡＧＣ回路より簡単な回路を追加することに
より、パルス性雑音重畳直後に誤り識別を生ずる事のな
い最適なＡＧＣ応答速度をもった回路を提供する事がで
きる。
速度が遅いＡＧＣ回路より簡単な回路を追加することに
より、パルス性雑音重畳直後に誤り識別を生ずる事のな
い最適なＡＧＣ応答速度をもった回路を提供する事がで
きる。
う
第 １ 図
面の簡単な説明
第１図は本発明の一実施例を示す構成図、第２図は従来
のＡＧＣ回路の構成を示した図、第３図は動作を説明す
るための図である。
のＡＧＣ回路の構成を示した図、第３図は動作を説明す
るための図である。
１・・・等化増幅器、２・・・尖頭値検出器、３・・・
低域ろ波器、４・・・直流増幅器、Ｒ１，、Ｒ’２・・
・抵抗、Ｃ１・・・コンデンサ、Ｄｌ・・・定電流ダイ
オード。
低域ろ波器、４・・・直流増幅器、Ｒ１，、Ｒ’２・・
・抵抗、Ｃ１・・・コンデンサ、Ｄｌ・・・定電流ダイ
オード。
Claims (1)
- 伝送路信号を透過増幅する手段と、この出力の尖頭値を
検出する手段と、この出力を第１及び第２の抵抗の一端
に入力し前記第１の抵抗の他端を定電流ダイオードのア
ノードに接続し前記定電流ダイオードのカソードを前記
第２の抵抗の他端及び第１のコンデンサに接続して構成
した手段と、この出力を直流増幅して前記等化増幅する
手段の利得制御信号とする手段とを備えることを特徴と
する自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3737689A JPH02217010A (ja) | 1989-02-17 | 1989-02-17 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3737689A JPH02217010A (ja) | 1989-02-17 | 1989-02-17 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02217010A true JPH02217010A (ja) | 1990-08-29 |
Family
ID=12495803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3737689A Pending JPH02217010A (ja) | 1989-02-17 | 1989-02-17 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02217010A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522180A (ja) * | 1991-07-12 | 1993-01-29 | Mitsubishi Electric Corp | 受信機 |
| US5821814A (en) * | 1996-06-25 | 1998-10-13 | Mitsubishi Denki Kabushiki Kaisha | Negative feedback amplifier |
-
1989
- 1989-02-17 JP JP3737689A patent/JPH02217010A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522180A (ja) * | 1991-07-12 | 1993-01-29 | Mitsubishi Electric Corp | 受信機 |
| US5821814A (en) * | 1996-06-25 | 1998-10-13 | Mitsubishi Denki Kabushiki Kaisha | Negative feedback amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340341B2 (ja) | レベル識別回路 | |
| US5416759A (en) | Variable gain digital servo system with improved resolution and reduced quantization error | |
| JP2655130B2 (ja) | ディジタル受信回路 | |
| JPH02217010A (ja) | 自動利得制御回路 | |
| US6545537B2 (en) | Automatic gain control circuit, and optical receiver using the same | |
| US3927381A (en) | Non signal detection type AGC system | |
| JPS623625B2 (ja) | ||
| JPH1117478A (ja) | 電力増幅装置 | |
| JPH0254695B2 (ja) | ||
| JP2674110B2 (ja) | アバランシエホトダイオードのバイアス回路の温度補償回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JP2600462B2 (ja) | 光受信回路 | |
| JPH10107555A (ja) | 光受信回路およびその制御方法 | |
| JPH09130330A (ja) | 光受信器 | |
| JPH01149558A (ja) | 光伝送データ受信回路 | |
| JPH02206261A (ja) | 光入力断検出回路 | |
| JP2000101374A (ja) | 自動レベル制御回路 | |
| JPH0736500B2 (ja) | Ａｇｃ制御方式 | |
| JPH04334137A (ja) | バースト光受信装置 | |
| JPS6352503B2 (ja) | ||
| JPH0134488B2 (ja) | ||
| JPH0340538A (ja) | 光信号入力断検出装置 | |
| JPH03140026A (ja) | 光受信回路 | |
| JPH0141049B2 (ja) | ||
| JPH03273720A (ja) | 光受信装置 |