JP3301889B2 - バースト光受信回路 - Google Patents
バースト光受信回路Info
- Publication number
- JP3301889B2 JP3301889B2 JP14893195A JP14893195A JP3301889B2 JP 3301889 B2 JP3301889 B2 JP 3301889B2 JP 14893195 A JP14893195 A JP 14893195A JP 14893195 A JP14893195 A JP 14893195A JP 3301889 B2 JP3301889 B2 JP 3301889B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- comparator
- input signal
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バースト光受信回路に
係り、特に、光通信システム等に利用され、スレッショ
ルド電圧を自動的に設定してバースト光を受信するバー
スト光受信回路に関する。
係り、特に、光通信システム等に利用され、スレッショ
ルド電圧を自動的に設定してバースト光を受信するバー
スト光受信回路に関する。
【０００２】
【従来の技術】バースト光受信回路は、一般に、光信号
を受信して電気信号に変換された信号と、予め定めた、
あるいは、自動的に設定されるスレッショルド電圧とを
コンパレータにより比較して、受信光信号をパルス波形
に再生するように構成されている。
を受信して電気信号に変換された信号と、予め定めた、
あるいは、自動的に設定されるスレッショルド電圧とを
コンパレータにより比較して、受信光信号をパルス波形
に再生するように構成されている。
【０００３】図４、図５はコンパレータに識別点電圧
（スレッショルド電圧）を与える従来技術の回路構成
と、その動作を説明する入力信号パターンとスレッショ
ルド電圧との関係を示す図である。以下、図４、図５を
参照して２つの回路方式の従来技術について説明する。
図４、図５において、３は信号入力部、４は基準電位発
生源、５はローパスフィルタ、６はコンパレータであ
る。
（スレッショルド電圧）を与える従来技術の回路構成
と、その動作を説明する入力信号パターンとスレッショ
ルド電圧との関係を示す図である。以下、図４、図５を
参照して２つの回路方式の従来技術について説明する。
図４、図５において、３は信号入力部、４は基準電位発
生源、５はローパスフィルタ、６はコンパレータであ
る。
【０００４】図４（ａ）に示す従来技術の回路構成は、
オフセット固定によりスレッショルド電圧をコンパレー
タに与える回路方式を有するものである。そして、この
従来技術は、信号入力部３、基準電位発生源４、コンパ
レータ６により構成される。
オフセット固定によりスレッショルド電圧をコンパレー
タに与える回路方式を有するものである。そして、この
従来技術は、信号入力部３、基準電位発生源４、コンパ
レータ６により構成される。
【０００５】図４（ａ）において、バースト光を受信し
て電気信号とされた入力信号は、信号入力部３から直接
コンパレータ６に入力され、コンパレータ６は、この入
力信号と、基準電位発生源４から供給される基準電位と
を比較して受信したバースト光をパルス波形に再生す
る。
て電気信号とされた入力信号は、信号入力部３から直接
コンパレータ６に入力され、コンパレータ６は、この入
力信号と、基準電位発生源４から供給される基準電位と
を比較して受信したバースト光をパルス波形に再生す
る。
【０００６】このため図示回路は、図４（ｂ）に示すよ
うに、受光レベルの大小により、コンパレータに入力さ
れる信号のなまり方が異なる入力信号と、一定レベルの
スレッショルド電圧とコンパレータで比較することにな
り、パルス波形を再生した場合に、波形歪の大きなもの
となってしまう。
うに、受光レベルの大小により、コンパレータに入力さ
れる信号のなまり方が異なる入力信号と、一定レベルの
スレッショルド電圧とコンパレータで比較することにな
り、パルス波形を再生した場合に、波形歪の大きなもの
となってしまう。
【０００７】図５（ａ）に示す従来技術の回路構成は、
自動的にスレッショルド電圧を設定する回路（ＡＴＣ回
路）方式を有するものであり、信号入力部３、ローパス
フィルタ５、コンパレータ６により構成される。
自動的にスレッショルド電圧を設定する回路（ＡＴＣ回
路）方式を有するものであり、信号入力部３、ローパス
フィルタ５、コンパレータ６により構成される。
【０００８】図５（ａ）において、信号入力部３から入
力された入力信号は、直接コンパレータ６に入力される
ものと、コンデンサと抵抗とにより構成されるローパス
フィルタ５に入力されるものとに２分岐される。そし
て、ローパスフィルタ５に入力された信号は、図５
（ｂ）に示すように、ローパスフィルタ５が、その時定
数により、入力信号の１／２のレベルが識別点電圧（ス
レッショルド電圧）となるようなスレッショルド電圧に
生成され、そのスレッショルド電圧がコンパレータ６に
入力される。コンパレータ６は、入力信号とローパスフ
ィルタからのスレッショルド電圧を比較することにより
受信したバースト光をパルス信号に再生して出力する。
力された入力信号は、直接コンパレータ６に入力される
ものと、コンデンサと抵抗とにより構成されるローパス
フィルタ５に入力されるものとに２分岐される。そし
て、ローパスフィルタ５に入力された信号は、図５
（ｂ）に示すように、ローパスフィルタ５が、その時定
数により、入力信号の１／２のレベルが識別点電圧（ス
レッショルド電圧）となるようなスレッショルド電圧に
生成され、そのスレッショルド電圧がコンパレータ６に
入力される。コンパレータ６は、入力信号とローパスフ
ィルタからのスレッショルド電圧を比較することにより
受信したバースト光をパルス信号に再生して出力する。
【０００９】しかし、この回路は、図５（ｃ）に示すよ
うに、入力信号として、「０」の連続した信号の後に
「１」が入力された場合、ローパスフィルタ５の出力信
号があるスレッショルド電圧に達するまで、コンパレー
タ６が入力信号の識別を行うことができないため、コン
パレータ６の識別不適当な領域が生まれる。
うに、入力信号として、「０」の連続した信号の後に
「１」が入力された場合、ローパスフィルタ５の出力信
号があるスレッショルド電圧に達するまで、コンパレー
タ６が入力信号の識別を行うことができないため、コン
パレータ６の識別不適当な領域が生まれる。
【００１０】また、この回路は、図５（ｄ）に示すよう
に、入力信号として、「１」の連続した信号が入力され
た場合、ローパスフィルタ５の出力信号であるスレッシ
ョルド電圧が、ある時間後に入力信号の最大レベルに達
してしまい、これにより、コンパレータ６の識別不適当
な領域が生まれる。
に、入力信号として、「１」の連続した信号が入力され
た場合、ローパスフィルタ５の出力信号であるスレッシ
ョルド電圧が、ある時間後に入力信号の最大レベルに達
してしまい、これにより、コンパレータ６の識別不適当
な領域が生まれる。
【００１１】なお、この種のバースト光受信回路に関す
る従来技術として、例えば、特開平４−３０９０２５号
公報等に記載された技術が知られている。
る従来技術として、例えば、特開平４−３０９０２５号
公報等に記載された技術が知られている。
【００１２】
【発明が解決しようとする課題】一般に、光通信におけ
る光信号の受光レベルは、一定でなく異なるレベルとな
る場合がある。そして、前述したオフセット固定により
スレッショルド電圧をコンパレータに与える従来技術
は、光通信に使用する場合に、図４（ｂ）により説明し
たように、受光レベルの大小により、コンパレータに入
力される信号のなまり方が異なる入力信号と、一定レベ
ルのスレッショルド電圧とコンパレータで比較すること
になり、パルス波形を再生した場合に、波形歪を増大さ
せてしまうという問題点を有している。
る光信号の受光レベルは、一定でなく異なるレベルとな
る場合がある。そして、前述したオフセット固定により
スレッショルド電圧をコンパレータに与える従来技術
は、光通信に使用する場合に、図４（ｂ）により説明し
たように、受光レベルの大小により、コンパレータに入
力される信号のなまり方が異なる入力信号と、一定レベ
ルのスレッショルド電圧とコンパレータで比較すること
になり、パルス波形を再生した場合に、波形歪を増大さ
せてしまうという問題点を有している。
【００１３】また、自動的にスレッショルド電圧を設定
することのできる前述の従来技術は、受光レベルにあわ
せて、入力信号の１／２のレベルに常にスレッショルド
電圧を設定しているため、受光レベルの大小によるパル
ス波形歪を小さくすることができるという利点を有して
いる。しかし、この従来技術は、スレッショルド電圧が
ローパスフィルタ５の時定数により設定されるために、
スレッショルド電圧が入力信号のパルスパターンに大き
く依存し、図５（ｃ）、（ｄ）により説明したように、
コンパレータ６の識別不適当な領域が生じるという問題
点を有している。
することのできる前述の従来技術は、受光レベルにあわ
せて、入力信号の１／２のレベルに常にスレッショルド
電圧を設定しているため、受光レベルの大小によるパル
ス波形歪を小さくすることができるという利点を有して
いる。しかし、この従来技術は、スレッショルド電圧が
ローパスフィルタ５の時定数により設定されるために、
スレッショルド電圧が入力信号のパルスパターンに大き
く依存し、図５（ｃ）、（ｄ）により説明したように、
コンパレータ６の識別不適当な領域が生じるという問題
点を有している。
【００１４】図５（ｃ）により説明したような問題点を
解決するために、ローパスフィルタの時定数を早く設定
した場合、「１」の連続した信号が入力されたとき、ス
レッショルド電圧が入力信号「１」の信号レベルと一致
することになるため、コンパレータ６の識別不適当な領
域が生まれてしまうという問題点を生じる。また、すで
に説明したように、図５（ａ）に示す従来技術は、スレ
ッショルド電圧を時定数により設定しているため、高周
波信号に対するスレッショルド電圧の設定が困難である
という問題点を有している。
解決するために、ローパスフィルタの時定数を早く設定
した場合、「１」の連続した信号が入力されたとき、ス
レッショルド電圧が入力信号「１」の信号レベルと一致
することになるため、コンパレータ６の識別不適当な領
域が生まれてしまうという問題点を生じる。また、すで
に説明したように、図５（ａ）に示す従来技術は、スレ
ッショルド電圧を時定数により設定しているため、高周
波信号に対するスレッショルド電圧の設定が困難である
という問題点を有している。
【００１５】本発明の目的は、前述した従来技術の問題
点を解決し、受光レベルの変動、入力信号パターンの変
化に影響を受けることなく、安定で最適なスレッショル
ド電圧を自動的に設定することができ、正確にパルスを
再生することができるバースト光受信回路を提供するこ
とにある。
点を解決し、受光レベルの変動、入力信号パターンの変
化に影響を受けることなく、安定で最適なスレッショル
ド電圧を自動的に設定することができ、正確にパルスを
再生することができるバースト光受信回路を提供するこ
とにある。
【００１６】
【課題を解決するための手段】本発明によれば前記目的
は、光信号の受信信号入力部と、基準電位発生源と、信
号入力部からの入力信号のレベルと基準電位発生源から
の基準電位とを比較するコンパレータとを備えて構成さ
れるバースト光受信回路において、信号入力部とコンパ
レータとの間に、入力信号と定数によりそのレベルが調
整された基準電位とを加算して出力する第１の加算器を
備え、基準電位発生源とコンパレータとの間に、基準電
位と定数によりそのレベルが調節された入力信号とを加
算して出力する第２の加算器と、該第２の加算器の出力
を受けるローパスフィルタを備えることにより達成され
る。
は、光信号の受信信号入力部と、基準電位発生源と、信
号入力部からの入力信号のレベルと基準電位発生源から
の基準電位とを比較するコンパレータとを備えて構成さ
れるバースト光受信回路において、信号入力部とコンパ
レータとの間に、入力信号と定数によりそのレベルが調
整された基準電位とを加算して出力する第１の加算器を
備え、基準電位発生源とコンパレータとの間に、基準電
位と定数によりそのレベルが調節された入力信号とを加
算して出力する第２の加算器と、該第２の加算器の出力
を受けるローパスフィルタを備えることにより達成され
る。
【００１７】
【作用】本発明は、スレッショルド電圧を受信した光信
号に対応する入力信号のレベルに依存して自動的に設定
することができるので、再生されるパルス波形歪が受光
レベルの大小により影響を受けることなく、小さい歪で
パルスを再生することができる。また、基準電位発生源
からの基準電位を使用しているため、入力信号が連続し
て「０」の場合にも、スレッショルド電圧を常に基準電
位に保持しておくことができ、連続した「０」が続く信
号の後、信号が「１」となるような信号が入力された場
合にも、コンパレータの識別不適当な領域をなくすこと
ができ、正確なパルスの再生を行うことができる。
号に対応する入力信号のレベルに依存して自動的に設定
することができるので、再生されるパルス波形歪が受光
レベルの大小により影響を受けることなく、小さい歪で
パルスを再生することができる。また、基準電位発生源
からの基準電位を使用しているため、入力信号が連続し
て「０」の場合にも、スレッショルド電圧を常に基準電
位に保持しておくことができ、連続した「０」が続く信
号の後、信号が「１」となるような信号が入力された場
合にも、コンパレータの識別不適当な領域をなくすこと
ができ、正確なパルスの再生を行うことができる。
【００１８】さらに、基準電位に重畳する入力信号のレ
ベルを、加算器で適宜加減することにより、連続した
「１」の信号が入力された場合にも、スレッショルド電
圧が、入力信号のレベルと等しくなることがなく、スレ
ッショルド電圧を、入力信号のパルスパターンに依存せ
ず、高周波信号入力時にも対応できるように設定するこ
とができる。
ベルを、加算器で適宜加減することにより、連続した
「１」の信号が入力された場合にも、スレッショルド電
圧が、入力信号のレベルと等しくなることがなく、スレ
ッショルド電圧を、入力信号のパルスパターンに依存せ
ず、高周波信号入力時にも対応できるように設定するこ
とができる。
【００１９】
【実施例】以下、本発明によるバースト光受信回路の一
実施例を図面により詳細に説明する。
実施例を図面により詳細に説明する。
【００２０】図１は本発明の一実施例によるバースト光
受信回路の構成を示すブロック図、図２は図１の詳細な
回路構成を示す図、図３は本発明一実施例の動作を説明
するコンパレータへの入力信号と出力信号とを示す波形
図である。図１、図２において、１、２は加算器、７、
９、１２、１５はトランジスタであり、他の符号は図
４、図５の場合と同一である。
受信回路の構成を示すブロック図、図２は図１の詳細な
回路構成を示す図、図３は本発明一実施例の動作を説明
するコンパレータへの入力信号と出力信号とを示す波形
図である。図１、図２において、１、２は加算器、７、
９、１２、１５はトランジスタであり、他の符号は図
４、図５の場合と同一である。
【００２１】本発明の一実施例は、図１に示すように、
入力信号部３と、ローパスフィルタ５の出力に一定の直
流オフセット電圧を与える基準電位発生源４と、信号入
力に基準電位を加算する第１の加算器である加算器１
と、基準電位に入力信号を加算する第２の加算器である
加算器２と、加算器２の出力からスレッショルド電圧を
生成するローパスフィルタ５と、入力信号とスレッショ
ルド電圧とを比較するコンパレータ６とにより構成され
る。
入力信号部３と、ローパスフィルタ５の出力に一定の直
流オフセット電圧を与える基準電位発生源４と、信号入
力に基準電位を加算する第１の加算器である加算器１
と、基準電位に入力信号を加算する第２の加算器である
加算器２と、加算器２の出力からスレッショルド電圧を
生成するローパスフィルタ５と、入力信号とスレッショ
ルド電圧とを比較するコンパレータ６とにより構成され
る。
【００２２】そして、入力信号に基準電位を加算する加
算器１は、バイポーラトランジスタ７、１２と、抵抗
８、１１、１３とにより構成され、基準電位に入力信号
を加算する加算器２は、バイポーラトランジスタ９、１
５と、抵抗１０、１６とにより構成されている。
算器１は、バイポーラトランジスタ７、１２と、抵抗
８、１１、１３とにより構成され、基準電位に入力信号
を加算する加算器２は、バイポーラトランジスタ９、１
５と、抵抗１０、１６とにより構成されている。
【００２３】加算器１において、バイポーラトランジス
タ７のベースから入力される基準電位発生源４からの基
準電位は、バイポーラトランジスタ１２のコレクタに出
力され、バイポーラトランジスタ１２のベースに入力さ
れる入力信号に加算される。
タ７のベースから入力される基準電位発生源４からの基
準電位は、バイポーラトランジスタ１２のコレクタに出
力され、バイポーラトランジスタ１２のベースに入力さ
れる入力信号に加算される。
【００２４】また、加算器２において、バイポーラトラ
ンジスタ９のベースから入力される入力信号は、バイポ
ーラトランジスタ１５のコレクタに出力され、バイポー
ラトランジスタ１５のベースに入力される基準電位に加
算される。
ンジスタ９のベースから入力される入力信号は、バイポ
ーラトランジスタ１５のコレクタに出力され、バイポー
ラトランジスタ１５のベースに入力される基準電位に加
算される。
【００２５】前述において、抵抗１３、１６の抵抗値を
Ｒａ［Ω］、抵抗８、１０の抵抗値をＲａを定数倍した
ＫＲａ［Ω］、抵抗１１、１４の抵抗値をＲｂ［Ω］と
し、入力信号の電圧値をＶin、基準電位の電圧値をＶre
f 、各バイポーラトランジスタのベース−エミッタ間電
圧をＶBEとすると、バイポーラトランジスタ１２、１
５、９、７のコレクタ電流ｉａ、ｉｂ、ｉｃ、ｉｄ
［Ａ］は、次式で与えられる。
Ｒａ［Ω］、抵抗８、１０の抵抗値をＲａを定数倍した
ＫＲａ［Ω］、抵抗１１、１４の抵抗値をＲｂ［Ω］と
し、入力信号の電圧値をＶin、基準電位の電圧値をＶre
f 、各バイポーラトランジスタのベース−エミッタ間電
圧をＶBEとすると、バイポーラトランジスタ１２、１
５、９、７のコレクタ電流ｉａ、ｉｂ、ｉｃ、ｉｄ
［Ａ］は、次式で与えられる。
【００２６】すなわち、 ｉａ＝（Ｖin−ＶBE）／Ｒａ ……（１） ｉｂ＝（Ｖref−ＶBE）／Ｒａ ……（２） ｉｃ＝（Ｖin−ＶBE）／ＫＲａ ……（３） ｉｄ＝（Ｖref−ＶBE）／ＫＲａ ……（４） そして、加算器１の出力信号Ｖａ、加算器２の出力信号
Ｖｂは、次式に示すように、 Ｖａ＝Ｒｂ／Ｒａ×［(Ｖin＋Ｖref／Ｋ)−(１＋１／Ｋ)ＶBE］ …（５） Ｖｂ＝Ｒｂ／Ｒａ×［(Ｖin／Ｋ＋Ｖref)−(１＋１／Ｋ)ＶBE］ …（６） として与えられる。
Ｖｂは、次式に示すように、 Ｖａ＝Ｒｂ／Ｒａ×［(Ｖin＋Ｖref／Ｋ)−(１＋１／Ｋ)ＶBE］ …（５） Ｖｂ＝Ｒｂ／Ｒａ×［(Ｖin／Ｋ＋Ｖref)−(１＋１／Ｋ)ＶBE］ …（６） として与えられる。
【００２７】前述の式（５）、式（６）から判るよう
に、定数Ｋの値を変えることにより、加算する信号のレ
ベルの調節を簡単に行うことができる。そして、加算器
２の出力信号は、抵抗１４、コンデンサ１７により構成
されるローパスフィルタ５を通り、スレッショルド電圧
としてコンパレータ６に入力される。
に、定数Ｋの値を変えることにより、加算する信号のレ
ベルの調節を簡単に行うことができる。そして、加算器
２の出力信号は、抵抗１４、コンデンサ１７により構成
されるローパスフィルタ５を通り、スレッショルド電圧
としてコンパレータ６に入力される。
【００２８】次に、前述したように構成される本発明の
一実施例において、信号入力部３から入力される入力信
号、すなわち、受信光信号に対応する入力信号の各種波
形とスレッショルド電圧の波形とを示す図３を参照し
て、その動作を説明する。
一実施例において、信号入力部３から入力される入力信
号、すなわち、受信光信号に対応する入力信号の各種波
形とスレッショルド電圧の波形とを示す図３を参照し
て、その動作を説明する。
【００２９】図３（ａ）は受光レベルが異なる受信光信
号に対する入力信号（イ）、（ロ）が入力された場合の
スレッショルド電圧波形（ハ）、（ニ）と再生されたパ
ルス波形とを説明する図である。図３（ａ）に示すよう
に、受光レベルが異なることにより、入力信号のなまり
方すなわち、信号の立ち上がり、立ち下がりの傾斜角が
異なるが、本発明の一実施例によれば、このような入力
信号が入力された場合に、スレッショルド電圧が、入力
信号に応じて変化し、入力信号（イ）に対してスレッシ
ョルド電圧波形（ハ）を得ることができ、また、入力信
号（ロ）に対してスレッショルド電圧波形（ニ）を得る
ことができる。
号に対する入力信号（イ）、（ロ）が入力された場合の
スレッショルド電圧波形（ハ）、（ニ）と再生されたパ
ルス波形とを説明する図である。図３（ａ）に示すよう
に、受光レベルが異なることにより、入力信号のなまり
方すなわち、信号の立ち上がり、立ち下がりの傾斜角が
異なるが、本発明の一実施例によれば、このような入力
信号が入力された場合に、スレッショルド電圧が、入力
信号に応じて変化し、入力信号（イ）に対してスレッシ
ョルド電圧波形（ハ）を得ることができ、また、入力信
号（ロ）に対してスレッショルド電圧波形（ニ）を得る
ことができる。
【００３０】この結果、再生される出力パルス波形は、
入力信号（イ）、（ロ）のいずれの場合にも、ほぼ同一
のものを得ることができる。すなわち、本発明の一実施
例によれば、受光レベルが変化した場合にも、コンパレ
ータの出力パルスとして得られるパルス波形歪を小さく
することができる。
入力信号（イ）、（ロ）のいずれの場合にも、ほぼ同一
のものを得ることができる。すなわち、本発明の一実施
例によれば、受光レベルが変化した場合にも、コンパレ
ータの出力パルスとして得られるパルス波形歪を小さく
することができる。
【００３１】図３（ｂ）は入力信号として「０」が連続
する場合のコンパレータへの入力信号とスレッショルド
電圧波形とを説明する図である。図３（ｂ）に示すよう
に、本発明の実施例では、入力信号が連続した「０」の
場合にも、スレッショルドレベルがリファレンスレベル
以下にならない。このため、「０」が連続した後「１」
となる信号が入力されても、コンパレータの識別不適当
領域を生じることがなくなり、正しい出力パルスを再生
することができる。
する場合のコンパレータへの入力信号とスレッショルド
電圧波形とを説明する図である。図３（ｂ）に示すよう
に、本発明の実施例では、入力信号が連続した「０」の
場合にも、スレッショルドレベルがリファレンスレベル
以下にならない。このため、「０」が連続した後「１」
となる信号が入力されても、コンパレータの識別不適当
領域を生じることがなくなり、正しい出力パルスを再生
することができる。
【００３２】図３（ｃ）は入力信号として「１」が連続
する場合のコンパレータへの入力信号とスレッショルド
電圧波形とを説明する図である。図３（ｃ）に示すよう
に、本発明の実施例では、入力信号が連続した「１」の
場合にも、スレッショルドレベルが基準電圧を重畳した
入力信号のレベル以上になることがない。このため、本
発明の実施例は、入力信号のパルスパターンに依存しな
いスレッショルド電圧を設定でき、また、スレッショル
ド電圧が時定数に依存しないため、高周波信号の入力時
にも最適なスレッショルド電圧を設定することができ
る。
する場合のコンパレータへの入力信号とスレッショルド
電圧波形とを説明する図である。図３（ｃ）に示すよう
に、本発明の実施例では、入力信号が連続した「１」の
場合にも、スレッショルドレベルが基準電圧を重畳した
入力信号のレベル以上になることがない。このため、本
発明の実施例は、入力信号のパルスパターンに依存しな
いスレッショルド電圧を設定でき、また、スレッショル
ド電圧が時定数に依存しないため、高周波信号の入力時
にも最適なスレッショルド電圧を設定することができ
る。
【００３３】図３（ｄ）は入力信号としてリンギングの
ある信号が入力された場合のコンパレータへの入力信号
とスレッショルド電圧波形とを説明する図である。図３
（ｄ）に示すように、入力信号の波形の立上り部分に生
ずる振動（リンギング）が存在した場合にも、本発明の
一実施例は、リンギングの度合いに応じた時定数を設定
することにより簡単にリンギングを回避してコンパレー
タに正確にパルスを再生させることができる。すなわ
ち、図３（ｄ）に実線で示すように、従来技術の場合、
コンパレータは、リンギングが生じている部分をパルス
として再生してしまう。しかし、本発明の実施例の場
合、点線で示すように、スレッショルド電圧をリンギン
グが生じている部分を避けるように設定することが容易
であるので、リンギングの度合いに応じた時定数を設定
することにより簡単にリンギングを回避して正確にパル
スを再生することができる。
ある信号が入力された場合のコンパレータへの入力信号
とスレッショルド電圧波形とを説明する図である。図３
（ｄ）に示すように、入力信号の波形の立上り部分に生
ずる振動（リンギング）が存在した場合にも、本発明の
一実施例は、リンギングの度合いに応じた時定数を設定
することにより簡単にリンギングを回避してコンパレー
タに正確にパルスを再生させることができる。すなわ
ち、図３（ｄ）に実線で示すように、従来技術の場合、
コンパレータは、リンギングが生じている部分をパルス
として再生してしまう。しかし、本発明の実施例の場
合、点線で示すように、スレッショルド電圧をリンギン
グが生じている部分を避けるように設定することが容易
であるので、リンギングの度合いに応じた時定数を設定
することにより簡単にリンギングを回避して正確にパル
スを再生することができる。
【００３４】前述した本発明の一実施例によるバースト
光受信回路は、回路構成が簡単であるため、ＩＣチップ
内に集積化することが容易であり、信号入力部、リファ
レンス入力部ともに、同一構成の加算器をそれぞれ備え
る構成であるので、電源変動等に対しても強いという利
点がある。また、前述では、加算器に使用する素子がバ
イポーラトランジスタであるとして説明したが、本発明
は、電解効果トランジスタであっても同様な効果を得る
ことができる。
光受信回路は、回路構成が簡単であるため、ＩＣチップ
内に集積化することが容易であり、信号入力部、リファ
レンス入力部ともに、同一構成の加算器をそれぞれ備え
る構成であるので、電源変動等に対しても強いという利
点がある。また、前述では、加算器に使用する素子がバ
イポーラトランジスタであるとして説明したが、本発明
は、電解効果トランジスタであっても同様な効果を得る
ことができる。
【００３５】
【発明の効果】以上説明したように本発明によれば、受
光レベルの変動、入力信号パターンの変化に影響を受け
ることなく、安定で最適なスレッショルド電圧を自動的
に設定することができ、正確にバースト光のパルスを再
生することができる。
光レベルの変動、入力信号パターンの変化に影響を受け
ることなく、安定で最適なスレッショルド電圧を自動的
に設定することができ、正確にバースト光のパルスを再
生することができる。
【図１】本発明の一実施例によるバースト光受信回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１の詳細な回路構成を示す図である。
【図３】本発明一実施例の動作を説明するコンパレータ
への入力信号と出力信号とを示す波形図である。
への入力信号と出力信号とを示す波形図である。
【図４】コンパレータにスレッショルド電圧を与える従
来技術の回路構成とその動作を説明する入力信号パター
ンとスレッショルド電圧との関係を示す図である。
来技術の回路構成とその動作を説明する入力信号パター
ンとスレッショルド電圧との関係を示す図である。
【図５】コンパレータにスレッショルド電圧を与える他
の従来技術の回路構成とその動作を説明する入力信号パ
ターンとスレッショルド電圧との関係を示す図である。
の従来技術の回路構成とその動作を説明する入力信号パ
ターンとスレッショルド電圧との関係を示す図である。
１、２ 加算器 ３ 信号入力部 ４ 基準電位発生源 ５ ローパスフィルタ ６ コンパレータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｂ 10/28 Ｈ０４Ｌ 25/03 (72)発明者 高井 厚志 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 光技術開発推進 本部内 (56)参考文献 特開 平７−115349（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 10/00 - 10/28 H04J 14/00 - 14/08 H03K 5/125 H04L 25/03
Claims (1)
- 【請求項１】 信号入力部と、基準電位発生源と、入力
信号のレベルと基準電位とを比較するコンパレータとを
備えて構成されるバースト光受信回路において、信号入
力部とコンパレータとの間に、入力信号と定数によりそ
のレベルが調整された基準電位とを加算して出力する第
１の加算器を備え、基準電位発生源とコンパレータとの
間に、基準電位と定数によりそのレベルが調節された入
力信号とを加算して出力する第２の加算器と、該第２の
加算器の出力を受けるローパスフィルタとを備えること
を特徴とするバースト光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14893195A JP3301889B2 (ja) | 1995-06-15 | 1995-06-15 | バースト光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14893195A JP3301889B2 (ja) | 1995-06-15 | 1995-06-15 | バースト光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098739A JPH098739A (ja) | 1997-01-10 |
| JP3301889B2 true JP3301889B2 (ja) | 2002-07-15 |
Family
ID=15463870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14893195A Expired - Fee Related JP3301889B2 (ja) | 1995-06-15 | 1995-06-15 | バースト光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301889B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11234349A (ja) | 1998-02-17 | 1999-08-27 | Fujitsu Ltd | バーストパルス幅補償回路及びパルス幅補償方法 |
| JP4968803B2 (ja) * | 2009-05-21 | 2012-07-04 | 日本電信電話株式会社 | バーストデータ受信回路 |
-
1995
- 1995-06-15 JP JP14893195A patent/JP3301889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098739A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| JPS6318894B2 (ja) | ||
| US4375037A (en) | Receiving circuit | |
| US5050190A (en) | Signal detection circuit not affected by minute voltage fluctuations contained in input signal and operation method therefor | |
| JPH0821906B2 (ja) | 光受信回路 | |
| US5541543A (en) | Regulating device for a telephone loud-speaker | |
| US5498993A (en) | Pulse light-receiving circuit with means to minimize power source noise | |
| JPH0128535B2 (ja) | ||
| JP3301889B2 (ja) | バースト光受信回路 | |
| US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
| US5095496A (en) | Digital audio signal receiver | |
| JP3181458B2 (ja) | 利得切り替え型光受信増幅回路 | |
| US4795919A (en) | Zero signal state detecting circuit | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| JP3912626B2 (ja) | 光受信回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JPS62154928A (ja) | 光受信回路 | |
| US4280100A (en) | Time modulation pulse averaging demodulator | |
| US3946253A (en) | Pulse train generator | |
| JP3284255B2 (ja) | 光パルス受信回路 | |
| JP2699610B2 (ja) | 同期信号分離回路 | |
| JPH0449739A (ja) | 光受信装置 | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP3341607B2 (ja) | 信号識別装置および情報識別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020409 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |