JPS6318894B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は振幅制御回路を接続するタツプを有す
る遅延回路を含んでいるアダプテイブ・フイルタ
であつて、さらに該アダプテイブ・フイルタによ
つて修正される信号を供給する第１入力と、アダ
プテイブ・フイルタによつて修正される信号の所
望波形にほぼ対応する波形を有する基準信号を供
給する第２入力と、誤差信号を導出する出力とを
有する差決定回路と、この誤差信号によつて制御
する前記振幅制御回路に対する制御信号を導出す
る制御信号導出回路と、さらに別の制御回路とを
有するアダプテイブ・フイルタに関するものであ
る。

この種のアダプテイブ・フイルタについては、
文献（Nachrichten Technische Zeitschrift）
1971，No.１の第18頁−第24頁、特に第20頁に開示
されている。この文献に開示されているアダプテ
イブ・フイルタの付加的な別の制御回路の機能は
フイルタの遅延回路の中心の主タツプにおける信
号振幅を一定に保持させることであり、このフイ
ルタが誤差信号を利用するのでこの付加した別の
制御回路をフイルタ外に、すなわちフイルタの入
力部の前段に配置している。しかしこの既知の回
路は、場合によつては、このような制御は不所望
な安定状態を生じてフイルタの出力信号の振幅が
零となつてしまうことが起こり得る。

本発明の目的は、この種アダプテイブ・フイル
タにおいて、上述の付加的のあるいは別の制御回
路を前述したような欠点を回避し得るような箇所
に設けることにある。

本発明によるアダプテイブ・フイルタは特許請
求の範囲各項に記載の如くの特徴を有する。

この付加的のあるいは別の制御回路を基準信号
の振幅に対して或いは修正された信号および誤差
信号に対して作用させることによつて、作動時に
特に発生し得るブロツク状態の発生を防止するこ
とができることが明らかとなつた。さらに追加し
て、フイルタによつて修正されるべき信号中に直
流電圧成分が存在する場合にはフイルタの出力信
号の零振幅はもはや生じない。すなわち、基準信
号がこの直流電圧成分を含まない場合にはフイル
タの前段での制御によつてこの直流電圧成分の制
御を行いがちであるが、これは一般的ではない。
というのは通常これは例えば回路からの不所望な
寄与によつて影響を受ける未知の値を有している
からである。

本発明の他の好適実施例によれば、この別の制
御回路を乗算回路とする。このように構成するこ
とにより、不所望な直流成分について振幅制御系
統に与えられる影響を実質的に除去し得る。

本発明によるアダプテイブ・フイルタはビデオ
信号中にあるレベルで存在する、例えばテレテキ
スト（teletext）信号またはデイジタル・オーデ
イオ信号のようなデータ信号中のエコーを抑圧す
るために著しく好適である。かかるフイルタを有
するテレビジヨン受像機はデータ信号に対して実
効あるのみならず信号の残りの部分に対しても実
効ある著しく良好なエコー抑圧を与えるので、受
像機によつて表示されるテレビジヨン画像の品質
を改善できる。

以下、図面により本発明を説明する。

第１図において、フイルタによつて変換される
べき信号をアダプテイブ・フイルタの入力端子１
に供給する。以下説明するようなこのフイルタの
構成に対しては、この信号をテレビジヨン信号の
ビデオ信号とし得る。ある時間期間中、このビデ
オ信号は例えばテレテキスト信号またはデイジタ
ル・ビデオ情報のようなデータ情報を含んでい
る。一般にこのデータ・情報はビデオ信号中にあ
るレベルですなわちこのビデオ信号の零レベルか
ら偏位したレベルで存在している。

次に第１図によりデータ信号が発生している期
間のアダプテイブ・フイルタの動作につき説明す
る。これに続く図は、どのゲート回路を使用して
データ信号の発生期間にフイルタの適応動作を実
施可能としかつビデオ信号の残りの期間にフイル
タの修正動作を維持させることができるかを示
す。

このフイルタの入力端子１は遅延回路３の入力
端子でもあり、この遅延回路は多数の口出しタツ
プ５，７，９，１１および１２を有している。こ
れらタツプ５，７，９および１１を振幅制御回路
１３，１５，１７および１９を経て夫々加算回路
２１に接続し、かつタツプ１２を１に等しい固定
伝達係数を有する回路２２を経て加算回路２１に
接続する。

この加算回路２１の出力端子２３からはクラン
プ回路２７の入力端子２５へ供給する信号を得
る。このクランプ回路２７はデータ信号の直流電
圧レベルを修正してその出力端子２９から得られ
る信号をこの信号が供給されるスレツシヨールド
回路３１によつて処理されるのに適するような状
態にする。

このスレツシヨールド回路３１の出力信号を自
動利得制御回路３３の入力端子３２へ供給する。
この自動利得制御回路３３の出力端子３４を差決
定回路３７の入力端子３５へ接続する。この差決
定回路の第２入力端子３９はクランプ回路２７の
出力端子２９から入来する信号を受信する。

このスレツシヨールド回路３１および自動利得
制御回路３３を経て差決定回路３７の入力端子３
５に得られる信号を基準信号と称する。このスレ
ツシヨールド回路３１の動作に基づいて、この基
準信号はこのフイルタの出力端子を兼ねている第
２入力端子３９における修正された信号が有すべ
き波形にほぼ対応する波形を有している。誤差信
号と称せられかつ複数個の自動設定を制御する信
号を差決定回路３７の出力端子４１から得る。

差決定回路３７の出力端子４１に生じた誤差信
号を４個の回路４３，４５，４７，４９へ供給
し、これら回路は積分器５１，５３，５５，５７
を経て夫々振幅制御回路１３，１５，１７，１９
に対して制御信号を夫々供給する。これら振幅制
御回路を増幅器によつて夫々形成し、その他方の
入力端子を口出しタツプ５，７，９，１１へ夫々
接続させる。これら増幅器４３，４５，４７，４
９は積分器５１，５３，５５，５７と相俟つて、
いわゆる修正回路を形成しており、これら修正回
路は振幅制御回路１３，１５，１７，１９を経て
差決定回路３７の第２入力端子３９における修正
された信号がこの回路の入力端子３５における基
準信号にほぼ等しくなるようにする。

この差決定回路３７の出力端子４１からの誤差
信号を自動利得制御回路３３の入力端子５９にも
供給する。この入力端子５９には乗算器すなわち
増幅器６１の入力端子を接続する。こ増幅器６１
の他方の入力端子を別の制御回路６３の入力端子
に接続する。この入力端子を自動利得制御回路３
３の入力端子３２に接続する。増幅器６１の出力
端子を積分回路６５を経て別の制御回路６３の他
方の入力端子に接続する。この別の制御回路６３
の出力端子をこの自動利得制御回路３３の出力端
子３４へ接続する。この別の制御回路６３は乗算
器によつて構成する。

この自動利得制御回路３３は基準信号の振幅を
ある値に、すなわち差決定回路３７の出力端子４
１における誤差信号が所望の修正された信号の値
にできるだけ接近した値となるような値に制御す
る。自動利得制御が作用している場合には、不所
望は安定状態はもはや生じ得ないようにするとと
もに修正さた信号中のいずれの直流電流成分もフ
イルタの出力信号を零にするような制御を行い得
ないようにする。

修正された信号中の直流成分が振幅制御回路１
３，１５，１７，１９に及ぼす影響を入力端子６
７に誤差信号が供給されるクランプ回路２７によ
つて低減させる。この誤差信号を積分器６９を経
て増幅回路すなわち乗算器７１の入力端子に供給
する。この乗算器の他の入力端子を定電流源７２
に接続する。従つて、この乗算器７１の出力端子
は直流信号を減算回路７３の入力端子に供給し、
この減算回路７３の出力端子における信号中にお
いて２つのデータ・レベル間のレベルがスレツシ
ヨールド回路３１のスレツシヨールド・レベルと
等しくなるようにする。尚、この場合減算回路７
３の他方の入力端子をクランプ回路２７の入力端
子２５へ接続しかつこの回路７３の出力端子をク
ランプ回路２７の出力端子２９へ接続してある。

これがため、クランプ回路２７はフイルタの適
応時間を低減させる。さらに、これはフイルタの
入力信号に起こりうるレベルを補償することはも
とより、例えばフイルタ内での直流結合によつて
生じたスレツシヨールド回路３１内でのいずれの
不所望の直流成分或いは起こりうる非対称性をも
補償し得る。このことはフイルタ回路を集積回路
として組立てるために著く好適となる。

修正された信号中に直流成分が存在しなかつた
り或いはスレツシヨールド回路に非対称性が存在
しないと予想される場合には、クランプ回路２７
を省略することができること明らかである。

フイルタを、前述した回路が予定するバイ−レ
ベル信号の処理の代わりにマルチ−レベル・デー
タ信号の処理に対して適するようにするために
は、基準信号の発生従つてスレツシヨールド回路
および追加の制御回路をこのフイルタに適応させ
る必要がある。

スレツシヨールド回路によつて発生させた基準
信号を使用する代わりに、別の異なる方法で発生
させた基準信号を使用することもできる。その場
合には、この自動利得制御をアナログ方法で使用
することができる。

この実施例では、振幅制御回路に対する誤差信
号を、平均自乗を最小化する方法に従つて処理す
る。この誤差信号の処理も他の好適な方法で行い
うること当然である。

所望ならば、例えば、加算回路２１の出力端子
２３、スレツシヨールド回路３１の出力端子また
は自動利得制御回路３３の出力端子３４における
信号を本アダプテイブ・フイルタの出力信号とし
て使用することが可能である。このフイルタの出
力信号をクランプ回路２７の出力端子２９から得
る場合には、この出力信号の振幅を自動利得制御
回路によつて一定に保持できる。この制御回路は
積分回路６５の出力信号をその制御信号として使
用するが乗算回路６３の方向とは反対の方向へ制
御する割算回路によつてこれを行う。すなわち乗
算回路６３を反対の制御を行う割算回路とする。
乗算回路６３を差決定回路３７の入力端子３５の
側ではなくて出力端子４１の側に設ける場合に
は、前述の制御回路の出力信号を差決定回路３７
の入力端子３９へ供給することが可能である。そ
の場合に、必要に応じ出力信号を回路中の他の点
から導出することができる。

増幅制御回路すなわち自動利得制御回路３３を
上述したように構成することにより、この増幅制
御回路は雑音に感じなくなり、その上迅速に制御
するという利益を奏する。さらにまた、例えばピ
ーク検波を使用して制御信号を得るように構成す
ることもできる。

本発明によるフイルタは、例えばパルス幅、パ
ルス時間およびパルス位置変調信号のようなアナ
ログ・パルス変調信号と、同期および非同期デー
タ信号とを処理するために好適である。クロツク
信号を回復するための回路が必要でないので、こ
のフイルタは、例えば、レピータにおいて非同期
処理を行わせるためにとくに好適である。

本発明によるフイルタにおいては、所望に応じ
遅延回路の口出しタツプをその入力端子として使
用することができる。

何ら制御が行われない遅延回路のタツプを本発
明の図示の実施例では中心部に配置させているが
別の異なる位置に配置することもできるし、所望
ならばある程度の制御を行うこともできる。

この遅延回路を集積回路として組立てるために
著しく好適な構成については特願昭52−106320号
（特公昭61−25255号）に開示されており、その場
合個々の遅延素子をラガーレ・セクシヨン
（Laguerre sections）として構成する。第２図は
この遅延回路の１つのセクシヨンを開示してい
る。勿論他の形の遅延回路を使用することが可能
である。

出力信号の振幅が乗算回路の各入力信号の振幅
に対し単調に増加または減少する場合には、使用
するこの乗算回路は直線性を有する必要はない。

第２図において、入力端子７５に供給された信
号を抵抗７７を介してダーリントン接続したエミ
ツタ−ホロワトランジスタ対７９，８１に供給す
る。このトランジスタ対７９，８１をそれらのエ
ミツタを用いてトランジスタ８３に結合し、この
トランジスタのコレクタを出力端子８５へ接続
し、これより次段のセクシヨンに対する入力信号
を得る。

さらに、この入力端子７５をコンデンサ８７を
経てトランジスタ８８に接続し、このトランジス
タのコレクタはトランジスタ８９のエミツタを制
御する。トランジスタ８９のコレクタをトランジ
スタ８３のコレクタに接続する。

３つのトランジスタ９１，９３，９５はトラン
ジスタ８８のベース・エミツタ接合、トランジス
タ８１のコレクタおよびトランジスタ８３，８９
とのコレクタに対する直流電流源を形成してい
る。尚、このトランジスタのコレクタはトランジ
スタ７９のベースに接続させてある。この目的の
ため、これらトランジスタ９１，９３および９５
のベースをトランジスタ９７のベースに接続する
とともに、トランジスタ９９のエミツタに接続さ
せ、この後者のトランジスタのベースをトランジ
スタ９７のコレクタに接続させてこれに抵抗１０
１を経て直流を供給する。この直流電流はトラン
ジスタ１０３のコレクタに接続させてあるトラン
ジスタ１０５のベースから生じる。この後者のト
ランジスタのエミツタをトランジスタ１０３のベ
ースおよび３つのトランジスタ１０７，１０９お
よび１１１のベースに夫々接続させる。これらト
ランジスタ１０７，１０９および１１１はこの順
序に従つてトランジスタ８１のベースに接続され
ているトランジスタ７９のエミツタ、トランジス
タ８１，８３の相互接続されたエミツタおよびト
ランジスタ８３と８９のベースに接続されている
トランジスタ１１２のエミツタに対する直流電流
源を構成している。尚、トランジスタ１１２のベ
ースは零電位に接続してある。

遅延回路のタツプを構成する出力端子１１３に
供給される信号Ａをトランジスタ７９のエミツタ
から得る。入力端子７５からこの出力端子１１３
への信号通路は低域通過特性を有し、そのしや断
周波数を遅延回路を経て通過させようとする信号
の周波数帯域の最大周波数近くに選定する。出力
端子１１５はトランジスタ１１１のエミツタから
得た基準電位Ｂを有している。

出力端子１１７はフイルタの他の部分に直流電
流を供給するためのものであつて、この出力端子
をトランジスタ１０５のエミツタに接続させる。

この回路は入力端子７５と出力端子８５との間
での回路遅延転送機能を有していて、その遅延時
間は抵抗７７とコンデンサ８７の値の積で決ま
る。

端子１１３，１１５，１１７を第３図に示す振
幅制御回路の端子とし得る。

第３図においては、端子１１７を２つの電流源
トランジスタ１１９，１２１のベースに接続す
る。これら各トランジスタは乗算回路に直流電流
を供給する。

第１乗算回路を６個のトランジスタ１２３，１
２５，１２７，１２９，１３１および１３５を以
つて構成し、これらトランジスタのうち１２３と
１２５、１２７と１２９、および１３１と１３５
のエミツタを夫々結合させる。制御信号を逆相ti
でトランジスタ１２３および１２５のベースに供
給する。この制御信号の導出については後述す
る。

トランジスタ１２７および１３１のベースを端
子１１３に接続してこれに遅延回路のタツプから
信号Ａを供給する。トランジスタ１２９および１
３５のベースを端子１１５に接続してこれに基準
電位Ｂを与える。トランジスタ１２７および１３
５のコレクタを出力端子１３７に接続し、トラン
ジスタ１２９および１３１のコレクタを出力端子
１３９に接続する。出力端子１３７および１３９
は第１乗算回路によつて制御される振幅を夫々有
している信号ＰおよびＱを逆相で送出する。

第２乗算回路を６個のトランジスタ１４１，１
４３，１４５，１４７，１４９および１５１を以
つて構成する。この場合、トランジスタ１４１と
１４３、１４５と１４７および１４９，１５１の
エミツタを夫々相互接続させている。トランジス
タ１４３のベースを端子１１５の基準電位Ｂに接
続する。トランジスタ１４７および１５１のベー
スを入力端子１５３に接続してこれに誤差信号＋
εを供給し、トランジスタ１４５および１４９の
ベースを入力端子１５５に接続してこれに誤差信
号−εを逆相で供給する。トランジスタ１４７お
よび１４９のコレクタを相互接続させると共に３
つのトランジスタ１５７，１５９および１６１か
ら成る電流ミラー回路を経てトランジスタ１４５
および１５１の相互接続されたコレクタに接続
し、これにより積分器として機能するコンデンサ
１６３へ電流を供給する。この電流は遅延回路の
該当するタツプから来る信号Ａと誤差信号との積
を表わす大きさの電流である。

この電流に応答して、制御信号をコンデンサ１
６３の両端子間に発生させてこの制御信号をトラ
ンジスタ１２５のベースへ擬似トランジスタとし
て配置構成したトランジスタ１６５，１６７の相
補対を経て供給する。このトランジスタの相補対
はエミツタ抵抗１６８を有しており、また制御電
圧をトランジスタ１２３のベースへ一対の相補形
トランジスタ１６９，１７１、抵抗１７３および
トランジスタ１７５を経て逆相で供給する。尚、
トランジスタ１６９，１７１もまた擬似トランジ
スタとして配置させてある。トランジスタ１２
３，１２５のベースの多数のダイオード１７７，
１７９，１８１および１８３から成る回路はトラ
ンジスタ対１６５，１６７および１６９，１７１
によつて供給された電流を適切なレベルの電圧に
変換させる。

擬似トランジスタ１６５，１６７および１６
９，１７１は相補的であつてコンデンサ１６３の
電圧が抵抗１６８および１７３で決まるある値に
ある時はベース電流は等しいが反対方向であり、
この値は制御開始時の場合のように増幅器１４
５，１４７，１４９，１５１によつて制御電流が
供給されない場合には自己調整を行う。この擬似
トランジスタ１６５，１６７および１６９，１７
１の電流利得は等しいので、制御動作の開始時に
おけるトランジスタ１２３および１２５のベース
電圧は夫々同一の値であつて第１乗算回路１２
３，１２５，１２７，１３１，１３５の利得は零
である。

トランジスタ１４１，１４３を一時的にしや断
させることによつて、第２乗算回路１４１，１４
３，１４５，１４７，１４９，１５１を不作動に
することができるが、これを入力端子１８５に供
給されるべきゲート信号Ｔによつて行うが、その
場合このゲート信号をトランジスタ１４１，１４
３のエミツタへダイオード１８７を経て供給す
る。このことによりコンデンサ１６３における制
御電圧は影響されないので、この制御によつて得
られる第１乗算回路の振幅設定をしばらくの間維
持する。

第４図に示すように、振幅制御回路の端子１３
７および１３９からの信号ＰおよびＱを加算回路
１８５，で加算してこれを８個のトランジスタ１
９１，１９３，１９５，１９７，１９９，２０
１，２０３および２０５から成る減算回路の入力
端子１８７および１８９へ供給する。この減算回
路の他方の入力端子をエミツタ結合トランジスタ
対２０７，２０９のコレクタとする。この減算回
路の出力端子をトランジスタ１９１，１９５の相
互接続コレクタおよびトランジスタ１９３，２０
１の相互接続コレクタによつて夫々形成すると共
に、これよりクランプ出力信号を２つの出力端子
２１５，２１７に対し２つのエミツタホロワ２１
１，２１３を経て逆相で供給する。３つの抵抗２
１９，２２１，２２３と、トランジスタ１９１，
１９３のベースに接続されかつ零電位に接続させ
たダイオード２２５とを有する回路は減算回路の
出力回路を構成している。

このクランピングは、減算回路において入力端
子１８７，１８９における信号の直流成分を直流
電流、すなわち、エミツタ結合させたトランジス
タ対２０７，２０９を経て電流ミラー回路を形成
するように配置させたトランジスタ１９９，１９
７，１９５および２０５，２０３，２０１へ夫々
供給される直流電流によつて修正するという事実
に応動して行われる。

これら直流電流を誤差信号＋εおよび−εから
導出するが、これら誤差信号を２つの入力端子２
２７，２２９を経てエミツタ結合させたトランジ
スタ対２３１，２３３の各トランジスタのベース
を夫々逆相で供給してこれらを制御させる。トラ
ンジスタ２３３のコレクタをトランジスタ２３１
のコレクタへ３つのトランジスタ２３５，２３
７，２３９を有する電流ミラー回路を経て接続す
るので、入力端子２２７，２２９における平均電
圧差の大きさである差電流をこのコレクタ回路に
おいて積分器として機能するコンデンサ２４１へ
供給する。このコンデンサ２４１の両端子間には
この差電流に応答して制御電圧が生じ、この制御
電圧がトランジスタ２０９のベースを擬似トラン
ジスタとして配置されかつエミツタ抵抗２４６を
有する一対の相補トランジスタ２４３，２４５を
経て制御すると共に、トランジスタ２０７のベー
スを擬似トランジスタとして配置されかつ抵抗２
５１を有する一対の相補トランジスタ２４７，２
４９を経て制御する。この場合この変化はトラン
ジスタ２０７，２０９のベースに逆相で現われ
る。

これらトランジスタ２０７，２０９のベースに
はさらに別のダイオード回路２５９，２６１，２
６３，２６５を接続し、このダイオード回路には
２つの抵抗２５５，２５７によつて給電を行い、
よつて擬似トランジスタ２４３，２４５および２
４７，２４９によつて供給される電流をトランジ
スタ対２０７，２０９のベースの制御に好適なレ
ベルの電圧へと変換させる。これら抵抗２５５お
よび２５７の機能はクランプ回路の制御範囲に適
合させることにある。

一対のトランジスタ２０７，２０９はベースを
端子１１７に接続させた電流源トランジスタ２６
７からの直流電流を有している。第２図に図式的
に示すような各ラガーレ・セクシヨンに対して
は、第４図に破線で示すように電流源トランジス
タが設けられている。これら電流源は入力端子１
８７および１８９に対し信号ＰおよびＱを介して
供給される直流電流を補償する。

トランジスタ２５３のベースを零電位点にエミ
ツタ・ホワロ２６９を経て接続する。このエミツ
タ・ホロワ２６９に対するエミツタ電流を電流源
トランジスタ２７１によつて供給する。

一対のトランジスタ２３１，２３３に対する直
流電流を電流源トランジスタ２７３によつて供給
する。これら電流源トランジスタ２７１および２
７３のベースを抵抗２７５および２つの抵抗２７
７，２７９によつて制御する。

入力端子２８３からダイオード２８１を経てト
ランジスタ２３１，２３３のエミツタへ供給させ
たゲート信号Ｔによつてこれらトランジスタをカ
ツト・オフさせることによつて、制御電圧の発生
を一時的に停止させる。この場合コンデンサ２４
１の両端子間電圧は影響されない。

第４図に示すクランプ回路の出力端子２１５お
よび２１７はフイルタ回路の出力部と第５図の回
路の入力部とを構成している。

第５図において、入力端子２１５，２１７に生
じたクランプ信号を２つのトランジスタ２８５，
２８７のベースに逆相で供給する。これらトラン
ジスタはこれらトランジスタのエミツタ回路に含
まれているトランジスタと組み合わさつて別の制
御回路を形成している。この制御信号をトランジ
スタ２８９のベースに供給する。次にこの制御信
号を得る方法につき説明する。２個のトランジス
タ２９１，２９３と抵抗２９５とを含むフリツプ
フロツプ回路をトランジスタ２８９のコレクタと
トランジスタ２８５，２８７のエミツタとの間に
配設して別の制御回路をトランジスタ２８５，２
８７のベースに生ずる信号に対するスレツシヨー
ルド回路として動作せしめるので、これらトラン
ジスタのコレクタには２レベル信号が生じるが、
この信号の振幅をトランジスタ２８９のベースに
おける制御電圧によつて決定する。トランジスタ
２８５のベースがトランジスタ２８７のベースよ
りも正の電位にあるときは、トランジスタ２９１
はしや断しかつトランジスタ２９３が導通するの
で、電流源２８９の電流がトランジスタ２８７を
経て流れ、およびトランジスタ２８５のベースが
トランジスタ２８７のベースよりも負の電位にあ
るときは、この電流はトランジスタ２８５を経て
流れる。

入力端子２１５，２１７に生じた信号を２つの
トランジスタ２９７，２９９のベースに供給し、
これら後者のトランジスタのエミツタを直流電流
源トランジスタ３０５のコレクタへ抵抗３０１，
３０３を経て接続し、さらに前述の後者のトラン
ジスタのコレクタをトランジスタ２８５および２
８７のコレクタへ夫々接続させる。その結果、こ
れら４個のトランジスタ２８５，２８７，２９
７，２９９のコレクタ回路は差決定回路を形成し
ており、この差決定回路において、トランジスタ
２９７，２９９を経て供給されるフイルタの出力
信号と、トランジスタ２８５，２８７によつて供
給されかつトランジスタ２８９のベースに生ずる
制御信号によつて制御される振幅を有している基
準信号とを互いに減算させるので、２つの出力端
子３０７，３０９には誤差信号＋εおよび−εが
逆相で供給される。

この誤差信号をさらに２つのトランジスタ３１
１，３１３および３１５，３１７のベースに夫々
供給する。これらトランジスタ３１３および３１
７のエミツタをトランジスタ３１９のコレクタに
接続しかつトランジスタ３１１および３１５のエ
ミツタをトランジスタ３２１のコレクタに接続
し、これらトランジスタ３１９，３２１のベース
を入力端子２１５，２１７に入来した信号によつ
て夫々制御し、およびそれらのエミツタを直流電
流源トランジスタ３２９のコレクタへ、フリツプ
フロツプ回路すなわち２つのトランジスタ３２
３，３２５と抵抗３２７とを具えかつスレツシヨ
ールド回路として供するフリツプフロツプ回路を
介して、接続する。トランジスタ３１１および３
１７の相互接続したコレクタをトランジスタ３１
３および３１５の相互接続したコレクタへ、３個
のトランジスタ３３１，３３３および３３５と抵
抗３３６とを具える電流ミラー回路を経て接続す
るので、トランジスタ３１３および３１５のコレ
クタは積分器として供するコンデンサに差電流を
供給し、このためそのコンデンサの両端子間に電
圧を発生させる。この電圧は誤差信号の値にフイ
ルタの出力信号の符号を掛合わせた大きさを有し
ている。

３個のエミツタ・ホロワ３３９，３４１，３４
３と抵抗３４５とを経て、コンデンサ３３７の電
圧をトランジスタ３４７のエミツタへ供給し、こ
のトランジスタのベースを零電位に接続し、また
そのコレクタからは制御信号を２つのトランジス
タ３４９，３５１に供給する。これら後者のトラ
ンジスタはトランジスタ２８９と相俟つて電流ミ
ラー回路を形成する。

トランジスタ３０５および３２９は２つのトラ
ンジスタ３５３，３５５と抵抗３５７と組み合わ
さつて電流ミラー回路を形成しており、これを零
電位点から抵抗３５９によつて制御する。

トランジスタ２８５，２８７，２９７および２
９９のコレクタへの直流電流を抵抗３６１，３６
３を経て供給し、これらエミツタ・ホロワのベー
スを抵抗−ダイオード回路網３６９，３７１，３
７３を経て好適レベルの点に接続する。抵抗３６
１および３６３を低抵抗とし、これらはトランジ
スタ３６５，３６７のばらつきを補償する。

トランジスタ３１９および３２１をゲート信号
Ｔによつて一時的にカツト・オフとすることがで
きるが、この場合ゲート信号を入力端子３７５に
供給してトランジスタ３２９のコレクタ電流をダ
イオード３７７を経てテイク・オーバーすること
によつて行い得る。

明確にするために、第１図に３１で示した唯一
個のスレツシヨールド回路の代わりに、第５図の
構成には２個のスレツシヨールド回路２９１，２
９３，２９５および３２３，３２５，３２７を示
してある。

例えば第３図に示す回路から、トランジスタ１
２５のエミツタ−コレクタ通路と並列にベースを
トランジスタ１２３および１２５が非導通となる
ような電圧に接続させたトランジスタのエミツタ
−コレクタ通路を配置構成することによつて第１
図に示す制御されない回路２２を導出することが
可能である。

【図面の簡単な説明】

第１図は本発明によるアダプテイブ・フイルタ
の一実施例を示すブロツク線図、第２図は第１図
に示すアダプテイブ・フイルタ用の遅延回路の遅
延素子の一構成例を示す回路図、第３図は第１図
に示すアダプテイブ・フイルタ用の振幅制御回路
の一構成例を示す回路図、第４図は第１図に示す
アダプテイブ・フイルタ用の本発明の他の実施例
によるクランプ回路の一構成例を示す回路図、第
５図は第１図に示すアダプテイブ・フイルタ用の
スレツシヨールド回路および追加の制御回路の一
構成例を示す回路図である。 １……入力端子、３……遅延回路、５，７，
９，１１，１２……タツプ、１３，１５，１７，
１９……振幅制御回路、２１……加算回路、２２
……回路、２７……クランプ回路、３１……スレ
ツシヨールド回路、３３……自動利得制御回路、
３７……差決定回路、４３，４５，４７，４９…
…回路、５１，５３，５５，５７，６５，６９…
…積分回路、６１，７１……増幅回路または乗算
器、６３……別の制御回路、７２……定電流源、
７３……減算回路。

Claims (1)

1. 【特許請求の範囲】 １ 振幅制御回路を接続するタツプを有する遅延
   回路を含んでいるアダプテイブ・フイルタであつ
   て、さらに該アダプテイブ・フイルタによつて修
   正される信号を供給する第１入力と、アダプテイ
   ブ・フイルタによつて修正される信号の所望波形
   にほぼ対応する波形を有する基準信号を供給する
   第２入力と、誤差信号を導出する出力とを有する
   差決定回路と、この誤差信号によつて制御する前
   記振幅制御回路に対する制御信号を導出する制御
   信号導出回路と、さらに別の制御回路とを有する
   アダプテイブ・フイルタにおいて、 前記別の制御回路を前記差決定回路の入力側に
   設け、前記別の制御回路に対する制御信号を、前
   記基準信号を供給する入力と前記差決定回路の出
   力に結合されている入力とを有する乗算回路の出
   力側に設けた積分器より得る如くし、前記別の制
   御回路は前記差決定回路の第２入力側に設けられ
   た乗算回路とするか、あるいは前記差決定回路の
   第１入力側に設けられた割算回路と差決定回路の
   出力側に設けられた乗算回路との組合せとするこ
   とを特徴とするアダプテイブ・フイルタ。 ２ 振幅制御回路を接続するタツプを有する遅延
   回路を含んでいるアダプテイブ・フイルタであつ
   て、さらに該アダプテイブ・フイルタによつて修
   正される信号を供給する第１入力と、アダプテイ
   ブ・フイルタによつて修正される信号の所望波形
   にほぼ対応する波形を有する基準信号を供給する
   第２入力と、誤差信号を導出する出力とを有する
   差決定回路と、この誤差信号によつて制御する前
   記振幅制御回路に対する制御信号を導出する制御
   信号導出回路と、さらに別の制御回路とを有する
   アダプテイブ・フイルタにおいて、 前記別の制御回路を前記差決定回路の入力側に
   設け、前記別の制御回路に対する制御信号を、前
   記基準信号を供給する入力と前記差決定回路の出
   力に結合されている入力とを有する乗算回路の出
   力側に設けた積分器より得る如くし、前記別の制
   御回路は前記差決定回路の第２入力側に設けられ
   た乗算回路とするか、あるいは前記差決定回路の
   第１入力側に設けられた割算回路と差決定回路の
   出力側に設けられた乗算回路との組合せとし、 該別の制御回路の入力信号をスレツシヨールド
   回路から得ており、該スレツシヨールド回路の入
   力にはスレツシヨールド回路によつて処理すべき
   信号中のスレツシヨールドレベルより偏移する信
   号のレベルを修正するクランプ回路を設けたこと
   を特徴とするアダプテイブ・フイルタ。 ３ 振幅制御回路を接続するタツプを有する遅延
   回路を含んでいるアダプテイブ・フイルタであつ
   て、さらに該アダプテイブ・フイルタによつて修
   正される信号を供給する第１入力と、アダプテイ
   ブ・フイルタによつて修正される信号の所望波形
   にほぼ対応する波形を有する基準信号を供給する
   第２入力と、誤差信号を導出する出力とを有する
   差決定回路と、この誤差信号によつて制御する前
   記振幅制御回路に対する制御信号を導出する制御
   信号導出回路と、さらに別の制御回路とを有する
   アダプテイブ・フイルタにおいて、 前記別の制御回路を前記差決定回路の入力側に
   設け、前記別の制御回路に対する制御信号を、前
   記基準信号を供給する入力と前記差決定回路の出
   力に結合されている入力とを有する乗算回路の出
   力側に設けた積分器より得る如くし、前記別の制
   御回路は前記差決定回路の第２入力側に設けられ
   た乗算回路とするか、あるいは前記差決定回路の
   第１入力側に設けられた割算回路と差決定回路の
   出力側に設けられた乗算回路との組合せとし、 該別の制御回路の入力信号をスレツシヨールド
   回路から得ており、該スレツシヨールド回路の入
   力にはスレツシヨールド回路によつて処理すべき
   信号中のスレツシヨールドレベルより偏移する信
   号のレベルを修正するクランプ回路を設け、該ク
   ランプ回路は積分器を通じる誤差信号と直流電流
   とを供給される乗算回路を有し、この乗算回路の
   出力信号を減算回路内で前記スレツシヨールド回
   路の入力信号より減算することを特徴とするアダ
   プテイブ・フイルタ。