KR0180464B1 - 인덱스 펄스 발생회로 - Google Patents
인덱스 펄스 발생회로 Download PDFInfo
- Publication number
- KR0180464B1 KR0180464B1 KR1019960031323A KR19960031323A KR0180464B1 KR 0180464 B1 KR0180464 B1 KR 0180464B1 KR 1019960031323 A KR1019960031323 A KR 1019960031323A KR 19960031323 A KR19960031323 A KR 19960031323A KR 0180464 B1 KR0180464 B1 KR 0180464B1
- Authority
- KR
- South Korea
- Prior art keywords
- index
- voltage
- input terminal
- pulse
- comparing means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
본 발명은 인덱스 펄스 발생회로를 공개한다. 그 회로는 모터의 회전을 감지하여 펄스를 발생하는 인덱스 홀 센서 상기 인덱스 홀 센서로부터의 출력전압을 증폭하는 인덱스 증폭수단, 상기 인덱스 증폭수단의 출력전압이 인가되는 포지티브 입력단자와 제 1 전압이 인가되는 네거티브 입력단자를 가진 제 1 비교수단, 상기 제 1 비교수단의 포지티브 입력단자와 접지 사이에 연결된 제 1 캐패시터, 상기 제 1 비교수단의 포지티브 입력단자와 접지사이에 직렬 연결된 저항과 기준전압원, 소정 전류가 인가되는 포지티브 입력단자와 제 2 전압이 인가되는 네거티브 입력단자를 가진 제 2 비교수단, 상기 제 2 비교수단의 포지티브 입력단자와 접지사이에 연결된 제 2 캐패시터, 및 상기 제 1 비교수단의 출력신호가 상승하여 상기 제 1 전압에 도달한 시점에서 제 1 상태로 천이하여 상기 제 2 비교수단의 출력신호가 상승하여 상기 제 2 전압에 도달한 시점에서 제 2 상태로 천이하는 인덱스 펄스를 발생하기 위한 인덱스 펄스 출력수단으로 구성되어 있다. 따라서, 제 1, 2 전압을 조절함에 의해서, 또는 제 1, 2 캐패시터의 값을 조절함에 의해서 인덱스 펄스의 펄스폭을 조절할 수 있다.
Description
본 발명은 인덱스 펄스 발생회로에 관한 것으로, 특히 인덱스 회로의 인덱스 출력 펄스 폭을 조절할 수 있는 인덱스 펄스 발생회로에 관한 것이다.
인덱스 펄스 발생회로는 모터가 1회전 한 것을 감지하여 모터가 1회전 할 때마다 일정 듀티(duty)의 펄스를 발생하는 것이다. 이 인덱스 펄스는 제어회로에 공급되어 제어회로의 동작신호로 사용된다.
도 1 은 종래의 인덱스 펄스 발생회로를 나타내는 것으로, 인덱스 홀 센서(10), 인덱스 증폭기(12), 및 저항들(R1, R2)로 구성되어 있다. 종래의 인덱스 회로는 인덱스 증폭기(12)가 인덱스 홀 센서(10)에서 발생하는 작은 신호를 입력받아 증폭하여 입력신호(Vin)가 로우레벨일 때 인덱스 펄스(IDX_OUT)를 발생하였다.
도 2 의 a, b는 도 1의 입출력 파형을 나타내는 것으로, 도 2 의 a파형은 입력신호(Vin)의 파형을 도 2 의 b파형은 도 1 의 인덱스 펄스(IDX_OUT)의 파형을 각각 나타내는 것이다. 인덱스 펄스 발생회로는 입력신호(Vin)의 로우레벨(도면에서, 0V에서 -100mV까지)을 감지하여 로우레벨의 인덱스 펄스(IDX_OUT)를 발생함을 알 수 있다.
상술한 종래의 인덱스 펄스 발생회로는 입력신호(Vin)의 듀티에 의해 인덱스 펄스의 펄스폭이 고정되어 제어회로에 공급되게 된다. 이 고정된 인덱스 펄스 신호의 폭이 사용가능한 응용회로에 제약을 주게된다.
본 발명의 목적은 사용자가 인덱스 펄스신호의 펄스폭을 조절하는 것이 가능한 인덱스 펄스 발생회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 인덱스 펄스 발생회로는 모터의 회전을 감지하여 펄스를 발생하는 인덱스 홀 센서 상기 인덱스 홀 센서로 부터의 출력전압을 증폭하는 인덱스 증폭수단, 상기 인덱스 증폭수단의 출력전압이 인가되는 포지티브 입력단자와 제 1 전압이 인가되는 네거티브 입력단자를 가진 제 1 비교수단, 상기 제 1 비교수단의 포지티브 입력단자와 접지사이에 연결된 제 1 캐패시터, 상기 제 1 비교수단의 포지티브 입력단자와 접지사이에 직렬 연결된 저항과 기준전압원, 소정 전류가 인가되는 포지티브 입력단자와 제 2 전압이 인가되는 네거티브 입력단자를 가진 제 2 비교수단, 상기 제 2 비교수단의 포지티브 입력단자와 접지사이에 연결된 제 2 캐패시터, 및 상기 제 1 비교수단의 출력신호가 상승하여 상기 제 1 전압에 도달한 시점에서 제 1 상태로 천이하여 상기 제 2 비교수단의 출력신호가 상승하여 상기 제 2 전압에 도달한 시점에서 제 2 상태로 천이하는 인덱스 펄스를 발생하기 위한 인덱스 펄스 출력수단으로 구성되어 있다.
도 1 은 종래의 인덱스 펄스 발생회로를 나타내는 것이다.
도 2 는 도 1 의 인덱스 펄스 발생회로의 입출력 파형을 나타내는 것이다.
도 3 은 본 발명의 인덱스 펄스 발생회로를 나타내는 것이다.
도 4 는 도 3 의 인덱스 펄스 발생회로의 각부 출력 파형을 나타내는 것이다.
첨부된 도면을 참고로 하여 본 발명의 인덱스 펄스 발생회로를 설명하면 다음과 같다.
도 3 은 본 발명의 인덱스 펄스 발생회로를 나타내는 것으로, 저항들(R1, R2, R3), 캐패시터들(C1, C2), 전압원들(V1, V2, Vref), 인덱스 홀 센서(10), 인덱스 증폭기(12), 바이어스 회로(20), 비교기들(22, 24), 및 인버터(26)로 구성되어 있다.
인덱스 증폭기(12)의 출력신호(Vout)를 입력하는 비교기(22)는 출력신호(Vout)의 하강엣지에서 로우레벨로 하강하여 로우레벨을 유지하다가 기준전압(Vref)과 비교기(22)의 포지티브 입력단자사이의 저항(R3)과 포지티브 입력단자와 접지사이의 캐패시터(C1)를 통하여 충전전류를 얻어 인덱스 증폭기(12)의 출력신호(Vout)의 상승 엣지에서 일정시간의 시간지연(t1)을 가지면서 로우레벨에서 기준전압(Vref)까지 충전되는 비교기(22)의 출력파형을 발생한다.
비교기(24)의 출력신호는 비교기(22)의 출력신호가 비교기(22)의 네거티브 입력단자에 연결된 전압원(V1)의 전압으로 감소하면 하이레벨에서 로우레벨로 천이하여 로우레벨을 유지하다가 비교기(22)의 출력신호가 비교기(22)의 네거티브 입력단자에 연결된 전압원(V1)의 전압으로 증가하면 로우레벨에서 하이레벨로 일정시간의 시간지연(t2)을 가지면서 바이어스 회로(20)의 출력전압까지 상승하는 출력파형을 발생한다. 캐패시터(C2)에 충전되는 전류는 바이어스 회로(20)로 부터 공급된다.
즉, 인덱스 펄스(IDX_OUT) 신호의 펄스폭은 비교기(22)의 출력신호가 전압원(V1)의 전압에 도달하는 시간부터 비교기(24)의 출력신호가 전압원(V2)의 전압에 도달하는 시간까지이다. 인버터(26)는 비교기들(22, 24)의 출력신호를 입력하여 반전하여 출력한다.
도 4 의 a-d는 도 3 의 인덱스 펄스 발생회로의 각부 출력 파형을 나타내는 것으로, 도 4 의 a는 인덱스 증폭기(12)의 출력신호(Vout)의 파형을, 도 4 의 b는 비교기(22)의 출력신호의 파형을, 도 4 의 c는 비교기(24)의 출력신호의 파형을, 도 4 의 d는 인덱스 펄스(IDX_OUT)신호의 파형을 각각 나타내는 것이다.
도 4 의 a에 나타낸 바와 같은 펄스가 인덱스 증폭기(12)를 통하여 출력되면, 비교기(22)는 도 4 의 b에 나타낸 바와 같이, 인덱스 증폭기(12)의 출력신호의 하강엣지에서 하이레벨에서 로우레벨로 천이하고, 인덱스 증폭기(12)의 출력신호가 로우레벨을 유지하는 동안 로우레벨을 유지하다가 상승엣지에서 저항(R1)과 캐패시터(C1)에 의해서 일정시간의 지연시간(t1)을 가지면서 로우레벨에서 기준전압(Vref)까지 서서히 상승하는 신호를 발생한다. 비교기(24)는 도 4 의 c에 나타낸 바와 같이, 비교기(22)의 출력신호가 하강하여 전압원(V1)의 전압에 도달한 시점에서 하이레벨에서 로우레벨로 천이하여 로우레벨을 유지하다가 비교기(22)의 출력신호가 상승하여 전압원(V1)의 전압에 도달한 시점에서 캐패시터(C2)에 의해서 일정시간의 지연시간(t2)을 가지면서 로우레벨에서 바이어스 회로(20)의 출력전압까지 상승하는 신호를 발생한다. 인버터(26)의 출력신호(IDX_OUT)는 도 4 의 d에 나타낸 바와 같이, 비교기(22)의 출력신호가 상승하여 전압원(V1)의 전압에 도달한 시점에서 하이레벨에서 로우레벨로 천이하고 비교기(24)의 출력신호가 상승하여 전압원(V2)의 전압에 도달한 시점에서 로우레벨에서 하이레벨로 천이하는 펄스이다.
상술한 설명으로부터 알 수 있듯이, 칩내부의 비교기(22)의 네거티브 입력단자에 연결된 전압원(V1)의 전압과 비교기(24)의 네거티브 입력단자에 연결된 전압원(V2)의 전압을 조절함에 의해서 인덱스 펄스(IDX_OUT)신호의 펄스폭을 조절할 수 있으며, 또한, 일반적으로 캐패시터는 집적화시에 면적을 많이 차지하므로 칩의 외부에 연결하게 되는데 칩의 외부에서 조절하기 위해서는 비교기(22)의 포지티브 입력단자에 연결된 캐패시터(C1)와 비교기(24)의 포지티브 입력단자에 연결된 캐패시터(C2)의 값을 조절함에 의해서 지연시간(t1, t2)를 조절함에 의해서도 인덱스 펄스(IDX_OUT)신호의 펄스폭을 조절할 수 있다.
본 발명은 저항들(R1, R2, R3), 캐패시터들(C1, C2), 전압원들(V1, V2, Vref), 인덱스 홀 센서(10), 인덱스 증폭기(12), 바이어스 회로(20), 비교기들(22, 24), 및 인버터(26)로 구성되어 전압원들(V1, V2)의 전압을 조절하거나, 캐패시터들(C1, C2)의 값을 사용자가 조절함에 의해서 인덱스 펄스의 펄스폭을 사용자가 원하는대로 조절할 수 있다.
따라서, 본 발명의 인덱스 펄스 발생회로는 사용자가 전압원의 전압을 조절하거나, 캐패시터의 값을 조절함에 의해서 발생되는 인덱스 펄스신호의 펄스폭을 조절할 수 있다. 그래서, 인덱스 펄스신호를 입력하는 다음단의 제어회로의 특성에 적합한 인덱스 펄스신호를 발생할 수 있다.
Claims (4)
- 모터의 회전을 감지하여 펄스를 발생하는 인덱스 홀 센서; 상기 인덱스 홀 센서로 부터의 출력전압을 증폭하는 인덱스 증폭수단, 상기 인덱스 증폭수단의 출력전압이 인가되는 포지티브 입력단자와 제 1 전압이 인가되는 네거티브 입력단자를 가진 제 1 비교수단; 상기 제 1 비교수단의 포지티브 입력단자와 접지사이에 연결된 제 1 지연수단; 상기 제 1 비교수단의 포지티브 입력단자와 접지사이에 직렬 연결된 저항과 기준전압원; 소정 전류가 인가되는 포지티브 입력단자와 제 2 전압이 인가되는 네거티브 입력단자를 가진 제 2 비교수단; 상기 제 2 비교수단의 포지티브 입력단자와 접지사이에 연결된 제 2 지연수단; 및 상기 제 1 비교수단의 출력신호가 상승하여 상기 제 1 전압에 도달한 시점에서 제 1 상태로 천이하여 상기 제 2 비교수단의 출력신호가 상승하여 상기 제 2 전압에 도달한 시점에서 제 2 상태로 천이하는 인덱스 펄스를 발생하기 위한 인덱스 펄스 출력수단을 구비한 것을 특징으로 하는 인덱스 펄스 발생회로.
- 제 1 항에 있어서, 상기 제 1 전압 및 제 2 전압을 조절함에 의해서 인덱스 펄스의 펄스폭을 조절하는 것을 특징으로 하는 인덱스 펄스 발생회로.
- 제 1 항에 있어서, 상기 제 1 및 제 2 지연수단의 값을 조절함에 의해서 인덱스 펄스의 펄스폭을 조절하는 것을 특징으로 하는 인덱스 펄스 발생회로.
- 제 1 항에 있어서, 상기 제 1 및 제 2 지연수단은 캐패시터로 구성되어 있는 것을 특징으로 하는 인덱스 펄스 발생회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031323A KR0180464B1 (ko) | 1996-07-29 | 1996-07-29 | 인덱스 펄스 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031323A KR0180464B1 (ko) | 1996-07-29 | 1996-07-29 | 인덱스 펄스 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012931A KR980012931A (ko) | 1998-04-30 |
| KR0180464B1 true KR0180464B1 (ko) | 1999-04-01 |
Family
ID=19468014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960031323A KR0180464B1 (ko) | 1996-07-29 | 1996-07-29 | 인덱스 펄스 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0180464B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4573007B2 (ja) * | 2000-07-13 | 2010-11-04 | エルピーダメモリ株式会社 | Ｄｌｌ回路、及び、ｄｌｌ制御方法 |
-
1996
- 1996-07-29 KR KR1019960031323A patent/KR0180464B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012931A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166550A (en) | Comparator circuit with variable hysteresis characteristic | |
| KR100744592B1 (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| JP3982342B2 (ja) | Ｄ級増幅器における三角波生成回路および該三角波生成回路を用いたｄ級増幅器 | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| KR0139981B1 (ko) | 일정한 문턱전압을 갖는 히스테리시스 시스템 | |
| US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
| JP2007089278A (ja) | Ｄｃ−ｄｃコンバータ | |
| EP0433724A2 (en) | Voltage regulator with power boost system | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| KR20080000542A (ko) | 스위칭 레귤레이터 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| US4626702A (en) | Saw-tooth wave generating circuit | |
| US7123179B1 (en) | Apparatus and method for duty cycle conversion | |
| JP3141810B2 (ja) | 発振回路 | |
| JPH11214971A (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| JPH0774638A (ja) | Ａ−ｄ変換器 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| KR100316065B1 (ko) | 전압강하 변환회로 | |
| KR0171853B1 (ko) | 전기신호의 최저전압 제한회로 | |
| JP4056659B2 (ja) | 直流クランプ回路 | |
| KR0163724B1 (ko) | 전압 레귤레이터 | |
| JP3359407B2 (ja) | 信号発生回路 | |
| JPH0744248A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |