JP4573007B2 - Dll回路、及び、dll制御方法 - Google Patents

Dll回路、及び、dll制御方法 Download PDF

Info

Publication number
JP4573007B2
JP4573007B2 JP2000212751A JP2000212751A JP4573007B2 JP 4573007 B2 JP4573007 B2 JP 4573007B2 JP 2000212751 A JP2000212751 A JP 2000212751A JP 2000212751 A JP2000212751 A JP 2000212751A JP 4573007 B2 JP4573007 B2 JP 4573007B2
Authority
JP
Japan
Prior art keywords
circuit
phase
clock signal
signal
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000212751A
Other languages
English (en)
Other versions
JP2002026699A (ja
Inventor
和孝 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2000212751A priority Critical patent/JP4573007B2/ja
Priority to US09/904,035 priority patent/US6690214B2/en
Priority to KR10-2001-0042341A priority patent/KR100408101B1/ko
Publication of JP2002026699A publication Critical patent/JP2002026699A/ja
Application granted granted Critical
Publication of JP4573007B2 publication Critical patent/JP4573007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00Oscillators
    • Y10S331/02Phase locked loop having lock indicating or detecting means

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、DLL(Delay Locked Loop)回路及びDLL制御方法に関し、特に、クロック信号の立ち上がりと立ち下がりの位相をロックして出力するDLL回路及びDLL制御方法に関する。
【0002】
【従来の技術】
高精度なDLL回路では、任意の位相を発生させる回路の精度が重要である。
メモリのような半導体デバイスでは、外部から入力される外部クロックの立ち上がりと立ち下がりの両エッジに対してデータの入出力を規定する方式が主流になりつつある。このため、このような半導体デバイスに組み込まれる遅延同期回路は、その遅延同期回路から出力されるクロック信号を、外部から入力される外部クロックの立ち上がりと立ち下がりの両エッジに同期させることが望まれている。
【0003】
ここで、従来技術における遅延同期回路の例を以下に示す。この従来技術の遅延同期回路は、その遅延同期回路から出力されるクロック信号を、外部から入力される外部クロックの立ち上がりと立ち下がりの両エッジに同期させることを可能にしている。
【0004】
図11は、立ち上がり専用のDLL回路と立ち下がり専用のDLL回路の公知の複合を示している。そのDLL回路は、第1DLL系101と第2DLL系102とから構成されている。第1DLL系101は、第1位相判定回路111と、第1任意位相発生回路112とを備えている。第1任意位相発生回路112は、第1位相判定回路111が出力する位相判定結果信号D103に基づいて、外部から入力される基準クロック信号D102の位相を順次に遅延させて遅延クロック信号D102’を出力する。遅延クロック信号D102は、バッファ113を介して第1内部クロック信号として第1DLL系から出力される。第1内部クロック信号D104は、第1位相判定回路111に入力する。第1位相判定回路111は、外部クロック信号D101と第1内部クロック信号D104とを比較して、外部クロック信号D101と第1内部クロック信号D104との位相差を第1位相判定結果信号D103として出力する。第1位相判定回路111と第1任意位相発生回路112とから形成される遅延ループ回路の信号ループの繰り返しにより、外部クロック信号D101と第1内部クロック信号D104との位相が一致したときに、遅延クロック信号D102’は、その位相が固定され、即ち、図12(a),(b)、図13(a),(b)に示されるように、外部クロック信号D101の立ち上がり(Rise)がロックされ、第1内部クロック信号D104はその立ち上がりエッジがロックされて出力される。
【0005】
第2DLL系102は、第2位相判定回路114と、第2任意位相発生回路115とを備えている。第2任意位相発生回路115は、第2位相判定回路114が出力する位相判定結果信号D105に基づいて、外部から入力される基準クロック信号D102の位相を順次に遅延させて遅延クロック信号D102”を出力する。遅延クロック信号D102”は、バッファ116を介して第2内部クロック信号D106として第2DLL系102から出力される。第2内部クロック信号D106は、第2位相判定回路114に入力する。第2位相判定回路114は、外部クロック信号D101と第2内部クロック信号D106とを比較して、外部クロック信号D101と第2内部クロック信号D106との位相差を第2位相判定結果信号D105として出力する。第2位相判定回路114と第2任意位相発生回路115とから形成される遅延ループ回路の信号ループの繰り返しにより、外部クロック信号D101と第2内部クロック信号D106との位相が一致したときに、遅延クロック信号D102”は、その位相が固定され、即ち、図12(a),(c)、図13(a),(c)、に示されるように、外部クロック信号D101の立ち下がり(Fall)がロックされ、第2内部クロック信号D106はその立ち上がりエッジがロックされて出力される。
【0006】
このように、立ち上がりと立ち下がりの両方のエッジをロックするためには、第1DLL系101と第2DLL系102とには、任意位相発生回路112,115がそれぞれに必要である。従来、任意位相発生回路112,115のような任意の位相に少ないジッタで安定的に、且つ、連続的にクロックを発生させる回路が占める面積は、DLL回路を構成する他の回路に比べて非常に大きい。このため、従来技術のDLLでは、サイズの小型化が困難であった。特に、任意位相発生回路が消費する電力は全体の回路が消費する電力の大部分を占めている。
【0007】
チップサイズの小型化が望まれ、特に、任意位相発生の電力消費の削減が望まれる。
【0008】
【発明が解決しようとする課題】
本発明の課題は、チップサイズの小型化が可能なDLL回路、及び、DLL制御方法を提供することにある。
本発明の他の課題は、外部から供給されるクロック信号の立ち上がりと立ち下がりの両エッジに対して同期させた一系統のクロック信号を出力することが可能であり、且つ、その回路規模が小さくて消費電力が削減され得るDLL回路、及び、DLL制御方法を提供することにある。
【0009】
【課題を解決するための手段】
その課題を解決するための手段が、下記のように表現される。その表現中の請求項対応の技術的事項には、括弧()付きで、番号、記号等が添記されている。
その番号、記号等は、請求項対応の技術的事項と実施の複数・形態のうち少なくとも1つの技術的事項との一致・対応関係を明白にしているが、その請求項対応の技術的事項が実施の形態の技術的事項に限定されることを示すためのものではない。
【0010】
本発明によるDLL回路は、外部クロック(D1)が入力する第1位相判定回路(1)と、外部クロック(D1)が入力する第2位相判定回路(2)と、基準クロック(D2)が入力する任意位相発生回路(3)と、パルス幅可変回路(4)とを含み、パルス幅可変回路(4)が出力する内部クロック(D3)は第1位相判定回路(1)と第2位相判定回路(2)に入力し、第1位相判定回路(1)は、外部クロック(D1)と内部クロック(D3)との位相関係を判定して第1位相判定信号(D4)を出力し、第2位相判定回路(2)は、外部クロック(D1)と内部クロック(D3)との位相関係を判定して第2位相判定信号(D5)を出力し、任意位相発生回路(3)は、第1位相判定信号(D4)に基づいて基準クロック(D2)の位相を調整して調整済み基準クロック(D2’)をパルス幅可変回路(4)に出力し、パルス幅可変回路(4)は第2位相判定信号(D3)に基づいて調整済み基準クロック(D2’)のパルス幅を調整して立ち上がりと立ち下がりがロックされた内部クロック(D3)を出力する。高価であり複雑であり電流消費量が多い任意位相発生回路は、その使用数が2つから1つに削減され、回路規模が縮小し、製造コストが大幅に低減され、且つ、1系統の内部をクロック(D3)の両エッジをロックして生成することができる。
【0011】
任意位相発生回路(3)は、基準クロック(D2)の立ち上がりをロックし、パルス発生回路(4)は基準クロック(D2)の立ち下がりをロックする。又は、任意位相発生回路(3)は、基準クロック(D2)の立ち下がりをロックし、パルス発生回路(4)は基準クロック(D2)の立ち上がりをロックする。任意位相発生回路(3)は、このように単一であり、内部クロック(D3)は一系統であり、前部クロック(D3)の1パルスの立ち上がりと立ち下がりがロックされている。
【0012】
本発明によるDLL回路は、基準クロック(D2)の立ち上がり又は立ち下がりのいずれかをロックする第1遅延ループ(1,3.4)と、基準クロック(D2)の立ち下がり又は立ち下がりの他のいずれかをロックする第2遅延ループ(2,3,4)とを含み、第1遅延ループ(1,3,4)は、順次に僅かずつに位相を遅延させることにより入力されるクロック信号(D2)の位相を遅延させて任意の位相の調整済みクロック信号(D2’)を出力する任意位相発生回路(3)を備え、第2遅延ループ(2,3,4)は、第1遅延ループ(1,3,4)により立ち上がり又は立ち下がりのいずれかがロックされた調整済みクロック信号(D2’)のパルス幅を任意に調整して内部クロック(D3)を出力する。
【0013】
本発明によるDLL制御方法は、基準クロック(D2)に基づいてロック対象の外部クロック(D1)の位相をロックして調整ずみクロック(D2’)を出力すること、調整済みクロック(D2’)のパルス幅を調整することとから構成されている。位相調整されたクロックのパルス幅を調整することにより、簡素な回路で1系統の両エッジが固定された内部クロックを生成することができる。
【0014】
【発明の実施の形態】
図に対応して、本発明によるDLL回路の実施の形態は、第1位相判定回路が第2位相判定回路とともに設けられている。外部クロック信号D1は、図1に示されるように、その第1位相判定回路1とその第2位相判定回路2に入力される。第1位相判定回路1は、1系統の任意位相発生回路3に接続している。任意位相発生回路3は、パルス幅可変回路4に接続している。第1位相判定回路1には、外部から来る外部クロック信号D1とともに、パルス幅可変回路4が出力する後述の内部クロック信号D3とが入力して、第1ループが形成される。第1位相判定回路1は、内部クロック信号D3の立ち上がり時の外部クロック信号D1の信号レベルに基づいて位相判定結果信号D4を生成し、位相判定結果信号D4は任意位相発生回路3に入力する。
【0015】
ここで、第1位相判定回路1に入力される内部クロック信号D3の立ち上がり時に第1位相判定回路1に入力される外部クロック信号D1の電圧レベルがハイである場合、第1位相判定回路1は位相判定結果信号D4の電圧レベルをハイにして任意位相発生回路3へ出力する。この場合、第1位相判定回路1は、内部クロック信号D3の位相が外部クロック信号D1の位相より遅れていると判定している。
【0016】
第1位相判定回路1に入力される内部クロック信号D3の立ち上がり時に第1位相判定回路1に入力される外部クロック信号D1の電圧レベルがロウである場合、第1位相判定回路1は位相判定結果信号D4をその電圧レベルをロウにして任意位相発生回路3へ出力する。この場合、第1位相判定回路1は、内部クロック信号D3の位相は外部クロック信号D1の位相より進んでいると判定している。なお、本実施形態の第1位相判定回路1の詳細な構成とその動作は後述される。
【0017】
第2位相判定回路2は、パルス幅可変回路4に接続している。パルス幅可変回路4の出力側は、第2位相判定回路2の入力側に接続している。第2の位相判定回路2には、外部クロック信号D1と、パルス幅可変回路4が出力する既述の内部クロック信号D3とが入力する。また、第2位相判定回路2は、第2位相判定回路2に入力される内部クロック信号D3の立ち下がり時に、第2の位相判定回路2に入力される外部クロック信号D1の信号レベルに基づいて位相判定結果信号D5を生成する。位相判定結果信号D5は、パルス幅可変回路4に入力する。
【0018】
ここで、第2の位相判定回路2に入力される内部クロック信号D3の立ち下がり時に、第2の位相判定回路2に入力される外部クロック信号D1の電圧レベルがハイである場合、位相判定結果信号D5はその電圧レベルがハイになって出力される。この場合、第2位相判定回路2は、内部クロック信号D3の位相がその外部クロック信号D1の位相より遅れていると判定している。
【0019】
また、内部クロック信号D3の立ち下がり時において、外部クロック信号D1の電圧レベルがロウである場合、位相判定結果信号D5は電圧レベルをロウにして出力する。この場合、第2の位相判定回路2は、内部クロック信号D3の位相が外部クロック信号D1の位相より進んでいると判定している。なお、本実施形態における第2位相判定回路2の詳細な構成とその動作は後述される。
【0020】
任意位相発生回路3は、第1の位相判定回路1およびパルス幅可変回路4と接続されている。任意位相発生回路3には、外部から基準クロック信号D2と、第1位相判定回路1から位相判定結果信号D4とが入力される。また、任意位相発生回路3は、第1位相判定回路1から入力される位相判定結果信号D4に基づいて、外部から入力される基準クロック信号D2の遅延量を調整し、その遅延量が調整された調整済み基準クロック信号D2’をパルス幅可変回路4に出力する。
ここで、調整済み基準クロック信号D2’は、逆相の相補信号T,Bから構成されている。
【0021】
ここで、任意位相発生回路3に入力される位相判定結果信号D4の電圧レベルがロウの場合、任意位相発生回路3は入力された基準クロック信号D2から、前回出力した基準クロック信号D2’よりも、基準クロック信号D2からの位相をその遅延量を増加させて基準クロック信号D2’を生成して出力する。
【0022】
また、任意位相発生回路3に入力される位相判定結果信号D4の電圧レベルがハイの場合、任意位相発生回路3は入力された基準クロック信号D2から、前回出力した調整済み基準クロック信号D2’よりも、基準クロック信号D2からの位相をその遅延量を減少させて基準クロック信号D2’を生成して出力する。なお、本実施形態における任意位相発生回路3の詳細な構成とその動作は後述される。
【0023】
パルス幅可変回路4は、位相判定結果信号D5に基づいて、調整済み基準クロック信号D2’のパルス幅を調整して得られた内部クロック信号D3を内部と、第1位相判定回路1と、第2位相判定回路2に出力する。ここで、パルス幅は、1クロック中での電圧レベルがハイの状態である連続した期間によって表される。具体的には、パルス幅は、1クロック中でクロック信号の電圧値が予め定められた閾値電圧以上である連続した期間である。
【0024】
パルス幅可変回路4に入力された位相判定結果信号D5の電圧レベルがハイである場合、パルス幅可変回路4は入力された調整済み基準クロック信号D2’から、そのパルス幅を広げた内部クロック信号D3を生成して出力する。また、パルス幅可変回路4に入力された位相判定結果信号D5の電圧レベルがロウの場合、パルス幅可変回路4は入力された調整済み基準クロック信号D2’から、そのパルス幅を狭めた内部クロック信号D3を生成して出力する。なお、パルス幅可変回路4の詳細な構成とその動作は後述する。
【0025】
次に、本発明における遅延同期回路の第1の実施形態で用いられている各回路部分の詳細な構成および動作を示す。まず、パルス幅可変回路4の詳細な構成とその動作を説明する。図2は、パルス幅可変回路4の回路構成を示している。図2を参照すると、パルス幅可変回路4は、インバータ回路11とNチャネルトランジスタ12を含む。インバータ回路11の入力端とNチャネルトランジスタ12のゲートには、位相判定結果信号D5が入力する。
【0026】
Nチャネルトランジスタ12のドレインは、定電流化回路14を介してグランド15に接続している。Nチャネルトランジスタ12のソースは、容量16の一端、定電流化回路18の一端、Nチャネルトランジスタ20のゲートに接続している。容量16の他端はグランド17に接続している。定電流化回路18の他端は電源19に接続している。電源19は電位、VDD(VDD>0)である。
【0027】
ここで、定電流化回路14の両端に電位差がある場合には、その定電流化回路14を通過する電流はある一定値(IC1とする)を示す。また、定電流化回路18の両端に電位差がある場合には、その定電流化回路18を通過する電流はある一定値(IC2とする)を示す。ここで、IC1>IC2である。
【0028】
Nチャネルトランジスタ20のドレインはグランド21に接続している。Nチャネルトランジスタ20のソースは、定電流化回路28の一端に接続している。
この定電流化回路28の他端は、グランド29に接続している。また、定電流化回路28の両端に電位差がある場合には、定電流化回路28を通過する電流はある一定値(IC3とする)を示す。Nチャネルトランジスタ20のソースは、Nチャネルトランジスタ32のドレイン、Pチャネルトランジスタ35のゲート、バッファ38の第1入力端38aとに接続している。
【0029】
Nチャネルトランジスタ32のゲートには相補信号の一方Tが入力される。Nチャネルトランジスタ32のソースは、Pチャネルトランジスタ34のドレインに接続している。Pチャネルトランジスタ34のソースは、電源36に接続している。電源36は、電位VDDである。Pチャネルトランジスタ34のゲートに対する接続関係は後述する。また、Pチャネルトランジスタ35のソース、ドレインに対する接続関係も後述する。また、インバータ回路11の出力端は、Nチャネルトランジスタ13のゲートに接続している。
【0030】
Nチャネルトランジスタ13のドレインは、定電流化回路14を介してグランド15に接続されている。Nチャネルトランジスタ13のソースは、容量22の一端、定電流化回路24の一端、Nチャネルトランジスタ26のゲートとに接続している。容量22の他端はグランド23に接続している。定電流化回路24の他端は、電源25に接続している。電源25は、電位VDDである。ここで、定電流化回路24の両端に電位差がある場合には、その定電流化回路24を通過する電流は、定電流化回路18での電流と同じ値(IC2)を示す。
【0031】
Nチャネルトランジスタ26のドレインは、グランド27に接続している。Nチャネルトランジスタ26のソースは、定電流化回路30の一端に接続している。定電流化回路30の他端は、グランド31に接続している。また、定電流化回路30の両端に電位差がある場合には、その定電流化回路30を通過する電流は、定電流化回路28での電流と同じ値(IC3)を示す。Nチャネルトランジスタ32のソースは、Nチャネルトランジスタ33のドレイン、Pチャネルトランジスタ34のゲート、バッファ38の第2入力端38bとに接続している。
【0032】
Nチャネルトランジスタ33のゲートには、相補信号の他方Bが入力される。
Nチャネルトランジスタ33のソースは、Pチャネルトランジスタ35のドレインに接続している。Pチャネルトランジスタ35のソースは、電源37に接続している。電源37は、電位VDDである。
【0033】
バッファ38は、第1入力端38aと第2入力端38bとから入力される信号の強度を比較し、その比較結果に基づいて内部クロック信号D3を生成する。内部クロック信号D3は、バッファ38の出力端から出力する。
【0034】
次に、位相判定結果信号D4に応答するパルス幅可変回路4の動作を示す。まず、位相判定結果信号D4がハイの場合のパルス幅可変回路4の動作を以下に示す。Nチャネルトランジスタ12はオフ状態となる。このとき、電源19から定電流化回路18と容量16とを介してグランド17に電流が流れる。この場合、容量16はチャージされる。ここで、Nチャネルトランジスタ20のゲートの電位は、容量16の電位に等しい。このため、容量16がチャージされると、Nチャネルトランジスタ20のソースとドレイン間の抵抗(以後R1とする)は高くなる。
【0035】
また、Nチャネルトランジスタ13はオン状態となる。このとき、電源25から定電流化回路24、定電流化回路14を介してグランド15に電流が流れる。
また、容量22からグランド15に電流が流れる。この場合、容量22はディスチャージされる。ここで、Nチャネルトランジスタ26のゲートの電位は、容量22の電位に等しい。このため、容量22がディスチャージされると、Nチャネルトランジスタ26のソースとドレイン間の抵抗(以後R2とする)は低くなる。また、各Pチャネルトランジスタ34,35のソース・ドレイン間は導通状態にある。
【0036】
次に、位相判定結果信号D4がロウの場合のパルス幅可変回路4での動作を以下に示す。まず、Nチャネルトランジスタ12はオン状態となる。このとき、電源19から定電流化回路18、定電流化回路14を介してグランド15に電流が流れる。また、容量16からグランド15に電流が流れる。この場合、容量16はディスチャージされる。ここで、Nチャネルトランジスタ20のゲートの電位は、容量16の電位に等しい。このため、容量16がディスチャージされると、Nチャネルトランジスタ20のソースとドレイン間の抵抗R1は低くなる。
【0037】
また、Nチャネルトランジスタ13はオン状態となる。このとき、電源25から定電流化回路24、容量22を介してグランド23へ電流が流れる。この場合、容量22はチャージされる。ここで、Nチャネルトランジスタ26のゲートの電位は、容量22の電位に等しい。このため、容量22がチャージされると、Nチャネルトランジスタ20のソースとドレイン間の抵抗R2は高くなる。各Pチャネルトランジスタ34,35のソース・ドレイン間は導通状態にある。
【0038】
次に、パルス幅可変回路4での内部クロック信号D3の出力動作を以下に示す。まず、相補信号Tの電圧レベルがロウの場合の動作を以下に示す。Nチャネルトランジスタ32のゲートの電圧レベルはゼロである。このため、Nチャネルトランジスタ32のソース−ドレイン間は導通される。また、この場合、相補信号Bの電圧レベルはハイとなり、Nチャネルトランジスタ33のゲートの電圧レベルはハイとなる。このため、Nチャネルトランジスタ33のソース−ドレイン間は導通されない。これにより、電源36から、Pチャネルトランジスタ34、Nチャネルトランジスタ32、Nチャネルトランジスタ20とを介してグランド21へ電流(この電流値をI1とする)が流れる。また、電源36から、Pチャネルトランジスタ34、Nチャネルトランジスタ32、定電流回路28とを介してグランド29へ定電流IC3が流れる。ここで発生させられる電流信号(I1+IC3)は、第1の入力端38aからバッファ38に入力する。
【0039】
バッファ38には、第1の入力端38aから電流信号(I1+IC3)が入力されているが、第2の入力端38bからは電流信号が入力されていない。この場合、バッファ38は、内部クロック信号D3の電圧レベルをロウにして出力する。
【0040】
次に、相補信号Tの電圧レベルがロウからハイに変化する場合の動作を以下に示す。Nチャネルトランジスタ32のゲートの電圧レベルはゼロからハイに変化する。このとき、Nチャネルトランジスタ32のソース−ドレイン間は抵抗として機能する。これにより、電源36から、Pチャネルトランジスタ34、Nチャネルトランジスタ32、Nチャネルトランジスタ20とを介してグランド21に電流I1が流れる。この場合、電流I1の電流値はNチャネルトランジスタ32のゲートの電圧レベルの変化に対応して減少する。また、電源36から、Pチャネルトランジスタ34、Nチャネルトランジスタ32、定電流回路28とを介してグランド29に定電流IC3が流れる。ここで発生させられる電流信号(I1+IC3)は、第1の入力端38aからバッファ38に入力する。
【0041】
また、この場合、相補信号Bの電圧レベルはハイからロウに変化する。このとき、Nチャネルトランジスタ33のゲートの電圧レベルはハイからゼロに変化する。このとき、Nチャネルトランジスタ33のソース−ドレイン間は抵抗として機能する。これにより、電源37から、Pチャネルトランジスタ35、Nチャネルトランジスタ33、Nチャネルトランジスタ26とを介してグランド27に電流I2が流れる。この場合、電流I2の電流値は、Nチャネルトランジスタ33のゲートの電圧レベルの変化に対応して増加する。また、電源37から、Pチャネルトランジスタ35、Nチャネルトランジスタ33、定電流回路30とを介してグランド31へ定電流IC3が流れる。ここで発生させられる電流信号(I2+IC3)は、第2の入力端38bからバッファ38に入力する。
【0042】
バッファ38は、第1入力端38aから入力された電流信号(I1+IC3)の強度と第2入力端38bから入力された電流信号(I2+IC3)とを比較し、その比較結果に基づいて内部クロック信号D3を出力する。
【0043】
具体的には、電流信号(I1+IC3)の強度が電流信号(I2+IC3)の強度より大きい場合、バッファ38は内部クロック信号D3の電圧レベルをロウにして出力する。また、電流信号(I1+IC3)の強度が電流信号(I2+IC3)の強度より小さい場合、バッファ38は内部クロック信号D3の電圧レベルをハイにして出力する。
【0044】
ここで、Nチャネルトランジスタ20のソース−ドレイン間の抵抗R1の抵抗値がNチャネルトランジスタ26のソース−ドレイン間の抵抗R2の抵抗値より大きい場合、電流信号I1の強度は電流信号I2の強度より小さくなる。この場合、バッファ38が内部クロック信号D3の電圧レベルをロウからハイに変更して出力するタイミングは、抵抗R1の抵抗値と抵抗R2の抵抗値とが等しい場合よりも速くなる。
【0045】
また、抵抗R1の抵抗値が抵抗R2の抵抗値より大きい場合、電流信号I1の強度は電流信号I2の強度より大きくなる。この場合、バッファ38が内部クロック信号D3の電圧レベルをロウからハイに変更して出力するタイミングは、抵抗R1の抵抗値と抵抗R2の抵抗値とが等しい場合よりも遅くなる。
【0046】
次に、相補信号Tの電圧レベルがハイの場合の動作を以下に示す。Nチャネルトランジスタ32のゲートの電圧レベルはハイである。このため、Nチャネルトランジスタ32は導通されない。また、この場合、相補信号Bの電圧レベルはロウとなり、Nチャネルトランジスタ33のゲートの電圧レベルはゼロとなる。このため、Nチャネルトランジスタ33のソース−ドレイン間は導通される。これにより、電源37から、Pチャネルトランジスタ35、Nチャネルトランジスタ33、およびNチャネルトランジスタ26を介してグランド27へ電流(この電流値をI2とする)が流れる。また、電源37から、Pチャネルトランジスタ35、Nチャネルトランジスタ33、および定電流回路30を介してグランド31へ定電流IC3が流れる。ここで発生させられる電流信号(I2+IC3)は第2の入力端38bからバッファ38へ入力される。
【0047】
バッファ38には、第1の入力端38aからは電流信号が入力されていないが、第2の入力端38bから電流信号(I2+IC3)が入力されている。この場合、バッファ38は、内部クロック信号D3の電圧レベルをハイにして出力する。
【0048】
次に、相補信号Tの電圧レベルがハイからロウに変化する場合の動作を以下に示す。Nチャネルトランジスタ32のゲートの電圧レベルは、ハイからゼロに変化する。このとき、Nチャネルトランジスタ32のソース−ドレイン間は抵抗として機能する。これにより、電源36から、Pチャネルトランジスタ34、Nチャネルトランジスタ32、Nチャネルトランジスタ20とを介してグランド21に電流I1が流れる。この場合、電流I1の電流値は、Nチャネルトランジスタ32のゲートの電圧レベルの変化に対応して増加する。また、電源36から、Pチャネルトランジスタ34、Nチャネルトランジスタ32、および定電流回路28とを介してグランド29へ定電流IC3が流れる。ここで発生させられる電流信号(I1+IC3)は第1の入力端38aからバッファ38へ入力される。
【0049】
また、この場合、相補信号Bの電圧レベルはロウからハイに変化する。このとき、Nチャネルトランジスタ33のゲートの電圧レベルはゼロからハイに変化する。このとき、Nチャネルトランジスタ33のソース−ドレイン間は抵抗として機能する。これにより、電源37から、Pチャネルトランジスタ35、Nチャネルトランジスタ33、Nチャネルトランジスタ26とを介してグランド27に電流I2が流れる。この場合、電流I2の電流値は、Nチャネルトランジスタ33のゲートの電圧レベルの変化に対応して減少する。また、電源37から、Pチャネルトランジスタ35、Nチャネルトランジスタ33、定電流回路30とを介してグランド31に定電流IC3が流れる。ここで発生させられる電流信号(I2+IC3)は、第2の入力端38bからバッファ38に入力する。
【0050】
バッファ38は、第1入力端38aから入力された電流信号(I1+IC3)の強度と第2入力端38bから入力された電流信号(I2+IC3)とを比較し、その比較結果に基づいて内部クロック信号D3を出力する。
【0051】
具体的には、電流信号(I1+IC3)の強度が電流信号(I2+IC3)の強度より大きい場合、バッファ38は内部クロック信号D3の電圧レベルをロウにして出力する。また、電流信号(I1+IC3)の強度が電流信号(I2+IC3)の強度より小さい場合、バッファ38は内部クロック信号D3の電圧レベルをハイにして出力する。
【0052】
ここで、Nチャネルトランジスタ20のソース−ドレイン間の抵抗R1の抵抗値がNチャネルトランジスタ26のソース−ドレイン間の抵抗R2の抵抗値より大きい場合、電流信号I1の強度は電流信号I2の強度より小さくなる。この場合、バッファ38が内部クロック信号D3の電圧レベルをハイからロウに変更して出力するタイミングは、抵抗R1の抵抗値と抵抗R2の抵抗値とが等しい場合よりも遅くなる。
【0053】
また、抵抗R1の抵抗値が抵抗R2の抵抗値より大きい場合、電流信号I1の強度は電流信号I2の強度より大きくなる。この場合、バッファ38が内部クロック信号D3の電圧レベルをハイからロウに変更して出力するタイミングは、抵抗R1の抵抗値と抵抗R2の抵抗値とが等しい場合よりも速くなる。
【0054】
このように、パルス幅可変回路4は、抵抗R1の抵抗値と抵抗R2の抵抗値に基づいて、内部クロック信号D3のパルス幅を変動させる機能を有する。抵抗R1は、容量16での電位に対応している。抵抗R2は、容量22での電位に対応している。容量16での電位と容量22での電位とは、位相判定結果信号D4によって定められる。このため、パルス幅可変回路4は、位相判定結果信号D5に基づいて内部クロック信号D3のパルス幅を変動させている。
【0055】
ここで、外部クロック信号D1と内部クロック信号D3とが実質的に同期している場合、入力される位相判定結果信号D5の電圧レベルはハイとロウを繰り返す。この場合、容量16と容量22にチャージされる電荷量はほとんど変化しない。
【0056】
内部クロック信号D3の立ち下がりのタイミングで、外部クロック信号D1の位相が内部クロック信号D3の位相より進んでいる場合、入力される位相判定結果信号D4の電圧レベルはハイとなる。この場合、容量16にチャージされる電荷量は増加し、容量22にチャージされる電荷量は減少する。このため、抵抗R1の抵抗値は減少し、抵抗R2の抵抗値は増加する。よって、電流値I1は増加し、電流値I2は減少する。この場合、相補信号Tの電圧レベルがロウからハイに変化する場合に対応する、内部クロック信号D3がロウからハイに変化するタイミングは遅くなる。また、相補信号Tの電圧レベルがハイからロウに変化する場合に対応する、内部クロック信号D3がハイからロウに変化するタイミングは速くなる。よって、内部クロック信号D3のパルス幅は狭められる。
【0057】
内部クロック信号D3の立ち下がりのタイミングで、外部クロック信号D1の位相が内部クロック信号D3の位相より遅れている場合、入力される位相判定結果信号D4の電圧レベルはロウとなる。この場合、容量16にチャージされる電荷量は減少し、容量22にチャージされる電荷量は増加する。このため、抵抗R1の抵抗値は増加し、抵抗R2の抵抗値は減少する。よって、電流値I1は減少し、電流値I2は増加する。この場合、相補信号Tの電圧レベルがロウからハイに変化する場合に対する、内部クロック信号D3がロウからハイに変化するタイミングは速くなる。また、相補信号Tの電圧レベルがハイからロウに変化する場合に対する、内部クロック信号D3がハイからロウに変化するタイミングは遅くなる。よって、内部クロック信号D3のパルス幅は広げられる。
【0058】
次に、第1の位相判定回路1の詳細な構成および動作を説明する。図3は、第1位相判定回路1の回路構成の詳細を示す。図3を参照すると、第1位相判定回路1は、インバータ回路40を有する。インバータ回路40の入力端には、内部クロック信号D3が入力される。インバータ回路40の出力端は、2つのPチャネルトランジスタ41,43のゲートに直列に接続し、インバータ回路40の出力端は、Nチャネルトランジスタ45のゲートに接続している。
【0059】
Pチャネルトランジスタ41のソースは、電源42に接続している。電源42の電圧は、VDDである。Pチャネルトランジスタ41のドレインは、Pチャネルトランジスタ47のドレイン、Pチャネルトランジスタ49のゲート、コンパレータ55の第1入力端55a、Nチャネルトランジスタ51のソース、Nチャネルトランジスタ52のゲートとに接続している。
【0060】
Pチャネルトランジスタ47のソースは、電源48に接続している。電源48の電圧は、VDDである。Pチャネルトランジスタ47のゲートは、Pチャネルトランジスタ43のドレインに接続している。Pチャネルトランジスタ49のソースは、電源50に接続している。電源50の電圧は、VDDである。Pチャネルトランジスタ47のドレインは、Pチャネルトランジスタ43のドレインに接続している。
【0061】
また、Pチャネルトランジスタ43のドレインは、コンパレータ55の第2入力端55b、Nチャネルトランジスタ51のゲート、Nチャネルトランジスタ52のソースとに接続している。Pチャネルトランジスタ43のソースは、電源44と接続されている。電源44の電圧は、VDDである。
【0062】
Nチャネルトランジスタ51のドレインはNチャネルトランジスタ53のソースと接続されている。Nチャネルトランジスタ53のゲートには外部クロック信号D1が供給される。Nチャネルトランジスタ53のドレインはNチャネルトランジスタ45のソースと接続されている。
【0063】
Nチャネルトランジスタ52のドレインは、Nチャネルトランジスタ54のソースに接続している。Nチャネルトランジスタ54のゲートには、参照電位VREFが供給される。Nチャネルトランジスタ54のドレインは、Nチャネルトランジスタ45のソースに接続している。ここで、参照電位VREFの電位は、外部クロック信号D1がハイの時の電位より低く、外部クロック信号D1がロウの時の電位より高い。また、参照電位VREFとして、外部クロック信号D1に対する相補信号が用いられることが可能である。
【0064】
コンパレータ55は、第1入力端55aから入力される信号の強度が第2入力端55bから入力される信号の強度よりも大きい場合に、位相判定結果信号D4をハイにして出力する。また、コンパレータ55は、第1入力端55aから入力される信号の強度が第2入力端55bから入力される信号の強度よりも小さい場合に、位相判定結果信号D4をロウにして出力する。
【0065】
Nチャネルトランジスタ45のドレインは、グランド46と接続されている。
次に、第1の位相判定回路1の動作を以下に示す。初めに、内部クロック信号D3がロウの場合の動作を以下に示す。Pチャネルトランジスタ41のゲートの電位はVDDになる。Pチャネルトランジスタ41のソースードレイン間は、導通される。このため、Pチャネルトランジスタ49のゲートの電位はVDDになり、Pチャネルトランジスタ49のソースードレイン間は導通される。また、Nチャネルトランジスタ52のゲートの電位はVDDになり、Nチャネルトランジスタ52のソースードレイン間は導通されない。
【0066】
また、Pチャネルトランジスタ43のゲートの電位もVDDになり、Pチャネルトランジスタ43のソースードレイン間も導通される。このため、Pチャネルトランジスタ47のゲートの電位はVDDになり、Pチャネルトランジスタ47のソースードレイン間は導通される。また、Nチャネルトランジスタ51のゲートの電位はVDDになり、Nチャネルトランジスタ51のソースードレイン間は導通されない。
【0067】
更に、Nチャネルトランジスタ45のゲートの電位はVDDになり、Nチャネルトランジスタ45のソースードレイン間は導通されない。この場合、コンパレータ55の第1入力端55aと第2入力端55bとの電位はVDDになる。このとき、コンパレータ55は位相判定結果信号D4を出力しない。
【0068】
次に、内部クロック信号D3がロウからハイへ切り替わる場合の動作を以下に示す。Pチャネルトランジスタ41のゲートの電位はゼロになり、Pチャネルトランジスタ41のソースードレイン間は導通されない。このため、Pチャネルトランジスタ49のゲートの電位はVDDからゼロに移行する。この場合、Pチャネルトランジスタ49のソースードレイン間は、抵抗としての機能を有する。また、Nチャネルトランジスタ52のゲートの電位はVDDからゼロに移行する。
この場合、Nチャネルトランジスタ52のソースードレイン間は、抵抗として機能する。
【0069】
また、Pチャネルトランジスタ43のゲートの電位もゼロとなり、Pチャネルトランジスタ43のソースードレイン間も導通されない。このため、Pチャネルトランジスタ47のゲートの電位はVDDからゼロに移行する。この場合、Pチャネルトランジスタ47のソース−ドレイン間は抵抗として機能する。また、Nチャネルトランジスタ51のゲートの電位はVDDからゼロに移行する。この場合、Nチャネルトランジスタ51のソースードレイン間も抵抗として機能する。
更に、Nチャネルトランジスタ45のゲートの電位はゼロにり、Nチャネルトランジスタ45のソースードレイン間は導通される。
【0070】
ここで、外部クロック信号D1の電圧レベルが参照電位VREFよりも高い場合の動作を以下に示す。Nチャネルトランジスタ53のソースードレイン間の抵抗値はNチャネルトランジスタ54のソースードレイン間の抵抗値よりも大きくなる。この場合、電源48からPチャネルトランジスタ47、Nチャネルトランジスタ51,53,45を介してグランド46へ流れる電流(I3とする)の電流値は、電源45からPチャネルトランジスタ48、Nチャネルトランジスタ52,54,45とを介してグランド46に流れる電流(I4とする)の電流値よりも小さくなる。
【0071】
このとき、コンパレータ55の第1入力端55aには電流I3が入力され、第2入力端55bには電流I4が入力される。コンパレータ55は、電流I3の電流値が電流I4の電流値よりも小さい場合、位相判定結果信号D4をハイにして出力する。このとき、外部クロック信号D1の位相は、内部クロック信号D3の位相よりも進んでいる。
【0072】
次に、外部クロック信号D1の電圧レベルが参照電位VREFよりも低い場合の動作を以下に示す。Nチャネルトランジスタ53のソースードレイン間の抵抗値はNチャネルトランジスタ54のソースードレイン間の抵抗値よりも小さくなる。この場合、電源48からPチャネルトランジスタ47、Nチャネルトランジスタ51,53,45とを介してグランド46に流れる電流I1の電流値は、電源45からPチャネルトランジスタ48、Nチャネルトランジスタ52,54,45とを介してグランド46へ流れる電流I2の電流値よりも大きくなる。
【0073】
このとき、コンパレータ55の第1入力端55aには電流I1が入力され、第2入力端55bには電流I2が入力される。コンパレータ55は、電流I1の電流値が電流I2の電流値よりも大きい場合、位相判定結果信号D4をロウにして出力する。このとき、外部クロック信号D1の位相は、内部クロック信号D3の位相よりも遅れている。
【0074】
次に、内部クロック信号D3がハイの場合の動作を以下に示す。Pチャネルトランジスタ41のゲートの電位はゼロとなり、Pチャネルトランジスタ41のソースードレイン間は導通されない。このため、Pチャネルトランジスタ49のゲートの電位はゼロになり、Pチャネルトランジスタ49のソースードレイン間は導通されない。また、Nチャネルトランジスタ52のゲートの電位はゼロになり、Nチャネルトランジスタ52のソースードレイン間は導通される。
【0075】
また、Pチャネルトランジスタ43のゲートの電位もゼロになり、Pチャネルトランジスタ43のソースードレイン間も導通されない。このため、Pチャネルトランジスタ47のゲートの電位はゼロになり、Pチャネルトランジスタ47のソースードレイン間は導通されない。また、Nチャネルトランジスタ51のゲートの電位はゼロになり、Nチャネルトランジスタ51のソースードレイン間は導通される。
【0076】
更に、Nチャネルトランジスタ45のゲートの電位はゼロになり、Nチャネルトランジスタ45のソースードレイン間は導通される。この場合、コンパレータ55の第1入力端55aと第2入力端55bとの電位はゼロになる。このとき、コンパレータ55は、位相判定結果信号D4を出力しない。
【0077】
次に、内部クロック信号D3がハイからロウへ切り替わる場合の動作を以下に示す。Pチャネルトランジスタ41のゲートの電位はVDDになり、Pチャネルトランジスタ41のソースードレイン間は導通される。このため、Pチャネルトランジスタ49のゲートの電位はゼロからVDDへと移行する。この場合、Pチャネルトランジスタ49のソースードレイン間は抵抗として機能する。また、Nチャネルトランジスタ52のゲートの電位は、ゼロからVDDに移行する。この場合、Nチャネルトランジスタ52のソースードレイン間も抵抗として機能する。
【0078】
また、Pチャネルトランジスタ43のゲートの電位もVDDになり、Pチャネルトランジスタ43のソースードレイン間も導通される。このため、Pチャネルトランジスタ47のゲートの電位はゼロからVDDに移行する。この場合、Pチャネルトランジスタ47のソースードレイン間は抵抗として機能する。また、Nチャネルトランジスタ51のゲートの電位は、ゼロからVDDに移行する。この場合、Nチャネルトランジスタ51のソースードレイン間も、抵抗として機能する。
【0079】
更に、Nチャネルトランジスタ45のゲートの電位もVDDになり、Nチャネルトランジスタ45のソースードレイン間は導通されない。このため、内部クロック信号D3の電圧レベルがハイからロウへ切り替わる場合には、内部クロック信号D3の電圧レベルがロウからハイに切り替わる場合に発生する電流I1と電流I2とは発生しない。この場合、コンパレータ55の第1入力端55aと第2入力端55bとの電位はゼロからVDDに移行する。このとき、コンパレータ55は、位相判定結果信号D4を出力しない。
【0080】
このように、内部クロック信号D3の立ち上がり時に外部クロック信号D1の電圧レベルがハイの場合、第1位相判定回路1は位相判定結果信号D4の電圧レベルをハイにして出力する。また、内部クロック信号D3の立ち上がり時に外部クロック信号D1の電圧レベルがロウの場合、第1位相判定回路1は位相判定結果信号D4の電圧レベルをロウにして出力する。
【0081】
次に、第2の位相判定回路2の詳細な構成および動作を説明する。図4は、第2位相判定回路2の回路構成を示す。図4を参照すると、第2位相判定回路2は、第1位相判定回路1に含まれるインバータ回路40を有しないこと以外は、第1位相判定回路1に全く同じである。次に、第2位相判定回路2の動作を以下に示す。初めに、内部クロック信号D3がロウの場合の動作は、第1位相判定回路1での内部クロック信号D3がハイの場合の動作に同じである。
【0082】
次に、内部クロック信号D3がロウからハイへ切り替わる場合の動作は、第1位相判定回路1での内部クロック信号D3がハイからロウへ切り替わる場合の動作に同じである。次に、内部クロック信号D3がハイの場合の動作は、第1位相判定回路1での内部クロック信号D3がロウの場合の動作に同じである。次に、内部クロック信号D3がハイからロウへ切り替わる場合の動作は、第1位相判定回路1での内部クロック信号D3がハイからロウへ切り替わる場合の動作とほぼ同じである。ここで、第2位相判定回路2が出力する位相判定結果信号D5は、第1位相判定回路1が出力する位相判定結果信号D4に同じである。
【0083】
このことから、内部クロック信号D3の立ち下がり時に外部クロック信号D1の電圧レベルがハイの場合、第2位相判定回路2は位相判定結果信号D5の電圧レベルをハイにして出力する。また、内部クロック信号D3の立ち下がり時に外部クロック信号D1の電圧レベルがロウの場合、第2位相判定回路2は位相判定結果信号D5の電圧レベルをロウにして出力する。
【0084】
次に、任意位相発生回路3の詳細な構成および動作を説明する。図5は、任意位相発生回路3の構成を示す。図5を参照すると、任意位相発生回路3は、位相制御回路61、8相クロック信号発生回路62、クロック信号選択回路63、クロック信号合成回路64とから構成されている。位相制御回路61は、クロック信号選択回路63とクロック信号合成回路64とに直列に接続している。また、位相制御回路61には、外部から位相判定結果信号D4が入力される。
【0085】
位相制御回路61は、位相判定結果信号D4を受けて、クロック信号選択信号D6をクロック信号選択回路63に出力する。このクロック信号選択信号D6には、クロック信号選択回路63に入力される後述する8相の信号D8から後述される選択すべき2相の信号D9を示すデータが含まれている。この選択すべき2相の信号D9の位相は1/8ずれている。実施の形態では、クロック信号選択信号D6は2相の信号D9のうち位相が遅延していない方の信号を規定するための3bitの信号から形成されている。
【0086】
また、位相制御回路61は、位相判定結果信号D4を受けて、合成比信号D7をクロック信号合成回路64に出力する。この合成比信号D7は、2相の信号D9の合成比を定めるためのデータを含む。実施の形態では、合成比信号D7はクロック合成回路64から出力される調整ずみ基準クロック信号D2’を後述される2相の信号D9を用いて合成するときに、その2相の信号D9の合成比を定めるための6bitの信号から形成されている。
【0087】
8相クロック信号発生回路62は、クロック信号選択回路63に接続している。また、8相クロック信号発生回路62には、外部から既述の基準クロック信号D2が入力される。8相クロック信号発生回路62は、入力された基準クロック信号D2の位相を1/8ずつ遅延させて得られる8相のクロック信号D8をクロック信号選択回路63に出力する。
【0088】
図6は、クロック信号選択回路63に出力される8相のクロック信号D8を示す。図6に示されるように、8相のクロック信号D8は、クロック信号K1,K2,K3,K4,K5,K6,K7,K8から構成される。ここで、入力された基準クロック信号D2の周期をT1とする。クロック信号K1の位相は、入力された基準クロック信号D2の位相と同じである。クロック信号K2の位相は、入力された基準クロック信号D2の位相に対して1/8周期T1(T1/8)遅延している。クロック信号K3の位相は、入力された基準クロック信号D2の位相に対して2/8周期T1遅延している。クロック信号K4の位相は、入力された基準クロック信号D2の位相に対して3/8周期T1遅延している。クロック信号K5の位相は、入力された基準クロック信号D2の位相に対して4/8周期T1遅延している。クロック信号K6の位相は、入力された基準クロック信号D2の位相に対して5/8周期T1遅延している。クロック信号K7の位相は、入力された基準クロック信号D2の位相に対して6/8周期T1遅延している。クロック信号K8の位相は、入力された基準クロック信号D2の位相に対して7/8周期T1遅延している。
【0089】
クロック信号選択回路63は、位相制御回路61、8相クロック信号発生回路62、クロック信号合成回路64とに接続している。クロック信号選択回路63は、位相制御回路61から入力されたクロック信号選択信号D6を用いて、8相クロック信号発生回路62から入力された8相のクロック信号D8のうちの2相のクロック信号D9を選択し、その選択された2相の信号D9をクロック信号合成回路64に出力する。ここで選択される2相のクロック信号D9の位相差は、1/8周期T1である。
【0090】
クロック信号合成回路64は、位相制御回路61、クロック信号選択回路63とに接続している。クロック信号合成回路64は、クロック信号選択回路63から入力された2相の信号D9を、位相制御回路61から入力された合成比信号D7で示される合成比に従って合成する。そしてクロック信号合成回路64は、その合成した信号を調整済み基準クロック信号D2’として外部に出力する。調整済み基準クロック信号D2’は、相補信号T,Bとして出力される。
【0091】
図7は、クロック信号合成回路64の調整済み基準クロック信号D2’の発生の動作を示している。図7を参照すると、まず、2相のクロック信号D9としてクロック信号Even、クロック信号Oddがクロック信号合成回路64に入力される。ここで、クロック信号Evenの位相はクロック信号Oddの位相より1/8周期T1進んでいる。
【0092】
次に、クロック信号合成回路64は、合成比信号D7で示された合成比に従って、クロック信号Evenとクロック信号Oddとを合成して、クロック信号Mixclkを取得する。次に、クロック信号合成回路64は、クロック信号Mixclkの電圧レベルと予め定められた閾値電圧VTHとを比較する。ここで、閾値電圧VTHは、クロック信号Mixclkの最大電圧レベルVMAXのほぼ1/2に設定される。この場合、クロック信号合成回路64は、クロック信号Mixclkの電圧レベルが閾値電圧VTHより高い場合、相補信号Tの電圧レベルをハイ、相補信号Bの電圧レベルをロウにして出力する。また、クロック信号合成回路64は、クロック信号Mixclkの電圧レベルが閾値電圧VTHよりも低い場合、相補信号Tの電圧レベルをロウ、相補信号Bの電圧レベルをハイにして出力する。
【0093】
実施の形態では、相補信号Tと相補信号Bとは波形なまりを有する。このため、相補信号Tと相補信号Bとは、クロック信号Mixclkの電圧レベルが閾値電圧VTHをまたぐタイミングに合わせて、予め定められた閾値電圧VTH’をまたいでハイからロウ又はロウからハイに切り替えられる。ここで、しきい値電圧VTH’は、相補信号Tと相補信号Bの最大電圧レベルのほぼ1/2に設定される。
【0094】
次に、本発明における遅延同期回路の実施の形態の動作を以下に示す。まず、パルス幅可変回路4からの内部クロック信号D3と、外部からの外部クロック信号D1とが第1位相判定回路1と第2位相判定回路2とに入力される。次に、第1位相判定回路1は、内部クロック信号D3の立ち上がりのタイミングで、内部クロック信号D3の位相と外部クロック信号D1の位相とを比較する。第1位相判定回路1は、内部クロック信号の立ち上がりのタイミングで、外部クロック信号D1の電圧レベルと参照電圧VREFとを比較する。外部クロック信号D1の電圧レベルが参照電圧VREFよりも高い場合、第1位相判定回路1は、位相判定結果信号D4の電圧レベルをハイにして任意位相発生回路3へ出力する。また、外部クロック信号D1の電圧レベルが参照電圧VREFよりも低い場合、第1位相判定回路1は、位相判定結果信号D4の電圧レベルをロウにして任意位相発生回路3へ出力する。
【0095】
次に、任意位相発生回路3は、入力される位相判定結果信号D4の電圧レベルがハイの場合、入力される基準クロック信号D2の位相を進めて得られる調子済み基準クロック信号D2’をパルス幅可変回路4に出力する。また、任意位相発生回路3は、入力される位相判定結果信号D4の電圧レベルがロウである場合、入力される基準クロック信号D2の位相を遅らせて得られる調子済み基準クロック信号D2’をパルス幅可変回路4に出力する。
【0096】
また、第2位相判定回路2は、内部クロック信号D3の立ち下がりのタイミングで、その内部クロック信号D3の位相と外部クロック信号D1の位相を比較する。第2位相判定回路2は、内部クロック信号の立ち下がりのタイミングで、外部クロック信号D1の電圧レベルと参照電圧VREFとを比較する。外部クロック信号D1の電圧レベルが参照電圧VREFよりも高い場合、第1位相判定回路1は、位相判定結果信号D5の電圧レベルをハイにしてパルス幅可変回路4へ出力する。また、外部クロック信号D1の電圧レベルが参照電圧VREFよりも低い場合、第1位相判定回路1は、位相判定結果信号D5の電圧レベルをロウにしてパルス幅可変回路4へ出力する。
【0097】
次に、パルス幅可変回路4は、入力される位相判定結果信号D5の電圧レベルがハイである場合、調整済み基準クロック信号D2’を用いて前回出力された内部クロック信号D3よりもパルス幅を広げた内部クロック信号D3を生成し、その生成された内部クロック信号D3を出力する。また、パルス幅可変回路4は、入力される位相判定結果信号D5の電圧レベルがロウである場合、基準クロック信号D2’を用いて前回出力された内部クロック信号D3よりもパルス幅を狭くした内部クロック信号D3を生成し、その生成された内部クロック信号D3を第1位相判定回路1と第2の位相判定回路2とに出力する。
【0098】
上記動作を反復することにより、本発明における遅延同期回路の第1の実施形態は、内部クロック信号D3を、その立ち上がりおよび立ち下がりのタイミングを外部クロック信号D1のそれらと一致させて出力することが可能となる。
【0099】
よって、本発明における遅延同期回路の実施の形態は、1つの内部クロック信号D3の立ち上がりと立ち下がりのタイミングとを、外部クロック信号D1のそれらと高い精度で一致させることが可能になっている。
【0100】
また、本発明における遅延同期回路の実施の形態では、内部クロック信号D3のパルス幅を外部クロック信号D1のパルス幅に合わせることが可能である。図8は、本発明における遅延同期回路に入力される外部クロック信号D1と、本発明における遅延同期回路から出力される内部クロック信号D3のタイムチャートを示す。ここで、この外部クロック信号D1のパルス幅は、この外部クロック信号D1の周期T1の1/2未満である。
【0101】
図8を参照すると、この内部クロック信号D3は、この外部クロック信号D1に同期している。また、図9は、本発明における遅延同期回路に入力される外部クロック信号D1と、本発明における遅延同期回路から出力される内部クロック信号D3のタイムチャートを示す。ここで、外部クロック信号D1のパルス幅は、外部クロック信号D1の周期T1の1/2以上である。
【0102】
図9を参照すると、この内部クロック信号D3もまた、外部クロック信号D1に同期している。これらは、本発明における遅延同期回路に含まれるパルス幅可変回路4によって、内部クロック信号D3のパルス幅が外部クロック信号D1のパルス幅に合わせられることによって実現されている。
【0103】
次に、本発明における遅延同期回路の実施の他の形態を以下に示す。図10は、本発明による遅延同期回路の実施の他の形態の構成を示す。図10を参照すると、本発明による遅延同期回路の実施の他の形態は、2つの第1位相判定回路1,2、任意位相発生回路3、パルス幅可変回路4とから構成されている。第1位相判定回路1の構成とその動作は、下記に示す点を除けば、遅延同期回路の実施の既述の形態の第1位相判定回路1の構成とその動作に同じである。まず、第1位相判定回路1は、パルス幅可変回路4に接続している。また、第1位相判定回路1には、外部から外部クロック信号D1が入力され、パルス幅可変回路4から後述する内部クロック信号D3とが入力される。
【0104】
第2位相判定回路2の構成とその動作は、下記に示す点を除けば、遅延同期回路の実施の先の形態の第2位相判定回路2の構成とその動作に同じである。まず、第2位相判定回路2は、任意位相発生回路3とパルス幅可変回路4とに直列に接続している。また、第2位相判定回路2には、外部から外部クロック信号D1とパルス幅可変回路4から後述される内部クロック信号D3とが入力される。ここで、この第2位相判定回路2では、位相判定結果信号D5の出力先は任意位相発生回路3である。
【0105】
任意位相発生回路3の構成とその動作は下記に示す点を除けば、遅延同期回路の実施の先の形態の任意位相発生回路3の構成とその動作に同じである。まず、任意位相発生回路3は、第2位相判定回路2とパルス幅可変回路4とに続している。また、任意位相発生回路3には、外部から基準クロック信号D2と第2位相判定回路2から位相判定結果信号D5が入力される。任意位相発生回路3は、第2位相判定回路2から入力される位相判定結果信号D5に基づいて、外部から入力される基準クロック信号D2の遅延量を調整し、その遅延量が調整された調整済み基準クロック信号D2をパルス幅可変回路4に出力する。
【0106】
パルス幅可変回路4の構成とその動作は下記に示す点を除けば、遅延同期回路の実施の先の形態のパルス幅可変回路4の構成とその動作に同じである。まず、パルス幅可変回路4は、第1位相判定回路1、第2位相判定回路2とに接続している。また、パルス幅可変回路4には、第1位相判定回路1から位相判定結果信号D4と任意位相発生回路3から調整済み基準クロック信号D2’とが入力される。また、パルス幅可変回路4は、第1位相判定回路1から入力される位相判定結果信号D4に基づいて、調整済み基準クロック信号D2’のパルス幅を調整して得られた内部クロック信号D3を、内部と、第1位相判定回路1、第2位相判定回路2に出力する。
【0107】
このような実施の形態は、先の実施の形態との比較で、立ち上がりと立ち下がりの点で相違しているが、動作は全く同じである。本発明による遅延同期回路の実施の後の形態もまた、先の形態と同様に、1つの内部クロック信号D3の立ち上がりと立ち下がりのタイミングを、外部クロック信号D1のそれらと高い精度で一致させることが可能となり、遅延同期回路の実施の形態でもまた、両実施の形態で同じであり、内部クロック信号D3のパルス幅を外部クロック信号D1のパルス幅に合わせることが可能である。このことは、本発明における遅延同期回路に含まれるパルス幅可変回路4によって、内部クロック信号D3のパルス幅が外部クロック信号D1のパルス幅に合わせられることによって実現されていることを示している。
【0108】
上記に示すように、本発明による遅延同期回路では、この遅延同期回路によって出力される1つの内部クロック信号D3を、外部から入力される外部クロック信号D1に高い精度で同期させることが可能である。本発明における遅延同期回路の第1の実施形態では、まず、内部クロック信号D3の立ち上がりのタイミングで、外部クロック信号D1の位相に内部クロック信号D3の位相を同期させるように制御している。また、内部クロック信号D3の立ち下がりのタイミングで、外部クロック信号D1のパルス幅と内部クロック信号D3のパルス幅とを一致させるように制御している。
【0109】
また、本発明における遅延同期回路の第2の実施形態では、まず、内部クロック信号D3の立ち下がりのタイミングで、外部クロック信号D1の位相に内部クロック信号D3の位相を同期させるように制御している。また、内部クロック信号D3の立ち上がりのタイミングで、外部クロック信号D1のパルス幅と内部クロック信号D3のパルス幅とを一致させるように制御している。
【0110】
【発明の効果】
本発明によるDLL回路、及び、DLL制御方法は、任意位相発生回路が2つから1つに減少するので、本発明の課題が有効に解決される。
【図面の簡単な説明】
【図1】図1は、本発明によるDLL回路の実施の形態を示す回路ブロックである。
【図2】図2は、パルス幅可変回路を示す回路図である。
【図3】図3は、第1位相判定回路を示す回路図である。
【図4】図4は、第2位相判定回路を示す回路図である。
【図5】図5は、任意位相発生回路を示す回路ブロック図である。
【図6】図6は、8相のクロック信号を示すタイムチャート図である。
【図7】図7は、クロック信号合成の基準クロック信号発生を示す波形図である。
【図8】図8は、内部クロック信号D3の波形を示すタイムチャート図である。
【図9】図9は、内部クロック信号D3の他の波形を示すタイムチャート図である。
【図10】図10は、本発明によるDLL回路の実施の他の形態を示す回路ブロック図である。
【図11】図11は、公知のDLL回路を示す回路ブロック図である。
【図12】図12は、公知の内部クロック信号の波形を示すタイムチャート図である。
【図13】図13は、公知の他の内部クロック信号をを示すタイムチャート図である。
【符号の説明】
1…第1位相判定回路
2…第2位相判定回路
3…任意位相発生回路
4…パルス幅可変回路
1,3.4…第1遅延ループ
2,3,4…第2遅延ループ
D1…外部クロック
D2…基準クロック
D2’…調整済み基準クロック
D3…内部クロック
D4…第1位相判定信号
D5…第2位相判定信号

Claims (7)

  1. 外部クロックが入力する第1位相判定回路と、
    前記外部クロックが入力する第2位相判定回路と、
    基準クロックが入力する任意位相発生回路と、
    パルス幅可変回路とを含み、
    前記パルス幅可変回路が出力する内部クロックは前記第1位相判定回路と前記第2位相判定回路に入力し、
    前記第1位相判定回路は、前記外部クロックと前記内部クロックとの位相関係を判定して第1位相判定信号を出力し、
    前記第2位相判定回路は、前記外部クロックと前記内部クロックとの位相関係を判定して第2位相判定信号を出力し、
    前記任意位相発生回路は、前記第1位相判定信号に基づいて前記基準クロックの位相を調整することによって、立ち上がりと立ち下がりのいずれか一方が、前記外部クロックの立ち上がりと立ち下がりのいずれか一方にロックされた調整済み基準クロックを前記パルス幅可変回路に出力し、
    前記パルス幅可変回路は前記第2位相判定信号に基づいて前記調整済み基準クロックのパルス幅を調整することによって、立ち上がりと立ち下がりのいずれか他方が、前記外部クロックの立ち上がりと立ち下がりのいずれか他方にロックした内部クロックを出力し、
    よって、前記内部クロックの立ち上がりと立ち下がりは、それぞれ前記外部クロックの立ち上がりと立ち下がりにロックした信号である、
    DLL回路。
  2. 前記任意位相発生回路は、前記基準クロックの立ち上がりをロックし、前記パルス幅可変回路は前記基準クロックの立ち下がりをロックする
    請求項1のDLL回路。
  3. 前記任意位相発生回路は、前記基準クロックの立ち下がりをロックし、前記パルス幅可変回路は前記基準クロックの立ち上がりをロックする
    請求項1のDLL回路。
  4. 前記任意位相発生回路は単一であり、
    前記内部クロックは一系統であり、前記内部クロックの1パルスの立ち上がりと立ち下がりがロックされている
    請求項1〜請求項3から選択される1請求項のDLL回路。
  5. 基準クロックの立ち上がり立ち下がりのいずれか一方をロックする第1遅延ループと、
    基準クロックの立ち下がり立ち下がりのいずれか他方をロックする第2遅延ループとを含み、
    前記第1遅延ループは、順次に僅かずつに位相を遅延させることにより入力されるクロック信号の位相を遅延させて任意の位相の調整済みクロック信号を出力する任意位相発生回路を備え、
    前記第2遅延ループは、前記任意位相発生回路を含まず、前記第1遅延ループにより立ち上がり立ち下がりの前記いずれか一方がロックされた前記調整済みクロック信号のパルス幅を任意に調整して前記いずれか他方がロックされた内部クロックを出力する
    DLL回路。
  6. 前記第1遅延ループは、前記内部クロックと外部クロックとが入力される第1位相判定回路を更に含み、
    前記第1位相判定回路の出力が、前記任意の位相の調整済みクロック信号の前記いずれか一方をロックし、よって前記基準クロックの立ち上がりと立ち下がりのいずれか一方をロックし、
    前記第2遅延ループは、前記内部クロックと外部クロックとが入力され第2位相判定回路を更に含み、
    前記第2位相判定回路の出力が、前記パルス幅をロックし、よって前記基準クロックの立ち下がりと立ち下がりのいずれか他方をロックする、
    請求項5のDLL回路。
  7. 外部クロックの立ち上がりと立ち下がりのいずれか一方に基づいてロック対象の基準クロックの立ち上がりと立ち下がりのいずれか一方をロックして調整ずみクロックを出力すること、
    外部クロックの立ち上がりと立ち下がりのいずれか他方に基づいて前記調整済みクロックのパルス幅を調整することによって前記基準クロックの立ち上がりと立ち下がりのいずれか他方をロックすること、
    とを含むDLL制御方法。
JP2000212751A 2000-07-13 2000-07-13 Dll回路、及び、dll制御方法 Expired - Fee Related JP4573007B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000212751A JP4573007B2 (ja) 2000-07-13 2000-07-13 Dll回路、及び、dll制御方法
US09/904,035 US6690214B2 (en) 2000-07-13 2001-07-12 DLL circuit and DLL control method
KR10-2001-0042341A KR100408101B1 (ko) 2000-07-13 2001-07-13 Dll 회로 및 dll 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000212751A JP4573007B2 (ja) 2000-07-13 2000-07-13 Dll回路、及び、dll制御方法

Publications (2)

Publication Number Publication Date
JP2002026699A JP2002026699A (ja) 2002-01-25
JP4573007B2 true JP4573007B2 (ja) 2010-11-04

Family

ID=18708623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000212751A Expired - Fee Related JP4573007B2 (ja) 2000-07-13 2000-07-13 Dll回路、及び、dll制御方法

Country Status (3)

Country Link
US (1) US6690214B2 (ja)
JP (1) JP4573007B2 (ja)
KR (1) KR100408101B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065922A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 半導体記憶装置
US7285996B2 (en) * 2005-09-30 2007-10-23 Slt Logic, Llc Delay-locked loop
US20090058466A1 (en) * 2007-08-31 2009-03-05 Allan Joseph Parks Differential pair circuit
US10199937B1 (en) * 2018-04-09 2019-02-05 Texas Instruments Incorporated Methods and apparatus to digitally control pulse frequency modulation pulses in power converters
US10666237B1 (en) * 2019-08-27 2020-05-26 Realtek Semiconductor Corp. High-speed clocked comparator and method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02131011A (ja) * 1988-11-11 1990-05-18 Nec Corp パルス幅可変伸長回路
JPH02281815A (ja) * 1989-04-24 1990-11-19 Hitachi Ltd Vco回路とpll回路およびこれらを含む集積回路
JPH0563525A (ja) * 1991-08-29 1993-03-12 Nec Corp パルス幅可変回路
JPH0629835A (ja) * 1992-07-06 1994-02-04 Mitsubishi Electric Corp ループ形位相調整回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439113A (en) * 1987-08-04 1989-02-09 Nec Corp Pulse generating circuit with pulse width varying function
US5299237A (en) * 1991-12-20 1994-03-29 Honeywell Inc. Asymmetrical data tracking digital phase locked loop
US5675620A (en) * 1994-10-26 1997-10-07 At&T Global Information Solutions Company High-frequency phase locked loop circuit
JP3380632B2 (ja) * 1994-11-14 2003-02-24 株式会社リコー 位相比較器及びpll回路
JP2982659B2 (ja) 1995-06-29 1999-11-29 日本電気株式会社 位相検出回路
KR100546541B1 (ko) * 1995-08-14 2006-03-23 가부시끼가이샤 히다치 세이사꾸쇼 Pll회로및영상재생장치
US5828257A (en) * 1995-09-08 1998-10-27 International Business Machines Corporation Precision time interval division with digital phase delay lines
KR0160728B1 (ko) * 1995-10-17 1999-03-20 김광호 위상 검출방법 및 회로
KR0180464B1 (ko) * 1996-07-29 1999-04-01 삼성전자주식회사 인덱스 펄스 발생회로
JP3388131B2 (ja) 1997-04-08 2003-03-17 富士通株式会社 Dll回路を有する半導体装置
JP2954070B2 (ja) * 1997-03-26 1999-09-27 日本電気アイシーマイコンシステム株式会社 デジタルpll回路
JP3011138B2 (ja) 1997-06-20 2000-02-21 日本電気株式会社 ディレイロックドループ回路
US6008680A (en) 1997-08-27 1999-12-28 Lsi Logic Corporation Continuously adjustable delay-locked loop
JPH11112334A (ja) * 1997-09-29 1999-04-23 Sanyo Electric Co Ltd Pll回路
JP3110377B2 (ja) * 1998-04-28 2000-11-20 日本電気アイシーマイコンシステム株式会社 逓倍回路
JP3745123B2 (ja) 1998-08-24 2006-02-15 三菱電機株式会社 デューティ比補正回路及びクロック生成回路
JP3180780B2 (ja) * 1998-10-13 2001-06-25 日本電気株式会社 デジタルdll回路
JP2000196446A (ja) * 1998-12-24 2000-07-14 Matsushita Electric Ind Co Ltd 位相同期回路及び方法
KR100321755B1 (ko) * 1999-12-24 2002-02-02 박종섭 록킹 시간이 빠른 지연고정루프

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02131011A (ja) * 1988-11-11 1990-05-18 Nec Corp パルス幅可変伸長回路
JPH02281815A (ja) * 1989-04-24 1990-11-19 Hitachi Ltd Vco回路とpll回路およびこれらを含む集積回路
JPH0563525A (ja) * 1991-08-29 1993-03-12 Nec Corp パルス幅可変回路
JPH0629835A (ja) * 1992-07-06 1994-02-04 Mitsubishi Electric Corp ループ形位相調整回路

Also Published As

Publication number Publication date
KR20020007208A (ko) 2002-01-26
KR100408101B1 (ko) 2003-12-03
US6690214B2 (en) 2004-02-10
US20020014901A1 (en) 2002-02-07
JP2002026699A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
JP2994272B2 (ja) 多相クロック発生回路
JP4252561B2 (ja) クロック発生回路及びクロック発生方法
US6380783B1 (en) Cyclic phase signal generation from a single clock source using current phase interpolation
JP3822461B2 (ja) デューティサイクル補正機能を有する遅延同期ループ回路及び遅延同期方法
US6564359B2 (en) Clock control circuit and method
US6166572A (en) Voltage-controlled delay line, direct phase controlled voltage-controlled oscillator, clock/data recovery circuit, and clock/data recovery apparatus
US5929714A (en) PLL timing generator
US7276944B2 (en) Clock generation circuit and clock generation method
US6882196B2 (en) Duty cycle corrector
US5815042A (en) Duty cycled control implemented within a frequency synthesizer
KR102094684B1 (ko) 다위상 클록 신호 보정 장치
KR100305493B1 (ko) 클럭발생회로및클럭발생방법
EP1292032A1 (en) Synchronous device
JP2000357954A (ja) 遅延線用の周波数レンジトリミング
US6815985B2 (en) Clock divider and method for dividing a clock signal in a DLL circuit
JPH1168559A (ja) 位相同期ループ回路
JPH11145816A (ja) 半導体装置
CN113315510A (zh) 时钟生成电路和使用时钟生成电路的半导体装置
JP2003198339A (ja) 半導体装置
JP4573007B2 (ja) Dll回路、及び、dll制御方法
US7113014B1 (en) Pulse width modulator
US20070165476A1 (en) Clock signal generating circuit
KR101027347B1 (ko) 지연고정루프 회로
JP3630870B2 (ja) システムクロック発生回路
JP3797345B2 (ja) 遅延調整回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees