KR0160728B1 - 위상 검출방법 및 회로 - Google Patents

Abstract

본 발명에 따른 위상 검출 방법은, 입력 정현파 신호를 영준위와 비교함으로써 소정 크기의 비 반전 구형파 신호를 발생시키는 단계를 포함한다. 또한, 비 반전 구형파 신호가 반전된 반전 구형파 신호가 발생된다. 다음에, 비 반전 및 반전 구형파 신호의 상승 시간에 상응하는 제1및 제2계수 데이터가 발생된다. 그리고, 제1계수 데이터가 소정의 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제1위상 신호가 출력된다. 또한, 제2계수 데이터가 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제2위상 신호가 출력된다.

Description

위상 검출 방법 및 회로

제1도는 종래의 단상 전압에 대한 위상 검출 방법을 설명하기 위한 타이밍 도이다.

제2도는 제1도에 예시된 위상 검출 방법이 구현될 수 있는 회로도이다.

제3도는 본 발명의 일 실시예에 따라서 단상 전압에 대한 위상 검출 방법을 설명하기 위한 타이밍도이다.

제4도는 제3도에 예시된 위상 검출 방법이 구현될 수 있는 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

8 : 제1비교기 9 : 8피트 카운터

10 : 반전기 11 : 클럭 펄스 발생기

12 : 제2비교기 13 : 래치부

본 발명은 위상 검출 방법 및 회로에 관한 것으로서, 특히 정현파 전압의 위상 검출 방법 및 회로에 관한 것이다.

일반적인 대전력용 시스템에서는, 정현파 교류 전원에서 발생되는 전압의 위상 검출 회로 및 위상 제어회로를 구비함에 따라, 시스템의 안전 및 정도(精度) 높은 동작을 도모하고 있다. 예를 들어, 대전력용 시스템의 전력용 콘덴서의 전기 에너지를 충전하는 경우, 위상 오차에 따른 콘덴서 또는 다이오드의 파괴를 방지할 수 있다. 한편, 대전력용 전동기 구동장치에서도, 정도 높은 제어를 위하여 사인파 전압의 위상 검출 회로 및 위상 제어회로를 구비하고 있다. 상기 위상 검출 회로에는 대상 전압이 소정의 크기로 강압되어 입력되고, 소정의 위상 신호가 출력된다. 위상 제어회로는 상기 위상 신호에 의거하여 대상 전압의 위상을 제어하게 된다.

상기와 같은 위상 신호를 검출하기 위하여 종래에는 아날로그 방식이 적용되었다. 제1도는 종래의 단상 전압에 대한 위상 검출 방법을 설명하기 위한 타이밍도이다. 제1도에 도시된 바와 같이 종래의 위상 검출 방법은, 제어 대상이 되는 정현파 신호가 구형파 신호, 삼각파 신호 및 톱니파 신호로 순차적으로 변환된 후, 위상 신호가 검출된다. 그 과정을 상술하면 다음과 같다. 먼저 입력된 정현파 신호는 영준위(Zero level)와 비교됨으로써 제1도에 도시된 구형파 신호로 변환된다. 다음에 상기 구형파 신호를 아날로그적으로 적분함으로써 비반전 삼각파 신호를 구할 수 있고, 이를 반전시키면 반전 삼각파 신호를 구할 수 있다.

다음에 상기 두 삼각파 신호를 선택적으로 합침으로써 제2도에 도시된 톱니파 신호가 형성될 수 있다.

그리고 상기 톱니파 신호를 소정의 기준 전압(Vref)과 비교시킴으로써 제1도에 도시된 다 위상 신호 즉, 제1위상신호 및 제2위상신호를 발생시킬 수 있다. 각 위상 신호의 펄스폭은, 제1도의 경우에 입력 정현파 신호의 1/4 주기와 같게 되어 있지만, 상기 기준 전압(Vref)의 크기로써 조정될 수 있다.

제2도는 제1도에 예시된 위상 검출 방법이 구현될 수 있는 회로도이다. 제2도는 실제 지멘스(Simens)사의 TCA 785 소자의 회로도를 제시하고 있다. 제2도에서 제1비교기(1)는 제로 크로싱 비교기로서, 입력 정현파 신로를 영준위와 비교함으로써 제1도에 도시된 구형파 신호로 변환시킨다. 다음에 적분기(2)는 상기 구형파 신호를 아날로그적으로 적분함으로써 비반전 삼각파 신호를 발생시킨다.

버퍼(3)를 통한 비반전 삼각파 신호 및 아날로그 반전기(4)를 통한 반전 삼각파 신호는 상,하 선택 가산기(5)에 입력된다. 상,하 선택 가산기(5)는 제2도에 예시된 톱니파 신호를 형성하고, 상기 톱니파 신호는 제2비교기(6)에 입력된다. 제2비교기(6)에서는 입력된 톱니파 신호를 소정의 기준 전압(Vref)과 비교함으로써 제1도에 도시된 두 위상 신호 즉, 제1위상 신호 및 제2위상 신호를 발생시킬 수 있다. 각 위상 신호의 펄스폭은 상기 기준 전압(Vref)의 크기로써 조정될 수 있다.

여기서 상, 하 제어부(7)는 제1위상 신호 및 제2위상 신호를 선택적으로 출력하게 된다.

상기한 바와 같이 종래의 위상 검출 방법 및 회로는 아날로그 방식이 적용됨에 따라, 소자의 집적화에 지장을 초래하고, 적용 시스템의 마이크로프로세서에 의한 제어 응용에 한계성을 가질 뿐만 아니라, 적용 주파수의 범위가 상대적으로 좁다는 문제점들을 안고 있다.

본 발명은 상기와 같은 문제점들을 개선하기 위하여 창안된 것으로서, 완전한 디지털 신호처리에 의하여 정현파 신호의 위상 신호를 발생시킬 수 있는 위상 검출 방법 및 회로를 제공하는 것에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 위상 검출 방법은, 입력 정현파 신호를 영준위와 비교함으로써, 소정 크기의 비반전 구형파 신호를 발생시키는 단계를 포함한다. 또한, 상기 비반전 구형파 신호가 반전된 반전 구형파 신호가 발생된다. 다음에, 상기 비반전 및 반전 구형파 신호의 상승 시간에 상응하는 제1및 제2계수 데이터가 발생된다.

그리고, 상기 제1계수 데이터가 소정의 기준 데이터보다 클 동안에만 논리 1 상태가 되는 제1위상 신호를 출력한다. 또한, 상기 제2계수 데이터가 상기 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제2위상 신호를 출력한다.

상기 또 다른 목적을 달성하기 위한 본 발명의 위상 검출 회로는 제1비교수단, 반전기, 계수 수단, 래치 수단 및 제2비교 수단을 포함한다.

상기 제1비교수단은, 입력 정현파 신호를 영준위와 비교함으로써 소정 크기의 비반전 구형파 신호를 발생시킨다. 상기 반전기는, 상기 제1비교 수단으로부터의 비반전 구형파 신호가 반전된 반전 구형파 신호를 발생시킨다. 상기 계수 수단은, 상기 제1비교 수단으로부터의 비반전 구형파 신호의 상승 시간에 상응하는 제1계수 데이터를 발생시키고, 상기 반전기로부터의 반전 구형파 신호의 상승 시간에 상응하는 제2계수 데이터를 발생시킨다.

상기 래치 수단은, 적용 시스템의 마이크로프로세서로부터 발생되는 소정의 기준 데이터가 일시 저장되고, 상기 마이크로프로세서에 의하여 인가되는 인에이블 신호에 따라 저장된 기준 데이터를 출력한다. 상기 제2비교 수단은, 상기 계수 수단으로부터의 제1계수 데이터가 상기 래치 수단으로부터의 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제1위상 신호를 출력하고, 상기 계수 수단으로부터의 제2계수 데이터가 상기 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제2위상 신호를 출력한다.

이에 따라, 완전한 디지털 신호처리에 의하여 상기 정현파 신호에 상응하는 상기 제1및 제2위상 신호를 발생시킬 수 있다.

이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 설명하기로 한다.

제3도를 참조하면, 본 발명에 따른 위상 검출 방법은, 입력 정현파 신호를 영준위와 비교함으로써 소정 크기의 비반전 구형파 신호를 발생시키는 단계를 포함한다. 또한, 비반전 구형파 신호가 반전된 반전 구형파 신호가 발생된다.

다음에, 비반전 및 반전 구형파 신호의 상승 시간에 상응하는 제1및 제2계수 데이터가 발생된다. 즉, 비반전 구형파 신호의 상승 시간 동안에 발생되는 클럭 펄스들의 수가 계수됨으로써 비반전 신호에 대한 데이터인 제1게수 데이터가 발생되고, 반전 구형파 신호의 상승 시간 동안에 발생되는 클럭 펄스들의 수가 계수됨으로써 반전 신호에 대한 데이터인 제2계수 데이터가 발생된다.

그리고, 비반전 신호에 대한 데이터인 제1계수 데이터가 소정의 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제1위상 신호가 출력된다. 또한, 반전 신호에 대한 데이터인 제2계수 데이터가 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제2위상 신호가 출력된다.

따라서, 제1위상 신호는 입력 정현파 신호가 양(+)의 위상이면, 소정의 상승 시간을 가진다. 또한, 제2위상 신호는 입력 정현파 신호가 음(-)의 위상이면 소정의 상승 시간을 가진다. 그리고, 제1및 제2위상 신호의 상승 시간에 상응하는 펄스폭은 기준 데이터로써 조정될 수 있다.

제4도를 참조하면, 본 발명에 따른 위상 검출 회로는 제1비교기(8), 반전기(10), 계수 수단으로서의 8비트 카운터들(9), 래치부(13) 및 제2비교기들(12)을 포함한다.

제1비교기(8)는, 입력 정현파 신호를 영준위와 비교함으로써 소정 크기의 비반전 구형파 신호를 발생시킨다. 반전기(10)는, 제1비교기(8)로부터의 비반전 구형파 신호가 반전된 반전 구형파 신호를 발생시킨다.

8비트 카운터들(9)은, 제1비교기(8)로부터의 비반전 구형파 신호의 상승 시간에 상응하는 제1계수 데이터를 발생시키는 한편, 반전기(10)로부터의 반전 구형파 신호의 상승 시간에 상응하는 제2계수 데이터를 각각 발생시킨다. 즉, 8비트 카운터들(9)은, 비반전 구형파 신호의 상승 시간 동안에 발생되는 입력 클럭 펄스들의 수를 계수함으로써 비반전 신호에 대한 데이터인 제1계수 데이터를 발생시키는 한편, 반전 구형파 신호의 상승 시간 동안에 발생되는 클럭 펄스들의 수를 계수함으로써 반전 신호에 대한 데이터인 제2계수 데이터를 발생시킨다. 여기서, 클럭 펄스 신호는 클럭 펄스 발생기로부터 두 8 비트 카운터(9)에 인가된다.

클럭 펄스 발생기(11)는 20KHz의 주파수를 갖는 클럭 펄스 신호를 출력한다. 입력 정현파 신호의 주파수가 60Hz인 경우, 입력 정현파 신호의 반 파장에 해당되는 펄스폭을 계수하려면 최대 20,000 / 120, 약 167에 상당한 데이터가 필요하다. 따라서, 최대 167의 데이터를 계수하기 위하여 8비트 카운터들(9)이 적용됨을 알 수 있다.

래치부(13)는, 적용 시스템의 마이크로프로세서로부터 발생되는 소정의 기준 데이터가 일시 저장되고, 마이크로프로세서에 의하여 인가되는 인에이블 신호(EN)에 따라 저장된 기준 데이터를 출력한다.

제2비교기들(12)은, 상응하는 8비트 카운터(9)로부터 계수 데이터가 래치부(13)로부터의 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제1및 제2위상 신호를 출력한다.

제1및 제2위상 신호의 펄스폭은 래치부(13)로부터의 기준 데이터로써 조정될 수 있다. 예를 들어, 기준 데이터의 값을 크게할수록 각 위상 신호의 펄스폭은 좁혀진다. 또한, 8비트 카운터인 경우 256까지 계수할 수 있으므로, 20,000 / 512 약 40Hz의 전원 전압까지 측정이 가능하다. 본 실시예에 대한 실험 결과, 40 내지 78Hz의 정현파 신호에 대한 위상을 정도 높게 검출할 수 있었다.

본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다. 예를 들어, 3상 전압에 대한 위상을 검출하려면, 서로 120° 의 위상차를 갖는 3개의 구형파 신호, 3개의 8비트 카운터(9) 및 3개의 제2비교기(12)를 각각 적용하여 회로를 구성하면 된다.

이상 설명될 바와 같이 본 발명에 따른 위상 검출 방법 및 회로에 의하면, 완전한 디지털 신호 처리가 가능함에 따라, 소자의 집적회를 증진시키고, 적용 시스템의 마이크로프로세서에 의한 제어 응용 범위 및 적용 주파수의 범위를 넓힐 수 있다.

Claims (2)

1. 입력 정현파 신호를 영준위와 비교함으로써 소정 크기의 비반전 구형파 신호를 발생시키는 단계 ; 상기 비반전 구형파 신호가 반전된 반전 구형파 신호를 발생시키는 단계 ; 상기 비반전 및 반전 구형파 신호의 상승 시간에 상응하는 제1 및 제2계수 데이터를 발생시키는 단계 ; 상기 제1계수 데이터가 소정의 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제1위상 신호를 출력하는 단계 ; 및 상기 제2계수 데이터가 상기 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제2위상 신호를 출력하는 단계 ;를 포함한 위상 검출 방법.
2. 입력 정현파 신호를 영준위와 비교함으로써 소정 크기의 비반전 구형파 신호를 발생시키는 제1비교 수단 ; 상기 제1비교 수단으로부터의 비반전 구형파 신호가 반전된 반전 구형파 신호를 발생시키는 반전기 ; 상기 제1비교 수단으로부터의 비반전 구형파 신호의 상승 시간에 상응하는 제1계수 데이터를 발생시키고, 상기 반전기로부터의 반전 구형파 신호의 상승 시간에 상응하는 제2계수 데이터를 발생시키는 계수 수단 ; 적용 시스템의 마이크로프로세서로부터 발생되는 소정의 기준 데이터가 일시 저장되고, 상기 마이크로프로세서에 의하여 인가되는 인에이블 신호에 따라 저장된 기준 데이터를 출력하는 래치 수단 ; 상기 계수 수단으로부터의 제1계수 데이터가 상기 래치 수단으로부터의 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제1위상 신호를 출력하고, 상기 계수 수단으로부터의 제2계수 데이터가 상기 기준 데이터보다 클 동안에만 논리 '1' 상태가 되는 제2위상 신호를 출력하는 제2비교 수단을 포함한 위상 검출 회로.