JP3131975B2

JP3131975B2 - ディジタル三相ｐｗｍ波形発生装置

Info

Publication number: JP3131975B2
Application number: JP02101973A
Authority: JP
Inventors: 和幸高田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-04-18
Filing date: 1990-04-18
Publication date: 2001-02-05
Anticipated expiration: 2016-02-05
Also published as: JPH044792A

Description

【発明の詳細な説明】産業上の利用分野本発明は、インバータやACサーボコントローラ等にお
ける三相電動機のパルス幅変調（以下、PWMと言う）制
御装置に関し、特に、そのPWM制御装置に含まれるPWM波
形発生装置に関するものである。

従来の技術近年、インバータやACサーボコントローラ等の電動機
制御装置のディジタル化が進んでいる。これに伴ない三
相電動機PWM波形発生装置も、そのディジタル化に対応
できる手段が考案されている。

第２図に三相電動機PWM制御装置の一般的構成を示
す。第３図は従来のディジタル三相PWM波形発生装置の
代表例でオンディレイ回路も含んだ構成となっているも
のである。

以下、その構成について第３図を参照しながら説明す
る。

第３図において、７本の独立したディジタルワンショ
ットタイマ57、58、59、60、61、62、63と、その各々に
タイマ時間をマイコンから書き込むためのレジスタ50、
51、52、53、54、55、56とを備え、そのうち一本のディ
ジタルワンショットタイマ57の出力パルスでディジタル
ワンショットタイマ57、58、59、60、61、62、63のすべ
てを同時に起動し、かつマイコンに割り込み信号71を出
力するように構成されている。

ディジタルワンショットタイマ57、58、59、60、61、
62、63は、起動されると各々と対応するレジスタ50、5
1、52、53、54、55、56に設定されたタイマ時間を読み
込んで時間計測を開始し、各々設定されたタイマ時間を
経過した時点でそれぞれパルスを一発出力し停止する。
また、ディジタルワンショットタイマ57の出力パルス
は、パルスを入力するたびに反転（トグル動作）するフ
リップフロップ70にも接続され、そのフリップフロップ
70の出力信号はディジタルワンショットタイマ58、59、
60、61、62、63の出力パルスを、Ｒ−Ｓフリップフロッ
プ64、65、66、67、68、69の各々のセット入力に入力す
るか、それともリセット入力に入力するかを選択するた
めに使用される。

すなわち、フリップフロップ70の出力信号が‘0'の時
にディジタルワンショットタイマ58、59、60、61、62、
63がパルスを出力すると、Ｒ−Ｓフリップフロップ64、
66、68はセットされ、Ｒ−Ｓフリップフロップ65、67、
69はリセットされる。フリップフロップ70の出力信号が
‘1'の時にディジタルワンショットタイマ58、59、60、
61、62、63がパルスを出力すると、Ｒ−Ｓフリップフロ
ップ64、66、68はリセットされ、Ｒ−Ｓフリップフロッ
プ65、67、69はセットされる。

さて、三相PWM波形を発生させる動作を第３図及び第
４図を用いて説明する。まず、マイコンによりレジスタ
50にPWMキャリア周期の半分に相当する時間T₀₀をセット
する。このレジスタ50にマイコンから書き込むのは最初
の一回だけで、これによりPWM周期が決定される。次
に、マイコンは出力したい三相PWM波形に応じてT₁₀、T
₂₀、T₃₀、T₄₀、T₅₀、T₆₀を計算し、各々対応するレジス
タ51、52、53、54、55、56に書き込む。

次にディジタルワンショットタイマ57の出力パルスが
出力されたタイミングでレジスタ50、51、52、53、54、
55、56の内容がディジタルワンショットタイマ57、58、
59、60、61、62、63に各々読み込まれると同時にマイコ
ンに割り込み信号71が入力される。マイコンはこの割り
込み信号71により、次のT₁₁、T₂₁、T₃₁、T₄₁、T₅₁、T₆₁
を計算し、各々に対応するレジスタ51、52、53、54、5
5、56に書き込む。以後、同様の動作が繰り返されるこ
とにより三相PWM波形を生成するしくみである。

ここで、T_D（T_D＝T₁₀−T₂₀＝T₃₀−T₄₀＝T₅₀−T₆₀＝T
₂₁−T₁₁＝T₄₁−T₃₁＝T₆₁−T₅₁）がオンディレイ時間に
相当する。

発明が解決しようとする課題このような従来のディジタル三相PWM波形発生装置で
は、まず回路を構成する素子数が非常に多くなり高価で
ある。また、マイコンは、PWM制御のキャリア周期の半
分の時間ごとに割り込み処理を行わねばならない。さら
に、毎回異なるデータを６個のレジスタに書き込まなく
てはならず、またそのデータを演算より算出しなければ
ならないためマイコンの処理能力に対する負担が大き
い。

インバータの低騒音化やACサーボコントローラの制御
性向上のためPWMキャリア周波数を上げていこうとする
と、このマイコンへの負担がますます大きくなる。他に
重大な欠点として、マイコンがノイズによる暴走やプロ
グラムのミス等によってレジスタ51、52、53、54、55、
56に誤ったデータを書き込んだ場合に、第２図における
主回路パワー素子のQ₁とQ₂又はQ₃とQ₄又はQ₅とQ₆のどれ
か一組以上同時に導通し、短絡するケースがあり得るた
め危険である。

本発明は、上記課題を解決するもので、回路を構成す
る素子数を最小限にするとともに、マイコンの処理能力
に対する負担も最小限にした、インバータからACサーボ
コントローラまで幅広い用途に対応でき、かつ安全性を
向上させたディジタル三相PWM波形発生装置を提供する
ことを目的としている。

課題を解決するための手段上記課題を解決するために本発明のディジタル三相PW
M波形発生装置は、次の構成を有する。

一定の周波数で発振するソースクロックをカウント
し、そのカウントアップ動作とカウントダウン動作をカ
ウント方向切換信号にて切換可能なるアップダウンカウ
ンタと；マイコンにより書き換え可能でありカウントアップの
最大値を保持する第１のレジスタと；マイコンにより書き換え可能でありＵ相のしきい値、
Ｖ相のしきい値及びＷ相のしきい値をそれぞれ保持する
第２のレジスタ、第３のレジスタ及び第４のレジスタ
と；上記アップダウンカウンタの内容が０と一致したこと
を検出する第１のディジタルコンパレータと；上記アップダウンカウンタの内容が上記第１のレジス
タの内容と一致したことを検出する第２のディジタルコ
ンパレータと；上記カウント方向切換信号を上記第１のディジタルコ
ンパレータの一致信号にてカウントアップ動作に、また
上記第２のディジタルコンパレータの一致信号にてカウ
ントダウン動作に切換動作するカウント方向切換手段
と；上記第２のレジスタ、上記第３のレジスタ及び上記第
４のレジスタの内容を、上記第１のディジタルコンパレ
ータ及び上記第２のディジタルコンパレータの一致信号
で、それぞれに転送し保持する第５のレジスタ、第６の
レジスタ及び第７のレジスタと；これら第５のレジスタ、第６のレジスタ及び第７のレ
ジスタの内容が、上記アップダウンカウンタの内容より
大きいか否かの比較をそれぞれ行う第３のディジタルコ
ンパレータ、第４のディジタルコンパレータ及び第５の
ディジタルコンパレータとを具備し；これら第３のディジタルコンパレータ、第４のディジ
タルコンパレータ及び第５のディジタルコンパレータの
それぞれの出力に対応した信号を、Ｕ相、Ｖ相及びＷ相
の三相パルス幅変調信号（PWM信号）として出力するよ
うに構成されている。

これにより、マイコンが頻繁に書き込むレジスタは、
第２のレジスタ、第３のレジスタ及び第４のレジスタの
３個と少ない。また、前述の従来例のように、PWM制御
のキャリア周期の半分の時間ごとにレジスタに書き込む
必要がなく、レジスタのデータを変更したい場合にのみ
書き込めば良いため、マイコンの処理能力に対する負担
を低減にすることができる。また、高性能なディジタル
三相PWM波形発生装置として必要な機能を実現する回路
としては、少ない素子数で構成できる。

また、本発明のディジタル三相PWM波形発生装置は、
さらに、マイコンにより書き換え可能でありクロックの
分周数を保持する第８のレジスタと；この第８のレジス
タに保持された分周数でクロックを分周し出力する第１
の分周手段とを備え；この第１の分周手段の分周出力信
号をソースクロックとすることにより、PWMキャリア周
波数及びパルス幅の分解能を非常に広範囲に可変できる
ようになり、主回路パワー素子のスイッチング速度に応
じて幅広い用途に適用できる。

また、マイコンにより書き換え可能であり遅延数を保
持する第９のレジスタと；ソースクロックをカウントし
第９のレジスタに保持された遅延数だけ、第３のディジ
タルコンパレータ、第４のディジタルコンパレータ及び
第５のディジタルコンパレータのそれぞれの出力信号を
遅延させる第１の遅延回路、第２の遅延回路及び第３の
遅延回路と；前記第３のディジタルコンパレータの出力
信号と第１の遅延回路の出力信号、第４のディジタルコ
ンパレータの出力信号と第２の遅延回路の出力信号、第
５のディジタルコンパレータの出力信号と第３の遅延回
路の出力信号のそれぞれ論理積と論理和の反転とをとる
ことにより構成したディジタルオンディレイ回路とを付
加することにより、マイコンの処理能力に負担をかけず
してディジタルオンディレイ付きのディジタル三相PWM
発生装置を実現できる。その上、頻繁に書き込まれる第
２のレジスタ、第３のレジスタ及び第４のレジスタに誤
ってどのような値を書き込んだとしても、第２図におけ
る主回路パワー素子のQ₁とQ₂、又はQ₃とQ₄、又はQ₅とQ₆
の同時導通は起こり得ないため安全である。

また、電動機と、その電動機を駆動するためのPWM信
号を発生するディジタル三相PWM波形発生装置と、上記
電動機の電流をサンプルアンドホールド回路を通して検
出する電動機電流検出手段とを備え、その電動機電流検
出手段から検出される電流値を電流指令値に応じた電流
値になるように電流フィードバック制御を行う三相電動
機PWM制御装置に含まれるディジタル三相PWM波形発生装
置であって、そのディジタル三相PWM信号波形装置より
出力される、第１のディジタルコンパレータ及び第２の
ディジタルコンパレータの一致信号を上記サンプルアン
ドホールド回路のサンプリングタイミングとし、また、
上記ディジタル三相PWM信号波形装置の第２のレジス
タ、第３のレジスタ及び第４のレジスタのそれぞれに、
上記電流指令値と上記検出電流値との偏差をＵ相のしき
い値、Ｖ相のしきい値及びＷ相のしきい値としてそれぞ
れ保持するように構成することにより、ACサーボコント
ローラ等の電動機電流フィードバック信号を必要とする
電流フィードバックループを有する三相電動機PWM制御
装置に最適なディジタル三相PWM波形発生装置を実現で
きる。

また、マイコンにより書き換え可能であり分周数を保
持する第10のレジスタと；この第10のレジスタに保持さ
れた分周数で第１のディジタルコンパレータ及び第２の
ディジタルコンパレータの一致信号をカウントし分周す
る第２の分周手段とを備え；その第２の分周手段からの
出力信号を上記マイコンへの割り込み信号とすることに
より、PWMキャリア周期の何倍かに一度マイコンに割り
込みを発生するように構成することにより、PWMキャリ
ア周波数を高くしたい場合に上記第10のレジスタに保持
された回数（分周数）毎に、上記マイコンに割り込み信
号を与えることができ、マイコンの処理能力に対する負
担を低減できる。

また、セット及びリセットが可能なデータ保持手段
と；主回路パワー素子群をすべてオフさせることが可能
な様に構成された信号マスク手段とを備え；上記データ
保持手段の出力でアップダウンカウンタのクリアと前記
信号マスク手段の信号マスクを制御するように構成し付
加することにより、電源投入後の起動時及び停止後の再
起動時に、異常な信号が出力しない働きをするインター
ロック手段を簡単に実現できる。

また、アップダウンカウンタと、第３のディジタルコ
ンパレータと、第４のディジタルコンパレータと、第５
のディジタルコンパレータとが、８ビット幅とすること
により、必要な分解能を満足し、かつ、マイコンとの接
続上好適なディジタル三相PWM波形発生装置を実現でき
る。

作用上記構成により、マイコンの処理能力に対する負担が
少なく、PWMキャリア周波数が高い三相電動機PWM制御装
置や電流フィードバック制御を有する三相電動機PWM制
御装置等の幅広い用途に最適に適用でき、かつ、安全
で、安価なディジタル三相PWM波形発生装置を提供でき
る。

実施例以下、本発明の実施例について、第１図、第５図及び
第６図を参照しながら説明する。

第１図は、本発明の実施例におけるディジタル三相PW
M波形発生装置100の構成を示す。

第１図において、マイコン101によりデータを書き換
え可能であり、クロックの分周数を保持する第８のレジ
スタ15と、その第８のレジスタ15に保持された分周数で
クロック31を分周し、ソースクロック26を出力する第１
の分周手段16を備えている。

アップダウンカウンタ１は、そのカウントアップ動作
とカウントダウン動作をカウント動作方向切換信号27に
て切換可能であり、その信号27に対応してソースクロッ
ク26をカウントする。

また、マイコン101によりデータを書き換え可能であ
り、カウントアップの最大値を保持する第１のレジスタ
２と、マイコンによりデータを書き換え可能であり、Ｕ
相のしきい値、Ｖ相のしきい値及びＷ相のしきい値をそ
れぞれ保持する第２のレジスタ３、第３のレジスタ４及
び第４のレジスタ５とを備えている。

また、アップダウンカウンタ１の内容が０と一致した
ことを検出する第１のディジタルコンパレータ６と、ア
ップダウンカウンタ１の内容が第１のレジスタ２の内容
と一致したことを検出する第２のディジタルコンパレー
タ７とを備えている。

カウント方向切換手段14は、それらふたつのディジタ
ルコンパレータ６及び７の信号を入力し、カウント方向
切換信号27をアップダウンカウンタ１に出力する。この
時、カウント方向切換信号27は、第１のディジタルコン
パレータ６からの一致信号にてカウントアップ動作を、
第２のディジタルコンパレータ７からの一致信号にてカ
ウントダウン動作を指示する。

また、第２のレジスタ３、第３のレジスタ４及び第４
のレジスタ５の内容を、第１のディジタルコンパレータ
６又は第２のディジタルコンパレータ７の一致信号で、
それぞれに転送し保持する第５のレジスタ８、第６のレ
ジスタ９及び第７のレジスタ10とを備えている。

また、その第５のレジスタ８、第６のレジスタ９及び
第７のレジスタ10のそれぞれの内容が、アップダウンカ
ウンタ１の内容より大きいか否かの比較をそれぞれ行
い、その結果として三相PWM信号、すなわち、Ｕ相PWM信
号28、Ｖ相PWM信号29及びＷ相PWM信号30を得るための、
第３のディジタルコンパレータ11、第４のディジタルコ
ンパレータ12及び第５のディジタルコンパレータ13とを
備えている。

また、マイコン101によりデータを書き換え可能であ
り、遅延数を保持する第９のレジスタ17を備えている。

また、ソースクロック26をカウントし、第９のレジス
タ17に保持された遅延数だけ三相PWM信号28、29及び30
をそれぞれ独立して遅延させ、三相PWM信号の遅延信
号、すなわち、Ｕ相遅延信号32、Ｖ相遅延信号33及びＷ
相遅延信号34を出力するための、第１の遅延回路18、第
２の遅延回路19及び第３の遅延回路20とを備えている。

また、Ｕ相PWM信号28とＵ相遅延信号32の論理積及び
論理和の反転とを取る回路と、Ｖ相PWM信号29とＶ相遅
延信号33の論理積及び論理和の反転とを取る回路と、Ｗ
相PWM信号30とＷ相遅延信号34の論理積及び論理和の反
転とを取る回路とを備え、かつ、それら回路の６本の出
力信号35、36、37、38、39及び40を強制的に‘0'にする
ための信号マスク手段25を備えている。

また、マイコン101によりデータを書き換え可能であ
り、分周数を保持する第10のレジスタ22と、その第10の
レジスタ22に保持された分周数で第１のディジタルコン
パレータ６又は第２のディジタルコンパレータ７からの
一致信号を分周する分周手段23とを備えている。

ところで、第１図に示す実施例には上述したディジタ
ル三相PWM波形発生装置100部分の他に、そのディジタル
三相PWM波形発生装置100を使用した三相電動機PWM制御
装置が示されている。ここで、その三相電動機PWM制御
装置について説明する。

電動機114を駆動するための主回路パワー素子群104に
ディジタル三相PWM波形発生装置100からの三相PWM信号4
1〜46が入力される。電動機114に流れるＵ相電流、Ｖ相
電流及びＷ相電流が、電流検出器106、107及び108で検
出され、サンプルアンドホールド回路110を介して出力
される。これら電流検出器106、107、108及びサンプル
アンドホールド回路110で電動機電流検出手段112が構成
されている。

サンプルアンドホールド回路110におけるサンプリン
グタイミングは、ディジタル三相PWM波形発生装置100に
おける第１のディジタルコンパレータ６及び第２のディ
ジタルコンパレータ７からの一致信号48が、サンプルア
ンドホールド回路110に入力されたタイミングとする。

電流アンプ102は、マイコン101から三相分の電流指令
値データと、電動機電流検出手段112から検出電流値デ
ータとを入力し、それらの各相の電流偏差を増幅し、Ｕ
相電圧指令、Ｖ相電圧指令及びＷ相電圧指令をマイコン
101に出力する。マイコン101は、それら電圧指令をＵ相
のしきい値、Ｖ相のしきい値及びＷ相のしきい値とし
て、それぞれ第２のレジスタ３、第３のレジスタ４及び
第４のレジスタ５に保持する。

そして、ディジタル三相PWM波形発生装置100ではキャ
リア信号と上記三相のしきい値とが比較され三相PWM信
号が形成され、ディジタルオンディレイ回路21及び信号
マスク手段25を介して、出力41〜46から出力される。そ
して、これら三相PWM出力信号41〜46が、主回路パワー
素子群104に入力される。

このようにして、電動機114のＵ相、Ｖ相及びＷ相に
流れる電流値が、電流指令値に応じた電流値になるよう
に、パワー素子群104を付勢するパルス幅が変調され、
電流フィードバック制御がなされる。

ここで、電流検出については、電流検出器を３つ使用
しているが各相に流れる電流が正弦波の場合は、三相の
うち二相の電流を検出し、残りの一相はその検出した二
相の電流の和より求めても構わない。

また、ディジタル三相PWM波形発生装置100において、
第10のレジスタ22に保持された分周数で、第１のディジ
タルコンパレータ６及び第２のディジタルコンパレータ
７からの一致信号を分周する第２の分周手段23を備え、
その第２の分周手段23からの出力信号49をマイコン101
への割り込み信号としている。

また、セット及びリセットが可能なデータ保持手段24
は、スタート指令がセット端子に入力され、リセット指
令がリセット端子に入力され、その出力Ｑはアップダウ
ンカウンタ１のクリア端子及び信号マスク手段25に入力
される。

上記のような構成を備えた実施例において、三相PWM
波形を発生する動作について、第１図及び第５図を用い
て説明する。

初期状態として、データ保持手段24はリセット状態に
あり、アップダウンカウンタ１はクリア状態である。信
号マスク手段25はマスク状態であり、主回路パワー素子
をすべてオフ状態にしている。

まず、クロック31に一定周期のクロックを入力する。
マイコン101により、第８のレジスタ15にクロックの分
周数、第１のレジスタ２にカウントアップの最大値、第
９のレジスタ17に遅延数、そして、第10のレジスタ22に
分周数をそれぞれ書き込む。

次に、第２のレジスタ３にＵ相のしきい値、第３のレ
ジスタ４にＶ相のしきい値及び第４のレジスタ５にＷ相
のしきい値をそれぞれ書き込む。アップダウンカウンタ
１は、データ保持手段24の出力信号にてクリア状態とな
っているため、第１のディジタルコンパレータ６の一致
信号は出力されており、第２のレジスタ３、第３のレジ
スタ４及び第４のレジスタ５の内容が、それぞれ第５の
レジスタ８、第６のレジスタ９及び第７のレジスタ10に
即刻転送される。ここで、データ保持手段24にスタート
指令を入力しセット状態とすることにより、アップダウ
ンカウンタ１はカウント動作を開始し、第５図中の波形
74に示すようなキャリア信号が形成される。そして、第
５図に示すように三相PWM波形を発生させることができ
る。

以上の操作は初期設定で基本的に電源投入時に一度だ
け行えば良く、あとは、第２のレジスタ３、第３のレジ
スタ４及び第４のレジスタ５のみを必要に応じて書き換
える操作を行う。

ここで、もう少し詳しくディジタル三相PWM波形発生
装置100の内部の動作について説明する。

マイコン101により第８のレジスタ15にクロックの分
周数、第１のレジスタ２にカウントアップの最大値をそ
れぞれ書き込み、第１の分周手段12に一定周波数のクロ
ック31を入力することにより、アップダウンカウンタ１
の内容は０から第１のレジスタ２に書き込まれた最大値
まで増加し、その後減少していき０まで達する。０に達
するとまた増加を始める。こうして、アップダウンカウ
ンタ１のカウンタ値は、第５図中の波形74のように三角
波状に変化し続ける。ここで、T₀₀がPWMキャリア周期の
半分に相当する。したがって、PWMキャリア周期は、ク
ロック31の周波数と、第８のレジスタ15に書き込まれた
クロックの分周数と、第１のレジスタ２に書き込まれた
カウントアップの最大値の３つにより決定される。

次に、第３のディジタルコンパレータ11の出力信号2
8、第４のディジタルコンパレータ12の出力信号29、及
び第５のディジタルコンパレータ13の出力信号30は、そ
れぞれ第５のレジスタ８、第６のレジスタ９及び第７の
レジスタ10の内容とアップダウンカウンタ１の内容74と
の比較結果によって得られる。

次に、三相の遅延信号32、33及び34は、第１の遅延回
路18、第２の遅延回路19及び第３の遅延回路20によりそ
れぞれ出力される。（第５図中の波形32、33及び34）こ
の時、遅延時間T_Dは、ソースクロック26と第９のレジス
タ17に保持されている遅延数とにより決定される。

さて、次に、本実施例における利点を説明する。

第１図において、第３のディジタルコンパレータ11に
おいて、一方の入力Ｐは第５のレジスタ８からの値（第
６図中75）であり、他方の入力Ｑはアップダウンカウン
タ１からの値（第６図中74）であり、出力28はＰ＞Ｑに
おいてhigh/lowが切り換わる。第４のディジタルコンパ
レータ12において、一方の入力Ｐは第６のレジスタ９か
らの値（第６図中76）であり、他方の入力Ｑはアップダ
ウンカウンタ１からの値（第６図中74）であり、出力29
はＰ＞Ｑにおいてhigh/lowが切り換わる。第５のディジ
タルコンパレータ13において、一方の入力Ｐは第７のレ
ジスタ10からの値（第６図中77）であり、他方の入力Ｑ
はアップダウンカウンタ１からの値（第６図中74）であ
り、出力30はＰ＞Ｑにおいてhigh/lowが切り換わる。

第６図に示した状態では、第３のディジタルコンパレ
ータ11の出力28は、常にＱがＰよりも大きいので、第６
図中の−28（28の反転）は常にlowである。第４のディ
ジタルコンパレータ12の出力29は、常にＱがＰよりも小
さいので、第６図中の−29（29の反転）は常にhighであ
る。第５のディジタルコンパレータ13の出力30は、第６
図中の−30（30の反転）のように、ＱがＰよりも大きい
時はlowであり、ＱがＰよりも小さい時はhighである。

第６図に示すように、第５のレジスタ８又は第６のレ
ジスタ９又は第７のレジスタ10に、０又は第１のレジス
タ２よりも大きい値を書き込むことによって、主回路パ
ワー回路のパワー素子をスイッチングさせないモード
（high/low変化しないモード）を実現できる。それによ
り、パルス幅制御のダイナミックレンジが最大限広く取
れると言う利点がある。

また、第１図において、第２のレジスタ３、第３のレ
ジスタ４及び第４のレジスタ５から、第５のレジスタ
８、第６のレジスタ９及び第７のレジスタ10へのデータ
転送のタイミングを、第１のディジタルコンパレータ６
及び第２のディジタルコンパレータ７からの一致信号が
出力したタイミングとすることにより、３つのデータが
同時に転送され制御に反映されるため、データが変化す
る際の悪影響が出ないと言う利点がある。

また、第１の遅延回路18、第２の遅延回路19及び第３
の遅延回路20に入力するソースクロック26が、アップダ
ウンカウンタ１に入力するソースクロック26と同一信号
を使用している。これは、一般的にPWMキャリア周期（T
₀₀×２）とオンディレイ時間T_Dとの比率が、主回路パワ
ー素子のスイッチング速度が変わっても大きく変化しな
いという点に着目したもので、これにより第９のレジス
タ17に書き込んだ値によるオンディレイ幅の調整範囲の
分解能を大きく取れると言う利点がある。参考までに、
パワー素子がバイポーラトランジスタの場合、キャリア
周波数が約500マイクロ秒程度で、オンディレイ時間T_D
が15マイクロ秒程度が一般的である。パワー素子がMOS
−FETの場合、キャリア周波数が約50マイクロ秒程度
で、オンディレイ時間T_Dが1.5マイクロ秒程度である。
上記の場合、ソースクロック26を10倍にすることのみで
対応できる。

また、データ保持手段24の出力信号にてアップダウン
カウンタ１のクリア及び信号マスク手段25のデータマス
クをすることにより、電源投入直後等の初期状態におい
て誤ってパワー素子をオンさせないようにできるととも
に、第２のレジスタ３、第３のレジスタ４及び第４のレ
ジスタ５の内容を即刻第５のレジスタ８、第６のレジス
タ９及び第７のレジスタ10に転送し、初期化時間を短縮
できる利点がある。

また、ACサーボコントローラのように電流フィードバ
ック制御を行う三相電動機PWM制御装置において、第１
のディジタルコンパレータ６及び第２のディジタルコン
パレータ７からの一致信号48を使って、電動機の電流値
をサンプルアンドホールドし検出することにより、電動
機電流を常に同じタイミングで検出でき、かつ、そのタ
イミングが電動機の電流検出に最も適したものであると
言う利点がある。

また、分周数を保持する第10のレジスタ22と、その第
10のレジスタ22の分周数で第１のディジタルコンパレー
タ６及び第２のディジタルコンパレータ７からの一致信
号48を分周し、マイコンへの割り込み信号49を出力する
第２の分周手段23とを備えることにより、特にキャリア
周波数を高くしたい場合にキャリア周波数の何倍かに一
度マイコンに割り込みを発生させるようにできるため、
マイコンの処理能力に対する負担を軽減できる利点があ
る。

また、根本的に本発明のディジタル三相PWM波形発生
装置は、キャリア周期の半分の時間ごとに必ずしもマイ
コンがレジスタにデータを書き込む必要がなく、レジス
タのデータを変更したい場合にのみ書き込めば良いた
め、マイコンの処理能力に対する負担を最小限にするこ
とができる。

発明の効果上記実施例から明らかなように本発明によれば、マイ
コンの処理能力に対する負担が最小限で、PWMキャリア
周波数が高い三相電動機PWM制御装置や電流フィードバ
ック制御を有する三相電動機PWM制御装置等の幅広い用
途に適用でき、かつ、安全で安価なディジタル三相PWM
波形発生装置を提供できる。

【図面の簡単な説明】

第１図は本発明の実施例におけるディジタル三相PWM波
形発生装置の構成図、第２図は一般的な三相電動機PWM
制御装置の構成図、第３図は従来例におけるディジタル
三相PWM波形発生装置の構成図、第４図は従来例におけ
るディジタル三相PWM波形発生装置の信号波形図、第５
図及び第６図は本発明の実施例におけるディジタル三相
PWM波形発生装置の信号波形図である。１……アップダウンカウンタ、２……第１のレジスタ、
３……第２のレジスタ、４……第３のレジスタ、５……
第４のレジスタ、８……第５のレジスタ、９……第６の
レジスタ、10……第７のレジスタ、15……第８のレジス
タ、17……第９のレジスタ、22……第10のレジスタ、６
……第１のディジタルコンパレータ、７……第２のディ
ジタルコンパレータ、11……第３のディジタルコンパレ
ータ、12……第４のディジタルコンパレータ、13……第
５のディジタルコンパレータ、16……第１の分周手段、
23……第２の分周手段、14……カウント方向切換手段、
18……第１の遅延回路、19……第２の遅延回路、20……
第３の遅延回路、21……ディジタルオンディレイ回路、
24……データ保持手段、25……信号マスク手段、50、5
1、52、53、54、55、56……レジスタ、57、58、59、6
0、61、62、63……ディジタルワンショットタイマ、70
……トグルフリップフロップ、64、65、66、67、68、69
……Ｒ−Ｓフリップフロップ、72……一般的な三相PWM
信号発生装置、73……マイコン、100……ディジタル三
相PWM波形発生装置、101……マイコン、102……電流ア
ンプ、104……パワー素子群、106……Ｕ相電流検出器、
107……Ｖ相電流検出器、108……Ｗ相電流検出器、110
……サンプルアンドホールド回路、112……電動機電流
検出手段、114……三相電動機。

Claims

(57)【特許請求の範囲】

【請求項１】一定の周波数で発振するソースクロックを
カウントし、そのカウントアップ動作とカウントダウン
動作をカウント方向切換信号にて切換可能なるアップダ
ウンカウンタと、マイコンにより書き換え可能でありカ
ウントアップの最大値を保持する第１のレジスタと、マ
イコンにより書き換え可能でありＵ相のしきい値、Ｖ相
のしきい値及びＷ相のしきい値をそれぞれ保持する第２
のレジスタ、第３のレジスタ及び第４のレジスタと、前
記アップダウンカウンタの内容が０と一致したことを検
出する第１のディジタルコンパレータと、前記アップダ
ウンカウンタの内容が前記第１のレジスタの内容と一致
したことを検出する第２のディジタルコンパレータと、
前記カウント方向切換信号を前記第１のディジタルコン
パレータの一致信号にてカウントアップ動作に、また前
記第２のディジタルコンパレータの一致信号にてカウン
トダウン動作に切換動作するカウント方向切換手段と、
前記第２のレジスタ、前記第３のレジスタ及び前記第４
のレジスタの内容を、前記第１のディジタルコンパレー
タ及び前記第２のディジタルコンパレータの一致信号
で、それぞれに転送し保持する第５のレジスタ、第６の
レジスタ及び第７のレジスタと、これら第５のレジス
タ、第６のレジスタ及び第７のレジスタの内容が前記ア
ップダウンカウンタの内容より大きいか否かの比較をそ
れぞれ行う第３のディジタルコンパレータ、第４のディ
ジタルコンパレータ及び第５のディジタルコンパレータ
とを具備し、これら第３のディジタルコンパレータ、第
４のディジタルコンパレータ及び第５のディジタルコン
パレータのそれぞれの出力に対応した信号を、前記Ｕ
相、前記Ｖ相及び前記Ｗ相の三相パルス幅変調信号（PW
M信号）として出力するディジタル三相PWM波形発生装
置。
【請求項２】マイコンにより書き換え可能でありクロッ
クの分周数を保持する第８のレジスタと、この第８のレ
ジスタに保持された分周数でクロックを分周し出力する
第１の分周手段とを備え、この第１の分周手段の分周出
力信号をソースクロックとする請求項１記載のディジタ
ル三相PWM波形発生装置。
【請求項３】マイコンにより書き換え可能であり遅延数
を保持する第９のレジスタと、ソースクロックをカウン
トし前記第９のレジスタに保持された遅延数だけ、第３
のディジタルコンパレータ、第４のディジタルコンパレ
ータ及び第５のディジタルコンパレータのそれぞれの出
力信号を遅延させる第１の遅延回路、第２の遅延回路及
び第３の遅延回路と；前記第３のディジタルコンパレー
タの出力信号と前記第１の遅延回路の出力信号、前記第
４のディジタルコンパレータの出力信号と前記第２の遅
延回路の出力信号、前記第５のディジタルコンパレータ
の出力信号と前記第３の遅延回路の出力信号のそれぞれ
論理積と論理和の反転とをとることにより構成したディ
ジタルオンディレイ回路とを付加した請求項１記載のデ
ィジタル三相PWM波形発生装置。
【請求項４】電動機と、その電動機を駆動するためのPW
M信号を発生するディジタル三相PWM波形発生装置と、前
記電動機の電流をサンプルアンドホールド回路を通して
検出する電動機電流検出手段とを備え、その電動機電流
検出手段から検出される電流値を電流指令値に応じた電
流値になるように電流フィードバック制御を行う三相電
動機PWM制御装置に含まれるディジタル三相PWM波形発生
装置であって、そのディジタル三相PWM信号波形装置よ
り出力される、第１のディジタルコンパレータ及び第２
のディジタルコンパレータの一致信号を前記サンプルア
ンドホールド回路のサンプリングタイミングとし、ま
た、前記ディジタル三相PWM信号波形装置の第２のレジ
スタ、第３のレジスタ及び第４のレジスタのそれぞれ
に、前記電流指令値と前記検出電流値との偏差をＵ相の
しきい値、Ｖ相のしきい値及びＷ相のしきい値としてそ
れぞれ保持するようになした請求項１記載のディジタル
三相PWM波形発生装置。
【請求項５】マイコンにより書き換え可能であり分周数
を保持する第10のレジスタと、この第10のレジスタに保
持された分周数で第１のディジタルコンパレータ及び第
２のディジタルコンパレータの一致信号をカウントし分
周する第２の分周手段とを備え；その第２の分周手段か
らの出力信号を前記マイコンへの割り込み信号とするこ
とにより、PWMキャリア周期の何倍かに一度マイコンに
割り込みを発生するようなした請求項１記載のディジタ
ル三相PWM波形発生装置。
【請求項６】セット及びリセットが可能なデータ保持手
段と、主回路パワー素子群をすべてオフさせることが可
能な様に構成された信号マスク手段とを備え、前記デー
タ保持手段の出力でアップダウンカウンタのクリアと前
記信号マスク手段の信号マスクを制御するように構成し
た請求項１または請求項３記載のディジタル三相PWM波
形発生装置。
【請求項７】アップダウンカウンタと、第３のディジタ
ルコンパレータと、第４のディジタルコンパレータと、
第５のディジタルコンパレータとが、８ビット幅である
請求項１記載のディジタル三相PWM波形発生装置。