JPH044792A

JPH044792A - ディジタル三相ｐｗｍ波形発生装置

Info

Publication number: JPH044792A
Application number: JP2101973A
Authority: JP
Inventors: Kazuyuki Takada; 和幸高田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-04-18
Filing date: 1990-04-18
Publication date: 1992-01-09
Anticipated expiration: 2016-02-05
Also published as: JP3131975B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、インバータやＡＣサーボコントローラ等にお
ける三相電動機ＰＷＭ制御装置のＰＷＭ波形発生装置に
関するものである。

従来の技術近年、インバータやＡＣサーボコントローラ等の電動機
制御装置のディジタル化が進んでいる。

これにともない三相電動機ＰＷＭ制御装置のＰＷＭ波形
発生装置も、ディジタル化に対応すべ（手段が考案され
ている。

第２図に三相電動機ＰＷＭ制御装置の一般的構成を示す
。第３図は従来のディジタル三相ＰＷＭ波形発生装置の
代表例でオンデイレイ回路も含んだ構成となっているも
のである。

以下、その構成について第３図を参照しながら説明する
。

図に示すように、７本の独立したディジタルワンショッ
トタイマ５７・５８・５９・６０・６１・６２・６３と
、その各々にタイマ時間をマイコンから書き込むレジス
タ５０・５１・５２・５３・５４・５５・５６を備え、
そのうち１本のディジタルワンショットタイマ５７の出
力パルスでディジタルワンショットタイマ５７・５８・
５９・６０・６１・６２・６３のすべてを同時に起動し
、かつマイコンに割り込み信号７１を出力するよう構成
されている。ディジタルワンショットタイマ５７・５８
・５９・６０・６１・６２・６３は、起動されると各々
と対応するレジスタ５０・５１・５２・５３・５４・５
５・５６に設定されたタイマ時間を読み込んで時間計測
を開始し、各々設定されたタイマ時間経過した時点でそ
れぞれパルスを一発出力し停止する。また、ディジタル
ワンショットタイマ５７の出力パルスは、パルスを入力
するたびに反転（トグル動作）するフリップフロップ７
０にも接続され、そのフリップフロップ７０の出力信号
はディジタルワンショットタイマ５８・５９・６０・６
１・６２・６３の出力パルスをＲ−Ｓフリップフロップ
６４・６５・６６・６７・６８・６９の各々のセット入
力に入力するのかりセット入力に入力するのかを選択す
るのに使用される。

すなわち、フリップフロップ７０の出力信号がｉ　０　
＋の時にディジタルワンショットタイマ５８・５９・６
０・６１・６２・６３がパルスを出力すると、Ｒ−Ｓフ
リップフロップ６４・６６・６８はセットされ６５・６
７・６９はリセットされる。

フリップフロップ７０の出力信号が“１゛の時にディジ
タルワンショットタイマ５８・５９・６０・６１・６２
・６３がパルスを出力するとＲ−Ｓフッツブフロップ６
４・６６・６８はリセットされ、６５・６７・６９はセ
ットされる。さて、三相ＰＷＭ波形を発生させる動作を
第３図及び第４図を用いて説明する。まず、マイコンに
よりレジスタ５０にＰＷＭキャリア周期の半分に相当す
る時間’Ｔｏｏをセットする。このレジスタ５０；こマ
イコンから書き込むのは最初の一回だけで、これにより
ＰＷＭキャリア周期が決定される。次にマイコンは出力
したい三相ＰＷＭ波形に応じてＴ＋ｏ・Ｔ２Ｏ−Ｔ２Ｏ
−Ｔ２Ｏ−Ｔ２Ｏ−Ｔ２Ｏを計算し、各々対応するレジ
スタ５１・５２・５３・５４・５５・５６に書き込む。

次にディジタルワンショットタイマ５７の出力パルスが
出力されたタイミングでレジスタ５０・５１・５２・５
３・５４・５５・５６の内容がディジタルワンショット
タイマ５７・５８・５９・６０・６１・６２・６３に各
々読み込まれると同時にマイコンに割り込み信号７１が
入力される。

マイコンはこの割り込み信号７１により、次のＴｌｌ・
Ｔ　２１・Ｔ３１・Ｔ４１・Ｔｅｌ　”　Ｔ６１を計算
し、各々に対応するレジスタ５１・５２・５３・５４・
５５・５６に書き込む。以後同様の動作が繰り返えされ
ることにより三相Ｐ　ＶＪ　Ｍ波形を成牛ずるしくみで
ある。

ここで、ＴＤ（ＴＤ＝ＴｌＯＴ２０＝Ｔ３０　　Ｔ４０
Ｔｓｏ　　Ｔｅｏ＝Ｔ２＋　　ＴＩＩ＝Ｔ４１　　Ｔ３
１＝Ｔ６１−Ｔｓ＋）がオンデイレイ時間に相当する。

発明が解決しようとする課題この様な従来のディジタル三相ＰＷＭ波形発生装置では
、まず回路を構成する素子数が非常に多くなり高価であ
る。又、マイコンは、ＰＷＭ制御のキャリア周期の半分
の時間ごとに割り込み処理を行なわねばならない。さら
に、毎回異なるデータを６個のレジスタに書き込まなく
てはならず、またそのデータを演算により算出しなけれ
ばならないためマイコンの処理能力に対する負担が大き
い。

インバータの低騒音化やＡＣサーボコントローラの制御
性向上のためＰＷＭキャリア周波数を上げていこうとす
ると、このマイコンへの負担が増々大きくなる。他に重
大な欠点として、マイコンがノイズによる暴走やプログ
ラムのミス等によってレジスタ５１・５２・５３・５４
・５５・５６に誤ったデータを書き込んだ場合に、第２
図における主回路パワー素子のＱ、とＱ２又はＱ３とＱ
。

又はＱ５とＱ６のどれか一組以上同時に導通し、短絡す
るケースがあり得るため危険である。

本発明は、上記課題を解決するもので、回路を構成する
素子数を最小限にするとともに、マイコンの処理能力に
対する負担も最小限にした、インバータからＡＣサーボ
コントローラまで幅広い用途に対応でき、かつ安全性を
向上したディジタル：相ＰＷＭ波形発生装置を提供する
ことを目的としている。

課題を解決するための手段妾→嘴本発明は上記目的を達成するた・めに、一定の周波数で
発振するソースクロック２６をカウントし、カウントア
ツプ動作とカウントダウン動作をカウント方向切換信号
２７にて切換可能なるアップダウンカウンタ１と、マイ
コンにより書き換え可能なレジスタでカウントアツプの
最大値を保持するレジスタ２と、マイコンにより書き換
え可能なレジスタてＵ相のしきい値、■相のしきい値及
びＷ相のしきい値をそれぞれ保持するレジスタ３．レジ
スタ４及びレジスタ５と前記アップダウンカウンタ１の
内容が０と一致したことを検出するディジタルコンパレ
ータ６と、前記アップダウンカウンタ１の内容が前記レ
ジスタ２と一致したことを検出するディジタルコンパレ
ータ７と、前記カウント方向切換信号２７を前記ディジ
タルコンパレータ６の一致信号にてカウントアツプ動作
に、また前記ディジタルコンパレータ７の一致信号にて
カウントダウン動作に切換動作するカウント方向切換手
段１４と、前記レジスタ３．レジスタ４及びレジスタ５
の内容を前記ディジタルコンパレータ６及びディジタル
コンパレータ７の一致信号でそれぞれに転送し保持する
レジスタ８．レジスタ９及びレジスタ１０と、前記レジ
スタ８．レジスタ９及びレジスタ１０の内容が前記アッ
プダウンカウンタ１の内容より大きいか否かの比較をそ
れぞれ行い、その結果として三相ＰＷＭ信号２８・２９
・３０を得るディジタルコンパレータ１１．ディジタル
コンパレータ１２及びディジタルコンパレータ１３とを
具備してなるものである。これにより、マイコンがデー
タをひんばんに書き込むレジスタは３個と少なく、また
ＰＷＭ制御のキャリア周期の半分の時間ごとにレジスタ
にデータを書き込む必要がな（レジスタのデータを変更
したい場合にのみ書き込めば良いため、マイコンの処理
能力に対する負担を最小限にすることができる。また、
高性能なディジタル三相ＰＷＭ波形発生装置として必要
な機能を実現する回路として素子数が最も少なく、最も
効率的な構成といえる。

また、マイコンにより書き換え可能なレジスタでクロッ
クの分周数を保持するレジスタ１５と、前記レジスタ１
５に保持された分周数でクロック３１を分周し出力する
分周手段１６を備え、分周手段１６の分周出力信号をソ
ースクロック２６とすることにより、ＰＷＭキャリア周
波数及びパルス幅の分解能を非常に広範囲に可変できる
様になり主回路パワー素子のスイッチング速度に応して
幅広い用途に対応できるものとなる。

また、マイコンにより書き換え可能なるレジスタで遅延
数を保持するレジスタ１７と、ソースクロック２６をカ
ウントし前記レジスタ１７に保持された遅延数だけ三相
ＰＷＭ信号２８・２９・３０をそれぞれ独立して遅延さ
せ三相ＰＷＭ信号の遅延信号３２・３３・３４を出力す
る遅延回路１８゜遅延回路１９及び遅延回路２０を備え
、前記三相ＰＷＭ信号２８とその遅延信号３２．三相Ｐ
ＷＭ信号２９とその遅延信号３３及び三相ＰＷＭ信号３
０とその遅延信号３４をそれぞれ論理積と論理和の反転
をとることにより、ディジタルオンディレィ回路２１を
構成し付加することにより、マイコンの処理能力に負担
をかけずしてディジタルオンディレィ回路材のディジタ
ル三相ＰＷＭ発生装置を実現できかつ、ひんばんに書き
込まれるレジスタ３．レジスタ４及びレジスタ５に誤っ
てどの様な値を書き込んでも第２図における主回路パワ
ー素子のＱ、とＱ２又はＱ３とＱ４又はＱ５とＱ６の同
時導通は起こり得ないため安全である。

また、モータの電流をサンプルアンドホールド回路を通
して検出するモータ電流検出手段を備え、ディジタルコ
ンパレータ６及びディジタルコンパレータ７の一致信号
を前記サンプルアンドホールド回路のサンプリングタイ
ミングとすることにより、ＡＣサーボコントローラ等の
モータ電流フィードバック信号を必要とする電流フィー
ドバックループを有する三相電動機ＰＷＭ制御装置に最
適なディジタル三相ＰＷＭ波形発生装置となる。

また、マイコンにより書き換え可能なるレジスタで分周
数を保持するレジスタ２２と、前記レジスタ２２に保持
された分局数でディジタルコンパレータ６及びディジタ
ルコンパレータ７の一致信号をカウントし分周する分周
手段２３を付加した構成とすることにより、ＰＷＭキャ
リア周波数を高くしたい場合に前記レジスタ２２に保持
された回数（分周数）毎に、マイコンに割り込み信号４
９を与えることができ、マイコンの処理能力に対する負
担を最小限にてきる。

また、セット及びリセットが可能なるデータ保持手段２
４と、主回路パワー素子をすべてオフさせることが可能
な様に構成された信号マスク手段２５を有し、前記デー
タ保持手段２４の出力信号でアップダウンカウンタ１の
クリアと信号マスク手段２５の信号マスクするよう構成
し付加することにより、電源投入後の起動時及び停止後
の再起動時に、異常な信号が出力しない働きをするイン
タロック手段を最も簡単に実現できる。

また、アップダウンカウンタ１と、ディジタルコンパレ
ータ１１と、ディジタルコンパレータ１２とディジタル
コンパレータ１３が８ｂｉｔ幅とするこよにより、三相
電動機ＰＷＭ制御装置として必要な分解能を満足し、か
つマイコンとの接続上最適なディジタル三相ＰＷＭ波形
発生装置を実現これによりマイコンの処理能力に対する
負担が最小限で、ＰＷＭキャリア周波数が高い三相電動
機ＰＷＭ制御装置や電流フィードバック制御を有する三
相電動機ＰＷＭ制御装置等、幅広い用途に最適に対応で
き、かつ安全で、安価なディジタル−相ＰＷＭ波形発生
装置を提供できるものである。

実施例以下本発明の一実施例について第１図と第５図を参照し
ながら説明する。

第１図は本発明の一実施例におけるディジタル三相ＰＷ
Ｍ波形発生装置の構成を示す図で、マイコンｌこより書
き換え可能なレジスタでクロックの分周数を保持するレ
ジスタ１５と、レジスタ１５に保持された分局数でクロ
ック３１を分周し、ソースクロック２６を出力する分周
手段１６と、ソースクロック２６をカウントし、カウン
トアツプ動作とカウントダウン動作をカウント方向切換
信号２７にて切換可能なアップダウンカウンタ１と、マ
イコンにより書き換え可能なレジスタでカウントアツプ
の最大値を保持するレジスタ２と、マイコンにより書き
換え可能なレジスタでＵ相のしきい値、■相のしきい値
及びＷ相のしきい値をそれぞれ保持するレジスタ３．レ
ジスタ４及びレジスタ５と、アップダウンカウンタ１の
内容がＯと一致したことを検出するディジタルコンパレ
ータ６と、アップダウンカウンタ１の内容がレジスタ２
と一致したことを検出するディジタルコンパレータ７と
、カウント方向切換信号２７をディジタルコンパレータ
６の一致信号にてカウントアツプ動作に、またディジタ
ルコンパレータ７の一致信号にてカウントダウン動作に
切換動作するカウント方向切換手段１４と、レジスタ３
．レジスタ４及びレジスタ５の内容をディジタルコンパ
レータ６及びディジタルコンパレータ７の一致信号でそ
れぞれに転送し保持するレジスタ８．レジスタ９及びレ
ジスタ１０と、レジスタ８．レジスタ９及びレジスタ１
０の内容がアップダウンカウンタ１の内容より大きいか
否かの比較をそれぞれ行い、その結果として三相ＰＷＭ
信号２８・２９・３０を得るディジタルコンパレータ１
１．ディジタルコンパレータ１２及びディジタルコンパ
レータ１３と、マイコンにより書き換え可能なレジスタ
で遅延数を保持するレジスタ１７と、ソースクロック２
６をカウントしレジスタ１７に保持された遅延数だけ三
相ＰＷＭ信号２８・２９・３０をそれぞれ独立して遅延
させ三相ＰＷＭ信号の遅延信号３２・３３・３４を出力
する遅延回路１８．遅延回路１９及び遅延回路２０と、
前記２８と３２゜２９と３３及び３０と３４をそれぞれ
論理積と論理和の反転をとる回路と、その６本の出力信
号３５・３６・３７・３８・３９・４０を強制的に０′
にする信号マスク手段２５と、マイコンにより書き換え
可能なレジスタで分周数を保持するレジスタ２２と、レ
ジスタ２２；こ保持された分周数でディジタルコンパレ
ータ６及びディジタルコンパレータ７の一致信号をカウ
ントし分周する分周手段２３を備えている。

ここで三相ＰＷＭ波形を発生させる動作を第１図及び第
５図を用いて説明する。

初期状態として、セット及びリセットが可能なデータ保
持手段２４はリセット状態にあり、アップダウンカウン
タ１はクリア状態、信号マスク手段２５はマスク状態で
主回路パワー素子をすべてオフ状態する様な状態にある
とする。まずクロック３１に一定周期で発振するクロッ
クを入力し、マイコンにより、レジスタ１５にクロック
の分周数、レジスタ２にカウントアツプの最大値、レジ
スタ１７に遅延数、レジスタ２２に分周数を書き込む。

次に、レジスタ３にＵ相のしきい値、レジスタ４（：ｖ
相のしきい値、レジスタ５にＷ相のしきい値を書き込む
と、アップダウンカウンタ１はデータ保持手段２６の出
力信号にてクリア状態となっているため、ディジタルコ
ンパレータ６の一致信号は出力されており、レジスタ３
．レジスタ４及びレジスタ５の内容がレジスタ８．レジ
スタ９及びレジスタ１０に即刻転送される。ここでセッ
ト及びリセットが可能なデータ保持手段２４をセット状
態とすることにより、第５図の様に三相ＰＷＭ波形を発
生させることができる。以上の操作が初期設定で基本的
に電源投入時に一度だけ行えば良く、後はレジスタ３．
レジスタ４及びレジスタ５のみを必要に応じて書き換え
る操作を行う。ここでもう少し内部の動作について説明
する。

マイコンによりレジスタ１５にクロックの分周数、レジ
スタ２にカウントアツプの最大値を書き込み、一定周波
数のクロック３１を入力することにより、アップダウン
カウンタ１の内容はＯからレジスタ２に書き込まれた最
大値まで増加し、その後減少していってＯまで達する。

○に達するとまた増加を始め、結果的にアップダウンカ
ウンタ１の内容７４は、第５図のような三角波的に変化
し続ける。ここで、ＴｏｏがＰＷＭキャリア周期の半分
に相当する。従って、ＰＷＭキャリア周期は、クロック
３１の周波数と、レジスタ１５に書き込まれたクロック
の分周数と、レジスタ２に書き込まれたカウントアツプ
の最大値の３つにより決定されることになる。

次にディジタルコンパレータ８．ディジタルコンパレー
タ９及びディジタルコンパレータ１０の出力信号２８・
２９・３０はそれぞれレジスタ８゜レジスタ９及びレジ
スタ１０の内容とアップダウンカウンタ１の内容７４の
比較結果によって得られる。

次に、三相ＰＷＭ信号の遅延信号３２・３３・３４は遅
延回路１８．遅延回路１９及び遅延回路２０によりそれ
ぞれ出力されるが、この遅延時間Ｔｏは、ソースクロッ
ク２６と遅延数を保持するレジスタ１７の内容により決
定される。

以上が基本的な動作の説明である。

第１図において、ディジタルコンパレータ１］とディジ
タルコンパレータ１２とディジタルコンパレータ１３の
出力がＰ＞Ｑとし、Ｐ≧Ｑとしていない理由は、第６図
に示す様に、レジスタ８又はレジスタ９及びレジスタ１
０に○又はレジスタ２よりも大きな値を書き込むことに
よって主回路パワー素子をスイッチングさせないモード
を実現でき、これによってパルス幅制御のダイナミック
レンジが最大限広くとれるという効果がある。

また、第１図において、レジスタ３．レジスタ４及びレ
ジスタ５よりレジスタ８．レジスタ９及びレジスタ１０
へのデータ転送のタイミングを、ディジタルコンパレー
タ６及びディジタルコンパレータ７の一致信号が出力し
たタイミングとしている理由は、３つのデータが同時に
転送され制御に反映されるため、データが変化する際の
悪影響が出ないというメリットがある。

また、遅延回路１８．遅延回路１９及び遅延回路２０に
入力するソースクロック２６が、アップダウンカウンタ
１に入力するソースクロック２６と同一信号を使用して
いる理由は、一般的にＰＷＭキャリア周期（ＴＯＯＸ２
）とオンデイレイ時間Ｔ。

との比率が主回路パワー素子のスイッチング速度が代わ
っても太き（変化しないという点に着目したもので、こ
れによりレジスタ１７に書き込んだ値によるオンデイレ
イ幅の調整範囲の分解能を大きくとれるという効果があ
る。参考までに、主回路パワー素子がバイポーラトラン
ジスタの場合、キャリア周期が約５００マイクロ秒程度
でオンデイレイ時間Ｔｏが１５マイクロ秒程度が一般的
である。

一方、主回路パワー素子がＭＯＳ−ＦＥＴの場合、キャ
リア周期が約５０マイクロ秒程度、オンデイレイ時間が
１．５マイクロ秒程度である。以上の場合、ソースクロ
ック２６を１０倍することのみて対応できることがわか
る。

また、セット反びリセットが可能なデータ保持手段２４
の出力信号にてアップダウンカウンタ１のクリア及び信
号マスク手段２５のデータマスクをさせている理由は、
電源投入直後等の初期状態において誤って主回路パワー
素子をオンさせないようにてきることと、レジスタ３．
レジスタ４泣びレジスタ５の内容を即刻レジスタ８．レ
ジスタ９及びレジスタ１０に転送し、初期化時間を最短
にできる効果がある。

また、ＡＣサーボコントローラの様に電流フィードバッ
ク制御を行う三相電動機ＰＷＭ制御装置において、ディ
ジタルコンパレータ６及びディジタルコンパレータ７の
一致信号４８を使って電動機の電流値をサンプルアンド
ホールドし検出することにより、モータ電流を常に同じ
タイミングで検出でき、かつ、そのタイミングが電動機
の電流検出に最も適したものであるという効果がある。

また、マイコンにより書き換え可能なレジスタで分周数
を保持するレジスタ２２と、レジスタ２２に保持された
分周数でディジタルコンパレータ６及びディジタルコン
パレータ７の一致信号をカウントして分周し、マイコン
への割込信号４９を出力する分周手段２３を備えること
により、特にＰＷＭキャリア周波数を高くした場合にＰ
ＷＭキャリア周期の何倍かに一度マイコンに割り込みを
発生させる様にてきるため、マイコンの処理能力に対す
る負担を軽減できる効果がある。

また、根本的に本発明によるディジタル三相ＰＷＭ波形
発生装置は、キャリア周期の半分の時間ごとに必ずしも
マイコンがレジスタにデータを書き込む必要がな（、レ
ジスタのデータを変更したい場合にのみ書き込めば良い
ため、マイコンの処理能力に対する負担を最小限にする
ことがてきる。

発明の効果この様に、本発明の実施例のディジタル三相ＰＷＭ波形
発生装置によれば、マイコンの処理能力に対する負担が
最小限で、Ｐ　Ｗ　Ｍキサ９フ周波数が高い三相電動機
ＰＷＭ制御装置や電流フィードバック制御を有する三相
電動機ＰＷＭ制御装置等の幅広い用途に最適に対応でき
、かつ安全で安価なディジタル三相ＰＷＭ波形発生装置
を提供できる。

【図面の簡単な説明】

第１図は、本発明の一実施例のディジタル三相ＰＷＭ波
形発生装置の構成を示す図、第２図は一般的な三相電動
機ＰＷＭ制御装置の構成を示す図、第３図は従来のディ
ジタル三相ＰＷＭ波形発生装置の構成を示す図、第４図
は従来のディジタル三相ＰＷＭ波形発生装置の信号波形
を示す図、第５図及び第６図は本発明による一実施例の
ディジタル三相ＰＷＭ波形発生装置の信号波形を示す図
である。１・・・・・・アップダウンカウンタ、２・３・４・５
・８・９・１０・１５・１７・２２・・・・・・レジス
タ、６・７・１１・１２・１３・・・・・・ディジタル
コンパレータ、１６・２３・・・・・・分周手段、１４
・・・・・・カウント方向切換手段、１８・１９・２０
・・・・・・遅延回路、２１・・・・・・ディジタルオ
ンディレィ回路、２４・・・・・・データ保持手段、２
５・・・・・・信号マスク手段、５０・５１・５２・５
３・５４・５５・５６・・・・・・レジスタ、５７・５
８・５９・６０・６１・６２・６３・・・・・・ディジ
タルワンショットタイマ、７０・・・・・・トグルフリ
ップフロップ、６４・６５・６６・６７・６８・６９・
・・・・・Ｒ−Ｓフリップフロップ、７２・・・・・・
三相ＰＷＭ信号発生装置、７３・・・・・・マイコン。第２図代理人の氏名　弁理士　粟野重孝　はか１名７３−−−
−フイコン

Claims

【特許請求の範囲】

（１）一定の周波数で発振するソースクロック２６をカ
ウントし、カウントアップ動作とカウントダウン動作を
カウント方向切換信号２７にて切換可能なるアップダウ
ンカウンタ１と、マイコンにより書き換え可能なレジス
タでカウントアップの最大値を保持するレジスタ２と、
マイコンにより書き換え可能なレジスタでＵ相のしきい
値、Ｖ相のしきい値及びＷ相のしきい値をそれぞれ保持
するレジスタ３、レジスタ４及びレジスタ５と、前記ア
ップダウンカウンタ１の内容が０と一致したことを検出
するディジタルコンパレータ６と、前記アップダウンカ
ウンタ１の内容が前記レジスタ２と一致したことを検出
するディジタルコンパレータ７と、前記カウント方向切
換信号２７を前記ディジタルコンパレータ６の一致信号
にてカウントアップ動作に、また前記ディジタルコンパ
レータ７の一致信号にてカウントダウン動作に切換動作
するカウント方向切換手段１４と、前記レジスタ３、レ
ジスタ４及びレジスタ５の内容を前記ディジタルコンパ
レータ６及びディジタルコンパレータ７の一致信号でそ
れぞれに転送し保持するレジスタ８、レジスタ９及びレ
ジスタ１０と、前記レジスタ８、レジスタ９及びレジス
タ１０の内容が前記アップダウンカウンタ１の内容より
大きいか否かの比較をそれぞれ行い、その結果として三
相ＰＷＭ信号２８・２９・３０を得るディジタルコンパ
レータ１１、ディジタルコンパレータ１２及びディジタ
ルコンパレータ１３とを具備してなるディジタル三相Ｐ
ＷＭ波形発生装置。
（２）マイコンにより書き換え可能なレジスタでクロッ
クの分周数を保持するレジスタ１５と、このレジスタ１
５に保持された分周数でクロック３１を分周し出力する
分周手段１６を備え、分周手段１６の分周出力信号をソ
ースクロック２６とする請求項１記載のディジタル三相
ＰＷＭ波形発生装置。
（３）マイコンにより書き換え可能なレジスタで遅延数
を保持するレジスタ１７と、ソースクロック２６をカウ
ントし前記レジスタ１７に保持された遅延数だけ三相Ｐ
ＷＭ信号２８・２９・３０をそれぞれ独立して遅延させ
三相ＰＷＭ信号の遅延信号３２・３３・３４を出力する
遅延回路１８、遅延回路１９及び遅延回路２０を備え、
前記三相ＰＷＭ信号２８とその遅延信号３２、三相ＰＷ
Ｍ信号２９とその遅延信号３３及び三相ＰＷＭ信号３０
とその遅延信号３４とをそれぞれ論理積と論理和の反転
をとることによりディジタルオンディレィ回路２１を構
成し付加した請求項１記載のディジタル三相ＰＷＭ波形
発生装置。
（４）電動機の電流をサンプルアンドホールド回路を通
して検出するモータ電流検出手段を備え、ディジタルコ
ンパレータ６及びディジタルコンパレータ７の一致信号
を前記サンプルアンドホールド回路のサンプリングタイ
ミングとする請求項１記載のディジタル三相ＰＷＭ波形
発生装置。
（５）マイコンにより書き換え可能なレジスタで分周数
を保持するレジスタ２２と、前記レジスタ２２に保持さ
れた分周数でディジタルコンパレータ６及びディジタル
コンパレータ７の一致信号をカウントし分周する分周手
段２３を備えた請求項１記載のディジタル三相ＰＷＭ波
形発生装置。
（６）セット及びリセットが可能なデータ保持手段２４
と、主回路パワー素子をすべてオフさせることが可能な
様に構成された信号マスク手段２５を有し、前記データ
保持手段２４の出力信号でアップダウンカウンタ１のク
リアと信号マスク手段２５の信号マスクをするよう構成
した請求項１及び請求項３記載のディジタル三相ＰＷＭ
波形発生装置。
（７）アップダウンカウンタ１と、ディジタルコンパレ
ータ１１と、ディジタルコンパレータ１２とディジタル
コンパレータ１３が８ｂｉｔ幅である請求項１記載のデ
ィジタル三相ＰＷＭ波形発生装置。